Appello di ARCHITETTURE 2.

12/7/2017 Vercelli

C+d+			
Studente:	,	 	

Esercizio 1

Descrivere il ruolo che il microprogramma assolve nelle architetture di processore, collocandolo nella organizzazione strutturata a livelli usata a lezione.

Esercizio 2

Descrivere cosa avviene nelle fasi del ciclo di CLOCK di **Mic1** indicate nel libro di testo rispettivamente con i nomi $\Delta x \in \Delta v$.

Esercizio 3

Quali delle seguenti affermazioni riguardanti il **modello della memoria** della macchina IJVM, così come è visto da un suo utente, sono corrette?

- ② le "costanti di programma" e le "variabili di programma" sono memorizzate in due spazi di indirizzamento distinti tra loro;
- la memoria IJVM è unica ed è acceduta tramite un unico spazio degli indirizzi;
- ② alcuni i registri fanno parte del modello di memoria e possono essere usati nei programmi per svolgere operazioni aritmetiche o logiche;
- il testo del programma può essere modificato dal programma stesso;
- è acceduta con indirizzi al byte;
- è acceduta con indirizza alla parola;
- ② le "costanti di programma" e le "variabili di programma" sono memorizzate nella stessa memoria ma in posizioni diverse;
- 2 la variabile di stato CPP punta al byte di memoria istruzioni contenente parte dell'istruzione da eseguire;

Esercizio 4

Descrivere il formato e la funzionalità dell'istruzione IJVM IFCMP_EQ.

Scrivendo un frammento di codice IJVM assembly, fornire un esempio di utilizzo di **IFCMP_EQ** al fine di confrontare se la variabile di programma di nome data ha valore uguale al valore della costante di programma di nome MAX.

Esercizio 5

Quale delle seguenti espressioni descrive la logica per il calcolo del bit più significativo del campo MPC?

- JAMZ or Z and JAMN or N or next[8]
- I JAMZ and Z or JAMN and N or next[8]
- JAMZ and Z or JAMN and N
- JAMZ or Z and JAMN or N

Esercizio 6

Un hazard di tipo WAR (Write After Read) è:

un tipo di conflitto che insorge nelle architetture pipeline quando si accede in lettura ad un registro del processore ma questo non contiene ancora il dato perché non è stata ancora completata la sua scrittura;
 un tipo di conflitto che insorge in architetture super-scalari quando si attua l'esecuzione fuori ordine delle istruzioni;

② un tipo di conflitto che insorge nelle architetture pipeline quando l'indirizzo di salto al quale far continuare il flusso di esecuzione non è stato completamente calcolato e bisogna pertanto ritardare il lancio delle successive istruzioni.

Esercizio 7

Considerato il ciclo in linguaggio C:

```
for (int i=0; i < length; i++)
a[i] = 0;
```

Dire se i riferimenti alla variabile i fatti dalla istruzione costituente il corpo del ciclo soddisfano:

- il principio di località spaziale;
- il principio di località temporale;
- nessuno dei due sopra citati;

Esercizio 8

Indicare di quale istruzione IJVM la seguente parte di microprogramma di MIC1 ne è il percorso di esecuzione (per completezza è riportato in prima riga il ciclo principale):

```
PC=PC+1; fetch; goto (MBRU)

H=LV

MAR=H+MBR; rd

PC=PC+1; fetch

H=MDR

MDR=H+MBR; wr;

PC=PC+1; fetch; goto main
```

Riscrivere il percorso di esecuzione per MIC2.

Esercizio 9

Cosa contiene la ROM dell'unità di accodamento di MIC4?

- 2 le micro-operazioni pendenti, in attesa di essere lanciate e caricate in MIR1;
- per ogni istruzione IJVM la descrizione della sua dimensione e l'indirizzo dove è il codice, espresso come sequenza di micro-operazioni, atto ad interpretarla;
- la traduzione in micro-operazioni delle istruzioni IJVM in attesa di esecuzione presenti nel byte-stream di dati provenienti dalla memoria istruzioni;
- in ordine le sequenze di micro-operazioni che interpretano rispettivamente tutte le istruzioni IJVM.

Esercizio 10

Elencare le categorie principali nella quali possono essere raggruppate le istruzioni dei moderni ISA.

Esercizio 11

Elencare e descrivere i tipi conosciuti di indirizzamento in memoria degli operandi.