### 实验四 模型机时序部件的实现


### 一、实验目的

- 1. 了解模型机中 SM 的作用。
- 2. 熟悉指令寄存器、状态寄存器、指令计数器、寄存器的工作原理
- 3. 学会使用 VERILOG 语言设计时序电路。

# 二、实验背景

#### 1. SM

模型机中所有指令都要求两个周期完成,其中一个周期取指令,一个周期执行指令。如何区分当前周期是取指令还是执行指令呢?这就需要SM配合。SM为0是取指令周期;SM为1是执行指令周期。SM的功能及封装如下:




## 2、指令寄存器IR

指令寄存器 (IR, Instruction Register) 用于暂存当前正在执行的指令。指令寄存器将总线送来的指令存入8位寄存器中,但并不是每次总线上的数据都需要寄存,因为数据总线上有时传输指令,有时传输数据。当控制信号IR\_LD为1时,指令寄存器在时钟信号CLK的下降沿将总线传输的指令写入寄存器。

指令寄存器IR是一个8位寄存器。其功能及封装如下:

CLK	Ir_ld	功能
	1	d写入ir




# 3、状态寄存器PSW

状态寄存器PSW是计算机系统的核心部件——运算器的扩展部分。本模型机 PSW用来存放ADD、SUB、RSR、RSL指令执行结果的状态标志,如有无借位进位(C)、 结果是否为零(Z)。有些机器也将PSW称为标志寄存器FR(Flag Register)。

本模型机PSW是一个2位寄存器。其功能及封装如下:

CLK	控制信号	功能
	cf_en=1	cf写入c
	zf_en=1	zf写入z




## 4. 指令计数器PC

指令计数器PC存储当前指令在RAM中存放的地址。

CPU执行一条指令,根据PC中存放的指令地址,将指令从RAM读出写入指令寄存器IR中,此过程称为"取指令"。在每条指令读取后,指令计数器PC中的地址自动加1,指向下一条指令在RAM中的存放地址。跳转指令如JMP、JZ、JC让程序跳转至指定地址去执行,这时PC需要装载跳转地址。

模型机的指令计数器PC是一个8位计数器, 其的功能及封装如下:

CLK	pc_inc	pc_ld	功能
	1	0	add[70]中数据自加1
0		1	a[70]写入add[70]




# 5. 通用寄存器组

寄存器主要用来保存操作数和运算结果等信息,从而节省从RAM中读取操作数所需占用总线和访问存储器的时间。

模型机的通用寄存器组包含3个8位寄存器A、B、C,可对这3个寄存器进行读写操作。其功能及封装如下:

操作	CLK	WE	功能
读			根据RAA[10]的值从A,B,C中选择一个寄存器的值由S口输出
			根据RWBA[10]的值从A,B,C中选择一个寄存器的值由D口输出
写		0	控制信号WE为0,根据RWBA[10]的值,在CLK下降沿将外部输入
	_		i写入A,B,C三个寄存器中的某个寄存器中。



#### 6. RAM

半导体存储器的种类很多,从功能上可以分为只读存储器ROM和随机存储器RAM两大类。


随机存储器RAM是与CPU直接交换数据的内部存储器,也叫主存(内存)。它可以随时读写,而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。

存储元是构成存储器的存储介质,它可存储一个二进制位。由若干个存储元组成一个存储单元,然后再由许多存储单元组成一个存储器。一个存储器包含许多存储单元,每个存储单元可存放一个字节。每个存储单元的位置都有一个编号,即地址,一般用十六进制表示。一个存储器中所有存储单元可存放数据的总和称为它的存储容量。比如,一个存储器的地址码由8位二进制数(即2位十六进制数)

组成,则可表示2的8次方,即256个存储单元地址,每个存储单元存放一个字节,则该存储器的存储位数为256×8,即2Kbit。

本实验可采用Quartus中已有的参数化模块来定制RAM功能,在【Symbol】元件库的【megafunctions】 | 【storage】中选择LPM\_RAM\_IO,创建RAM时加载初始化数据文件,初始化文件的创建过程是:【File】【New】【Memory Initialization File】。


LPM RAM IO的符号及功能如下:



CLK	We (XL)	outenab(DL)	功能
	0	0	Dio<=高阻态Z
	1	0	Dio的数据写入address所指定的存储单元
	0	1	address所指定的存储单元数据从dio输出

## LPM RAM IO的使用:

LPM\_RAM\_IO的读写操作参考电路如下图所示。ADDR[7..0]指定访问RAM的地址,时钟CLK上升沿,XL为1,将外部输入DATAIN[7..0]写入RAM的对应存储单元。不改变ADDR[7..0]的值,这时DL为1,读取RAM,查看DATAOUT[7..0]中的输出是否跟前面写入的数据是否一致,从而学习对RAM的读写操作。



#### 三、实验内容

- 1. 用 VERILOG 语言设计 SM;
- 2. 用 VERILOG 语言设计一个 8 位的指令寄存器 IR:
- 3. 用 VERILOG 语言设计一个 2 位的状态寄存器 PSW;
- 4. 用 VERILOG 语言设计一个 8 位的指令计数器 PC;
- 5. 用 VERILOG 语言设计 3 个 8 位寄存器组成的寄存器组,实现读写操作;
- 6. 用 LPM RAM IO 定制一个 256\*8 的 RAM, 实现对 RAM 的读写操作。

# 四、实验要求

- 1. 完成学习通平台的实验作业。
- 2. 采用VERILOG语言设计逻辑电路,再利用波形编辑区进行仿真验证,以此验证电路的正确性。
  - 3. 在Tool下用netlist viewer查看RTL viewer,了解语句描述对应的RTL视图。
  - 4. 实验结束前,由指导老师检查了仿真波形后方可离开。
- 5. 最后撰写实验报告, 提交至学习通平台, 做得好的同学将在学习通平台 分享设计。

## 五、思考题

- 1. 时钟周期的上升沿实现对 RAM 的读写操作,为何 PC、SM、IR、PSW 以及寄存器组的操作是下降沿完成?
- 2. 采用 VERILOG 语言描述时序部件应该采用阻塞赋值语句还是非阻塞赋值语句?
- 3、通用寄存器组只有 WE 的控制信号,实现通用寄存器组读操作的电路是组合电路还是时序电路?请大致画出对寄存器组进行读操作的电路部分。