(题目不得超过此线

姓名:

诚信应考,考试作弊将带来严重后果!

教务处填写:

__年__月__日 考 试 用

湖南大学课程考试试卷


课程名称: _数字电路与逻辑设计(数字逻辑) 课程编码: _CS04005(EI04017)

试卷编号: <u>A</u> 考试时间: <u>120 分钟</u>

| 题 号 | _ | $\vec{-}$ | 111 | 四 | 五 | 六 | 七 | 八 | 九 | + | 总分 |
|-----|----|-----------|-----|----|----|----|----|----|---|---|-----|
| 应得分 | 10 | 10 | 15 | 15 | 15 | 15 | 10 | 10 | | | 100 |
| 实得分 | | | | | | | | | | | |
| 评卷人 | | | | | | | | | | | |

- 一、简答题(共10分)
- 1、数字逻辑电路可以分为哪两种类型?请分别从功能和电路结构两个方面说明它们的主要区别。 (6分)
 - 2、试阐述 Mealy 与 Moore 状态机的区别。 (4 分)
- 二、两个 4 位无符号二进制数 A、B 相减。请给出借位信号 J 的紧凑真值表及其函数表达式。 (10 分)
- 三、请用分层设计方法设计一个 2 位二进制数乘法器。该乘法器有 4 个输入 A1~A0和 B1~B0,产生 4 位输出 P3~P0。(15 分)

四、对下面的同步时序电路进行分析,作出状态图和状态表。请画出 CLK、X、Z、Q1 和 Q2 在 8 个时钟触发沿以内的定时图。假设机器的起始状态为 00,X 恒定为 1。(15 分)



五、作出"1110"序列检测器的 Mealy 型状态图和状态表,要求合并多余的状态。凡收到的输入序列为"1110"时,输出为 1。典型的输入输出序列如下: (15 分)


输入 X: 11101011110111 输出 Z: 0001000001000

六、根据下面的状态表用 VHDL 设计一个时序电路,要求使用三个进程分别描述触发器、输出逻辑和下一状态逻辑。 (15 分)

| 当前状态 | 下一状态/输出(Z) | | | | |
|---------------------------------------|------------|-----|--|--|--|
| □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ | E=0 | E=1 | | | |
| A | A/0 | B/0 | | | |
| В | B/0 | D/0 | | | |
| С | C/0 | A/1 | | | |
| D | D/0 | C/0 | | | |

七、化简并使用下图所示的 PLA 器件实现以下函数 (连接处打"×"): (10分)

$$F_1(A, B, C) = \sum m(3,5,6,7)$$
$$F_2(A, B, C) = \sum m(4,6,7)$$



八、用多路开关和 D 触发器设计一个 双向移位寄存器,功能要求如右表所示。 要求画出移位寄存器中某一级(某一位) 的逻辑图。 (10 分)

| 控制 | 模式 | 寄存器操作 | | |
|-------|-------|-------|--|--|
| S_1 | S_0 | 可任命採作 | | |
| 0 | 0 | 保持不变 | | |
| 0 | 1 | 向左移位 | | |
| 1 | 0 | 向右移位 | | |
| 1 | 1 | 并行加载 | | |