
- 一、简答题(10分)
- 1、如输入信号异步,可能会出现时序违约现象,导致出现电路状态转移异常,也可能导致亚稳态现象(4分)
- 2、解决办法: 异步输入信号用一个触发器与时钟同步后接入时序电路(2分)
- 3、可能会出现 0 态或 1 态, 但是 0 或 1 不确定, 也有可能会出现亚稳态现象(概率降低)。 二、15 分
- 1、(7分)答案不唯一,以下为其中一种



#### 2、答案不唯一

模块一: 1位全加器

#### 真值表

12	I1	10	Y1	Y0
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1

0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

# 表达式

 $Y_1 = I_2 \cdot I_1 + I_1 \cdot I_0 + I_2 \cdot I_0$ 

 $Y_0 = I_2 \oplus I_1 \oplus I_0$ 

模块二: 2×-3 加法器

真值表

A0	B1	В0	Y2	Y1	Y0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	0	1	1
1	1	1	1	0	0
0	0	0	0	1	0
0	0	1	0	1	1
0	1	0	0	0	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0	1	1	0	0
1	1	0	1	0	1
1	1	1	1	1	0
	0 0 0 1 1 1 1 0 0 0 1 1 1	0       0         0       0         0       1         0       1         1       0         1       1         1       1         0       0         0       1         0       1         1       0         1       0         1       0         1       0         1       1         1       1	0       0       0         0       0       1         0       1       0         0       1       1         1       0       0         1       1       1         0       0       0         0       0       1         0       1       0         0       1       1         1       0       0         1       0       0         1       0       0         1       0       0         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1         1       0       1	0       0       0       0         0       0       1       0         0       1       0       0         0       1       1       0         1       0       0       0         1       1       0       0         1       1       1       1         0       0       0       0         0       0       1       0         0       1       0       0         0       1       1       1         1       0       0       0         1       0       0       0         1       0       0       0         1       0       1       1         1       0       1       1         1       0       1       1         1       0       1       1         1       1       1       1         1       1       1       1         1       1       1       1         1       1       1       1         1       1       1       1         1       <	0       0       0       0       0         0       0       1       0       0         0       1       0       0       1         0       1       1       0       1         1       0       0       0       0         1       1       0       0       1         1       1       1       0       0         0       0       0       1       0         0       0       1       0       0         0       1       0       0       0         0       1       1       0       0         1       0       0       0       1         1       0       0       0       1         1       0       1       1       0         1       0       1       0       1         1       0       1       0       1         1       0       1       0       1         1       0       1       0       1         1       0       1       0       1         1       0       1

# 表达式

 $Y_2 = A_2 \oplus B_2 \oplus ((A_1 \cdot B_1) + (A_1 + B_1) \cdot (A_0 \cdot B_0)$ 

 $Y_1 = A_1 \mathcal{D}B_1 \mathcal{D}(A_0 \cdot B_0)$ 

 $Y_0 = A_0 \mathcal{D}B_0$ 

模块三: 2×3-4 加法器

# 真值表

,	•								
A2	A1	A0	B2	B1	В0	Y3	Y2	Y1	Y0
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	0	0	0	1
0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	1	0	0	1	1
0	0	0	1	0	0	0	1	0	0
0	0	0	1	0	1	0	1	0	1
0	0	0	1	1	0	0	1	1	0
0	0	0	1	1	1	0	1	1	1
0	0	1	0	0	0	0	0	0	1

0	0	1	0	0	1	0	0	1	0
0	0	1	0	1	0	0	0	1	1
0	0	1	0	1	1	0	1	0	0
0	1	0	0	0	0	0	0	1	0
1	1	1	1	0	0	1	0	1	1
1	1	1	1	0	1	1	1	0	0
1	1	1	1	1	0	1	1	0	1
1	1	1	1	1	1	1	1	1	0

# 表达式

 $Y_3 = A_3 \oplus B_3 \oplus ((A_2 \cdot B_2) + (A_2 + B_2) \cdot ((A_0 \cdot B_0) + (A_1 + B_1)(A_0 \cdot B_0)))$ 

 $Y_2 = A_2 \oplus B_2 \oplus ((A_1 \cdot B_1) + (A_1 + B_1) \cdot (A_0 \cdot B_0)$ 

 $Y_1 = A_1 \oplus B_1 \oplus (A_0 \cdot B_0)$ 

 $Y_0 = A_0 \mathcal{D}B_0$ 

评分标准:对一个模块4分,2个6分,3个8分。

## 答案二:

也可用迭代电路实现 2×2-3 和 2×3-4 模块,其单元电路为 1 位全加器 1 位全加器 (4 分)

## 真值表


Α	В	Cin	Со	S	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	
1	1	0	1	0	
1	1	1	1	1	

## 表达式


 $Co = A \cdot B + B \cdot C + A \cdot C$ 

 $S = A \oplus B \oplus C$ 

2×2-3 模块: (2分)




2×3-4: (2分)



# 三、(20分)

## 1、状态图 (10分)



错一个状态扣 2 分,满足序列检测要求但画成 Moore 型扣 2 分 2、状态表(5 分)

## 状态赋值

状态	单热点码 (Q4 Q3 Q2 Q1 Q0)
Α	00001
В	00010
С	00100
D	01000
E	10000

## 状态表

. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1.		
P.S.	N.S./Z	
Q <sub>4</sub> Q <sub>3</sub> Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>	X=0	X=1
0 0 0 0 1	0 0 0 1 0/0	0 0 0 0 1/0
0 0 0 1 0	0 0 0 1 0/0	0 0 1 0 0/0
0 0 1 0 0	0 0 0 1 0/0	0 1 0 0 0/0
0 1 0 0 0	0 0 0 1 0/0	0 0 0 0 1/0
1 0 0 0 0	0 0 0 1 0/0	0 0 1 0 0/1

(状态表表示的输出和状态转移正确但未体现且未表示为单热点码扣2分;

状态表表示的输出和状态转移正确知道单热点码,但状态未表示为单热点码扣 1 分) 表达式(5 分)

$$D_0 = Q_0 X + Q_3 X$$

$$D_1 = (Q_0 + Q_1 + Q_2 + Q_4)\bar{X}$$

$$D_2 = Q_1 X + Q_4 X$$

$$D_3 = Q_2 X$$

$$D_4 = Q_3 \bar{X}$$

#### $Z = Q_4 X$

评分标准:输入方程4分,输出方程1分,写成下一状态方程扣1分。

## 四、1触发器的输入方程:

 $D_0 = \overline{Q_0}EN + Q_0\overline{EN}$ 

 $D_1 = Q_1 \overline{EN} + Q_1 Q_0 EN + \overline{Q_1} \overline{Q}_0 EN$ 

输出方程:


 $MIN = ENQ_1Q_0$ 

评分标准: 每个触发器输入方程 2 分, 输出方程 1 分

#### 2 状态表


P.S.	N.S./MIN			
۲.۵.	14.5./	IVIIIN		
Q1Q0	EN=0	EN=1		
00	00/0	11/0		
01	01/0	00/0		
10	10/0	01/0		
11	11/0	10/1		

# 状态图



评分标准: 状态表 3 分, 状态图 2 分

## 3 波形图



**评分标准:** EN 输入序列 1 分,EN 变化是否满足时序约束 1 分,Q1、Q0、MIN 的波形分别 1 分。

#### 五、LIBRARY IEEE;

USE IEEE.STD\_LOGIC\_1164.ALL;

ENTITY cir1 IS

PORT ( CLK, RESET: IN STD\_LOGIC;

X1, X2 : IN STD\_LOGIC;

Z: OUT STD\_LOGIC);

END cir1;


```
ARCHITECTURE one OF cir1 IS
TYPE STATE_TYPE IS (A, B, C, D);
SIGNAL STATE, NEXT_STATE: STATE_TYPE;
SIGNAL X: STD_LOGIC_VECTOR(1 DWONTO 0);
BEGIN
    X<=X1&X2;
    PROCESS (RESET, CLK)
    BEGIN
        IF (RESET='0') THEN
            STATE<=A;
        ELSIF (CLK'EVENT AND CLK='1') THEN
            STATE<=NEXT_STATE;
        END IF;
    END PROCESS;
    PROCESS (X, STATE)
    BEGIN
        CASE STATE IS
        WHEN A=>
            IF (X="01" OR X="10") then
                NEXT_STATE<=B;</pre>
            ELSE NEXT STATE<=A;
            END IF;
        WHEN B=>
            IF (X="00" OR X="01") then
                NEXT_STATE<=A;
            ELSE NEXT_STATE<=D;</pre>
            END IF;
         WHEN C=>
            IF (X="00" OR X="01") then
                NEXT_STATE<=A;
            ELSE NEXT_STATE<=C;</pre>
            END IF;
         WHEN D=>
            IF (X="00" OR X="11") then
                NEXT_STATE<=C;</pre>
            ELSE NEXT_STATE<=B;</pre>
            END IF;
        END CASE;
    END PROCESS;
    PROCESS (X, STATE)
    BEGIN
```

```
CASE STATE IS
    WHEN A=>
        IF X="10" then
            Z<='1':
        ELSE Z<='0';
        END IF;
    WHEN B=>
        IF (X="10" OR X="11") then
            Z<='1':
        ELSE Z<='0';
        END IF;
     WHEN C=>
        IF (X="00" OR X="10") then
            Z<='1';
        ELSE Z<='0';
        END IF:
     WHEN D=>
        IF X="10" then
            Z < = '0';
        ELSE Z<='1';
    END IF;
    END CASE;
END PROCESS;
```

**评分标准:** 库和程序包申明1分,实体申明1分,枚举方法定义状态1分,三个进程的敏感信号1.5分,状态寄存器进程1.5分,下一状态进程2分,输出进程2分。

六、输入 A、B 输出 Z 默认 Z=0

END ONE;



评分标准:状态机图的说明占 1.5 分, 五个状态每个占 1.5 分, 输出占 1 分

# 七、J 连接输入 a


K 连接输入 b

Q由 out 输出

0-11 配置位的值分别为: 0011 1010 111

**评分标准:** J、K、Q 的连接各占 0.5 分, 0-3 配置位占 3 分, 4-7 配置位占 3 分, 8-11 配置位占 2.5 分。

八、



评分标准: 电路结构 1 分, D0 的输入电路 3 分, D1 的输入电路 6 分。