

Opcode	Function	
000	outW = inB + inA + inC	,
001	outW = $inB + inA \times 2.0$ (Sign Extend)	
010	outW = inB + 1	
011	$outW = inB \div 1.5$	
100	outW = inB & inA	(Bitwise)
101	$outW = inB \mid inA$	(Bitwise)
110	$outW = \sim inB$	(Bitwise)
111	No operation	

16'd0 is given for no-operation instead of 16'bz since Yosys does not support tri-state logic.


```
timescale 1ns/1ns
module ALU1 (input signed [15:0] inB,inA,input [2:0] opc,input inC,output zer,neg,output logic signed [15:0] w);
    assign zer=~(|w);
    assign neg=w[15];
    always @(inB,inA,opc,inC) begin
       w=16'd0;
        case(opc)
            3'd0:w=inB+inA+inC;
           3'd1:w=inB+(inA>>>1);
           3'd2:w=inB+1;
           3'd3:w=inB+(inB>>>1);
            3'd4:w=inB&inA;
            3'd5:w=inB|inA;
            default:w=16'd0;
        endcase
endmodule
```

Yosys synthesis:

```
4.1.2. Re-integrating ABC results.
EABC RESULTS:
                           NAND cells:
                                             211
BABC RESULTS:
                             NOR cells:
                                             457
QABC RESULTS:
                            NOT cells:
                                             169
ABC RESULTS:
                     internal signals:
                                             484
ABC RESULTS:
                        input signals:
                                              36
ABC RESULTS:
                       output signals:
                                              17
Removing temp directory.
```

Test bench code:

```
module ALU TB();
wire [15:0]W;
reg [15:0]inAA = 16'b0;
reg [15:0]inBB = 16'b0;
reg inC = 1'b0;
reg [2:0]opc = 3'b0;
wire neg;
wire zer;
myALU1 CUT( .B(inBB) , .A(inAA) , .f(opc) , .c(inC) , .z(zer) , .n(neg), .w(W) );
initial repeat(18)#200 opc = opc + 1'b1;
 initial begin
 repeat(20) #300 inAA = $random;
 repeat(20) #200 inBB = $random;
 repeat(9) #300 inC = $random;
  #500 $stop;
 end
endmodule
```



1-c




Figure 2pre


در بخش a چون با always و case داشتیم از دیلی و سخت افزار بی خبر بودیم پس نمی توان از این لحاظ با بخش سی مقایسه کرد همچنین با توجه به حرف بالا و اینکه بخش سی دیلی در خود داشت جواب ها با اینکه یکسان است اما برا خروجی یوسیس مدت زمان بیشتری طول می کشد تا نمایش داده شود.

4	Memory Statistics				
III#	mem: size after ela	ab (VSZ)	142.29	Mb	
III#	mem: size during si	im (VSZ)	174.45	Mb	
III#	# Elaboration Time				
III#	elab: wall time		0.14	S	
#	elab: cpu time		0.11	S	
#	# Simulation Time				
#	sim: wall time		0.02	S	
#	sim: cpu time		0.00	S	
#	# Tcl Command Time				
#	cmd: wall time		52.73	S	
#	cmd: cpu time		0.25	S	
#	# Total Time				
#	total: wall time		52.89		
#	total: cpu time		0.36	S	
#					

Memory Statistics			
mem: size after elab (VSZ)	142.27 M		
mem: size during sim (VSZ)	174.46 M		
Elaboration Time			
elab: wall time	0.19 s		
elab: cpu time	0.20 s		
Simulation Time			
sim: wall time	0.16 s		
sim: cpu time	0.16 s		
Tcl Command Time			
cmd: wall time	42.88 s		
cmd: cpu time	0.27 s		
Total Time			
total: wall time	43.23 s		
total: cpu time	0.63 s		
-			

Figure 1post


Design



Code:


```
timescale 1ns/1ns
module myALU2 (input signed [15:0] inB, inA, input [2:0] opc , input inC,
               output zer, neg, output logic signed [15:0] w);
wire [15:0]temp1 , temp2 ;
assign neg = w[15];
assign zer = \sim |w|;
assign temp1 = (opc == 3'b000) ? inA :
               (opc == 3'b001) ? inA<<<1 :
               (opc == 3'b011) ? inB>>>1 : 16'd1;
assign temp2 = inB + ((\sim | opc)\&inC);
always @(inA,inB,inC,opc,temp2) begin
    w = 16'b0;
    case (opc)
        3'b000 : w = temp2;
        3'b001 : w = temp2;
        3'b010 : w = temp2;
        3'b011 : w = temp2>>>2;
        3'b100 : w = inA \& inB;
        3'b101 : w = inA | inB;
        3'b110: w = \sim inB;
        default : w = 16'b0;
endcase
end
endmodule
```

Test bench:



Yosys:

```
4.1.2. Re-integrating ABC results.
ABC RESULTS:
                           NAND cells:
                                             120
                            NOR cells:
ABC RESULTS:
                                             158
ABC RESULTS:
                            NOT cells:
                                             49
                    internal signals:
ABC RESULTS:
                                             186
ABC RESULTS:
                        input signals:
                                             36
ABC RESULTS:
                       output signals:
                                              17
Removing temp directory.
```



```
VSIM 10> simstats
# Memory Statistics
                                                142.22 Mb
     mem: size after elab (VSZ)
     mem: size during sim (VSZ)
                                                173.98 Mb
# Elaboration Time
                                                  0.31 s
   elab: wall time
   elab: cpu time
                                                  0.17 s
# Simulation Time
                                                  1.32 s
     sim: wall time
                                                  1.28 s
      sim: cpu time
# Tcl Command Time
                                                 18.66 s
     cmd: wall time
                                                  0.20 s
     cmd: cpu time
# Total Time
   total: wall time
                                                 20.28 s
                                                  1.66 s
   total: cpu time
```

Figure 3 pre

```
VSIM 21> simstats
# Memory Statistics
    mem: size after elab (VSZ)
                                                 142.30 Mb
     mem: size during sim (VSZ)
                                                 173.93 Mb
# Elaboration Time
    elab: wall time
                                                   0.29 s
    elab: cpu time
                                                   0.17 s
# Simulation Time
     sim: wall time
                                                   1.34 s
     sim: cpu time
                                                   1.31 s
# Tcl Command Time
     cmd: wall time
                                                  14.25 s
     cmd: cpu time
                                                   0.27 s
# Total Time
   total: wall time
                                                  15.88 s
                                                  1.75 s
  total: cpu time
```

همانند سوال یک: Figure 4 post

در بخش a چون با always و case داشتیم از دیلی و سخت افزار بی خبر بودیم پس نمی توان از این لحاظ با بخش سی مقایسه کرد همچنین با توجه به حرف بالا و اینکه بخش سی دیلی در خود داشت جواب ها با اینکه یکسان است اما برا خروجی یوسیس مدت زمان بیشتری طول می کشد تا نمایش داده شود.

تفاوت با سوال یک:

چون تعداد cell ها خیلی کمتر است این دفعه زمان کمتری طول می کشد (ساختار بهینه)

در سوال یک ما از always استفاده کردیم و بعد با یوسیس گسترشش دادیم و با نند و نور ساختیم اما مشکلی داشت این بود که تعداد بیش از حد گیت به کار برده بود و بعضی جا ها می توانست با تعداد کمتری گیت آن را درست کند به همین دلیل در سوال دو تا جایی می شد که تونستیم اشتراکات رو بیرون اوردیم و تعداد گیت ها کم شد و نتیجتا دیلی هم کمتر شد.

*از ۷ تا اپراتور استفاده می کنیم و از حالت opc=7 استفاده نمی کنیم به این دلیل که اگر موقعی خروجی w مهم نبود بتوان از اون استفاده کرد