A	B	Q
0	0	1
0	9	0
1	0	0
1	1	1

mit Hilfe von Debys, kann men das konfliktproblem von Signals im gleicher prozess vermeiden.

Die Transportversögerug modellieren verzögerug zwischen Eingangsänderug ud Ausgengeinderung. Z.B. Drahtverbindung oder Leiberplattenvarbindung.

Dre Test Trägheitsverzögerung nerden kapazitive Effekte berücksichtigt.

Nur wenn der Signalwert für eine bestimmte Zeit an tingängen erhabten
bleibt, dann reagienen Geräten. Diese Zeit ist Trägheitverzögerig.

Entity definiert die Ein- und Ausgänge der Komponente.

Architecture definiert behavior und structure von entity.

- 2) component:

  De klowation sur fest legue des Namens und der Schnittstelle einer komponente,
  die ener Entitydeklaration mel Architecture zuge ordnet sein muss.
- 3) port map:

  Port map out ordnet Signale in Architekture der Ports der

  Instanzen innerhalb dieser Architektur Zu.
- 4) Die Befehle wird in prozess sequentiell gearbeitet.

  Es wird überspringen, wenn prozess nicht genutzt wird.