无晶振详细设计说明书

(数传 AC63N)

珠海市杰理科技股份有限公司 Zhuhai Jieli Technologyco.,LTD

版权所有, 未经许可, 禁止外传

版权所有,侵权必究 1

邮编: 519015

传真: 0756-6313081


地址: 广东省珠海市香洲区南屏科技园科兴路 333 号

电话: 0756-6313088 网站: www.zh-jieli.com



修改记录

版本	更新日期	描述	
V1.0	2021/3/1	初稿	
V1.1	2021/4/23	添加支持 AC632N	
V1.2	2021/6/9	添加支持 AC638N	



版权所有,侵权必究 2

网站: www.zh-jieli.com

珠海市杰理科技股份有限公司 ZhuHai JieLi Technology Co.,Ltd

1.	概述	4
	1. 1 . 编写目的	
	板卡相关选择及板级配置	
	2.1.1. 时钟源选择	
	2. 1.2 . ini 文件配置	
	2.1.3. uboot 文件的选择	
3.	硬件相关注意事项	5
	3.1. 需要使用烧写工具 trim 一下	5
	3. 2 . 需要使用强制升级工具进行烧写	
	3.3. 代码和 ram 资源优化	



版权所有,侵权必究

地址: 广东省珠海市香洲区南屏科技园科兴路 333 号电话: 0756-6313088 网站: www.zh-jieli.com



1. 概述

1.1. 编写目的

该文档基于 AC630N_bt_data_transfer_sdk_release_v0.9.1 及其以上版本来实现无晶振的 MCU 相关功能开发,方便用户在对应的工程上自行开发使用,也为相关 SDK 的无晶振开发提供借鉴思路。

2. 板卡相关选择及板级配置

目前支持的板级: br25、br23、br30、bd19、br34

目前支持的芯片: AC636N、AC635N、AC637N、AC632N、AC638N

该模式下 AC637N 不支持 usb 功能

注意:无晶振使用方式下,不支持蓝牙和 2.4G 等无线传输方式使用。

2.1.1. 时钟源选择

由于是无晶振,所以选择 RCL 为时钟源

#define TCFG_CLOCK_ <mark>SYS_SRC</mark>	SYS_CLOCK_INPUT_PLI	L_RCL //系统时钟源选择
#define TCFG_CLOCK_SYS_HZ	2400000	//系统时钟设置
#define TCFG_CLOCK_OSC_HZ	2400000	//外界晶振频率设置
#define TCFG CLOCK MODE	CLOCK MODE ADAPTIV	

2.1.2. ini 文件配置

下载目录 isd_config.ini 文件添加配置项: PLL_SRC=LRC

版权所有,侵权必究 4

地址: 广东省珠海市香洲区南屏科技园科兴路 **333** 号 邮编: 519015 电话: 0756-6313088 传真: 0756-6313081

网站: www.zh-jieli.com

```
# 0 优先选A端口 CS:PD3 CLK:PD0 D0:PD1 D1:PD2 D2:PB7 D3:PD5 # 1 优先选B端口 CS:PA13 CLK:PD0 D0:PD1 D1:PA14 D2:PA15 D3:PD5 SPI=2_3_0_0; #width_clk_mode_port; PLL SRC=LRC; #0SC=btosc; #0SC_FREQ=12MHz; #[24MHz 12MHz] #SYS_CLK=24MHz; #[48MHz 24MHz] #UTTX=PA05;//uboot串口tx #UTBD=1000000;//uboot串口波特率
```

2.1.3. uboot 文件的选择

AC636N、AC696N 系列芯片, 免晶振方案下载目录的 uboot 文件要使用带 "lrc" 字眼的 uboot 文件, 如 uboot_lrc_boot, uboot_lrc.boot_debug 这两个文件。删除旧的 uboot_boot, 拷贝 uboot_lrc_boot 文件, 粘贴为新的 uboot_boot。

🕼 uboot.boot	2021/2/23 11:56	BOOT 文件	4 KB
uboot.boot_debug	2021/2/23 11:56	BOOT_DEBUG	7 KB
uboot.boot_undebug	2020/12/9 9:54	BOOT_UNDEBU	5 KB
uboot_Irc.boot	2021/2/23 11:56	BOOT 文件	4 KB
uboot_Irc.boot_debug	2021/2/23 11:56	BOOT_DEBUG	6 KB
🚰 uboot_no_ota.boot	2021/2/23 11:56	BOOT文件	4 KB
uboot_no_ota.boot_debug	2021/2/23 11:56	BOOT_DEBUG	6 KB

而其他系列的芯片,免晶振方案下载目录的 uboot 文件是通用的,不需要专门的 lrc uboot 文件。


3. 硬件相关注意事项

3.1. 需要使用烧写工具 trim 一下

一拖八 (V3.0.30 版本或更高版本), 1 拖 2 烧写器 (2.22.5 版本或更高版本)。需要勾选 lrc trim。 详细使用说明请查阅烧写器相关文档

版权所有,侵权必究 5

网站: www.zh-jieli.com



版权所有,侵权必究 6

地址:广东省珠海市香洲区南屏科技园科兴路 333 号

电话: 0756-6313088 网站: www.zh-jieli.com

3.2. 需要使用强制升级工具进行烧写

并且拨码开关 2 设置到 ON。具体使用方法清查阅使用使用说明

(https://github.com/Jieli-Tech/fw-AC63_BT_SDK)

工具链

关于如何获取 杰理工具链 和 如何进行环境搭建,请阅读以下内容:

- 编译工具: 请安装杰理编译工具来搭建起编译环境, 下载链接 提取码: ukgx
- USB 升级工具:在开发完成后,需要使用杰理烧写工具将对应的 hex 文件烧录到目标板,进行开发调试,关于如何获取工具请进入申请链接并详细阅读对应的文档,以及相关下载脚本配置

固件升级工具,需要升级到 20201119 版本。

https://github.com/Jieli-Tech/fw-AC63_BT_SDK/blob/master/doc/stuff/remote_firmware_update.exe



版权所有,侵权必究 7

地址: 广东省珠海市香洲区南屏科技园科兴路 333 号

电话: 0756-6313088 网站: www.zh-jieli.com




3.3. 代码和 ram 资源优化

为了代码空间和 ram 减少,可以把蓝牙的编译关掉,使用如下两种方法:

(1) 在对应 board 配置里关闭蓝牙的宏编译。

```
1. #define TCFG_USER_BLE_ENABLE 0 //BLE 功能使能
2. #define TCFG_USER_EDR_ENABLE 0 //EDR 功能使能
3.
```

(2) 在 codeblock 的配置里面找到下面红色框,把蓝牙库删掉即可,需要整理编译通过就可以。



版权所有,侵权必究 8

地址:广东省珠海市香洲区南屏科技园科兴路 333 号电话: 0756-6313088

网站: www.zh-jieli.com