

# OAC - Projeto de Banco de Registradores do MIPS

Gabriel Correia de Vasconcelos - 16/0120781

## Introdução

O objetivo do projeto é exercitar os conceitos da implementação do banco de registradores do MIPS utilizando o programa da Quartus 13.01sp e ModelSim-Altera, da Intel para sintetizá-la no FPGA Cyclone II EP270F896C6N, da Altera. A linguagem utilizada foi o VHDL para implementar o banco e seu respectivo Testbench.


## Operações e Testbench

O banco de registradores implementado aceita com entrada dois endereços de registradores para a leitura e como saída, o valores dos registradores no endereço de entrada, de forma assíncrona. Além disso, tem um clock de entrada, que em seu flanco de subida permite um reset (zera todos os registradores) e uma operação de escrita, que tem como entrada seu habilitador (wren), o endereço do registrador a ser escrito (wradd) e o dado a ser escrito neste registrador (wrdata).


Os dados da síntese da implementação da banco de registradores apresentado pelo Quartus podem ser visualizados abaixo.

Flow Summary	
Flow Status	Successful - Wed Nov 14 10:27:05 2018
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	BREG
Top-level Entity Name	BREG
Family	Cyclone II
Device	EP2C70F672C6
Timing Models	Final
Total logic elements	2,383
Total combinational functions	1,423
Dedicated logic registers	992
Total registers	992
Total pins	114
Total virtual pins	0
Total memory bits	0
Embedded Multiplier 9-bit elements	0
Total PLLs	0


Inicialmente os testes feitos foram os de escrita nos 32 registradores, escrevendo-os com os valores de suas respectivas posições, sempre na transição de subida do clock.



Depois foi feita a operação de leitura para a verificação do funcionamento da escrita e da própria leitura. De 0 a 10 para a saída 1, de 11 a 20 para a saída 2 e de 21 a 31 em ambas.



E por último foram feitos os testes para as funções de reset, de escrita no registrador zero e de escrita e leitura no mesmo ciclo.



## Conclusão

O desenvolvimento do projeto contribuiu para o entendimento de como o banco de registradores funciona no MIPS e suas operações síncrona e assíncrona.