

Primer parcial. Curso 2020-2021 6 Noviembre de 2020

#### Problema 1 (20 minutos – 2 puntos)

Sea A=01111 en Complemento a 2 y B=64<sub>10</sub>

1. (30%) Obtenga: (Justifique su respuesta)

A<sub>10</sub>(decimal): 15 A<sub>8</sub>(octal): 17

 $A_{16}$ (hexadecimal):F  $A_{BCD}$ (BCD):0001 0101  $B_{2}$ (Binario):0100 0000

2. **(20%)** Codifique -A y +B en complemento a uno, utilizando el menor número de bits en cada caso:

Aca1: 10000 Bca1: 010000

3. **(30%)** Utilizando 8 bits y complemento a 2, calcule las siguientes operaciones indicando la existencia o no de overflow. Justifique su respuesta.

A -B:

Bca2 =11000000

+15 0000 1111

-64 1100 0000

-49 1100 1111

Para obtener el -64, obtenemos el valor binario de 64 en 7 bits 100 0000, lo pasamos a complemento a 1, 011 1111, y luego le sumamos 1, 100 0001. Finalmente, le añadimos el bit de signo 1100 0001

No hay overflow, porque en complemento a 2 vamos desde -128 a +127





Primer parcial. Curso 2020-2021 6 Noviembre de 2020

| B-A:          |  |  |
|---------------|--|--|
| +64 0100 0000 |  |  |
| 15 1111 0001  |  |  |
| +49 0011 0001 |  |  |
|               |  |  |
| A+B:          |  |  |
| +64 0100 0000 |  |  |
| +15 0000 1111 |  |  |
| +49 0100 1111 |  |  |

4. (20%) A la vista de los resultados anteriores, si se tienen dos números de m bits codificados en complemento a 2 dentro del rango permitido. Si los dos números son positivos, ¿puede la resta de esos dos números tener overflow? No, si los dos numero estan en rango, la resta lo estará

¿Y si los dos números fueran negativos? Lo mismo que en el caso anterior

¿Y de distinto signo? Justifique su respuesta. Si, puesto que entonces, uno de los dos número cambiará de signo y entonces, ambos numeros coincidirán con el mismo signo. Si ambos son números grandes. Puede existir overflow.



Primer parcial. Curso 2020-2021 6 Noviembre de 2020

#### Problema 2 (30 minutos – 4 puntos)

Dado el siguiente código VHDL que representa un circuito digital combinacional:

```
ENTITY cuestion_20 IS
PORT (
        a,b,c,d: IN STD_LOGIC_Vector(1 DOWNTO 0);
        e: OUT STD_LOGIC_Vector(3 DOWNTO 0);
        i: IN STD_LOGIC;
        j_1: IN STD_LOGIC_Vector(1 DOWNTO 0)
      );
END cuestion 20;
ARCHITECTURE cuestion_arquitectura OF cuestion_20 IS
SIGNAL z: STD_LOGIC_Vector (1 DOWNTO 0);
BEGIN
P1:
       PROCESS (a, b, c, d, j_1)
       BEGIN
              CASE j_1 IS
                      WHEN "00" => z <= a;
                      WHEN "01" => z <= b;
                     WHEN "10" => z <= c;
                      WHEN OTHERS => z <= d;
              END CASE;
       END PROCESS;
P2:
       PROCESS (z,i)
       BEGIN
              IF i='0' THEN
                       CASE z IS
                             WHEN "00" => e <="0001";
                             WHEN "01" => e <= "0010";
                             WHEN "10" => e <= "0100";
                             WHEN OTHERS => e <= "1000";
                     END CASE;
              ELSE
                      e <="0000";
              END IF;
       END PROCESS;
END ARCHITECTURE
```





Primer parcial. Curso 2020-2021 6 Noviembre de 2020

#### Se pide:

1. **(10%)** Defina todas las Entradas y Salidas del circuito, indicando el número de bits de cada una de las señales.

a,b,c,d,j\_1: ENTRADAS DE 2 BITS

i: ENTRADA DE 1BIT

e: SALIDA DE 4 BITS


2. (30%) Complete la siguiente Tabla de verdad correspondiente al Proceso P2.

| i | z(1) | z(0) | е    |
|---|------|------|------|
| 0 | 0    | 0    | 0001 |
| 0 | 0    | 1    | 0010 |
| 0 | 1    | 0    | 0100 |
| 0 | 1    | 1    | 1000 |
| 1 | 0    | 0    | 0000 |
| 1 | 0    | 1    | 0000 |
| 1 | 1    | 0    | 0000 |
| 1 | 1    | 1    | 0000 |



Primer parcial. Curso 2020-2021 6 Noviembre de 2020

3. (30%) Dibuje el circuito. Indique a qué bloque se corresponde cada uno de los procesos.





Primer parcial. Curso 2020-2021 6 Noviembre de 2020

4. (30%) Complete el siguiente cronograma. Indique el valor de la señal e en decimal.

|                | Name         | Value at<br>81.03 ns | 0 ps | 10.01 | ns 2 | 20.0 ns   | 30. | ns  | 40.01        | ns 50 | 0 ns | 60.0 ns | 70  | . <mark>0 ns</mark> | 80.0<br>81.0 |
|----------------|--------------|----------------------|------|-------|------|-----------|-----|-----|--------------|-------|------|---------|-----|---------------------|--------------|
|                |              | 01.001.0             |      |       |      |           |     |     |              |       |      |         |     |                     |              |
| <b>₽</b> 0     | ± a          | A [0]                | K    |       |      |           |     |     |              |       |      | [0]     |     |                     |              |
| <b>i</b> 3     | <b></b> b    | A [1]                |      |       |      |           |     |     |              |       |      | [1]     |     |                     |              |
| <b>6</b>       | <b>±</b> c   | A [3]                |      |       |      |           |     |     |              |       |      | [3]     |     |                     |              |
| <b>№</b> 6     | <b>±</b> d   | A [2]                |      |       |      |           |     |     |              |       |      | [2]     |     |                     |              |
| <b>12 12 1</b> | <b>⊞</b> j_1 | A [0]                | [0   | 1 X   | [1]  | $\propto$ | [2] | [3] | $=$ $\times$ | [0]   | [1]  | =X $=$  | [2] | X                   | [3]          |
| <b>□</b> 15    | i            | A 0                  |      |       |      |           |     |     |              |       |      |         |     |                     |              |
| <b>⊚</b> 16    | <b>±</b> e   | A [1]                | [1   | 1 X   | [2]  | X         | [8] | [4] | <b>=</b> ∦   |       |      | [0]     |     |                     | X            |
|                |              |                      |      |       |      |           |     |     |              |       |      |         |     |                     |              |



Primer parcial. Curso 2020-2021 6 Noviembre de 2020

#### Problema 3 (30 minutos – 4 puntos)

El sistema de control de un horno industrial dispone de tres sensores de entrada S50, S70 y S80 y tres salidas conectadas a tres lámparas: verde (V), ámbar (A) y rojo (R). Las lámparas son activas a nivel alto (están encendidas con '1' y apagadas con '0').

Los sensores entregan un '1' cuando la temperatura es superior a un determinado valor:

- El sensor S50 entrega '1' cuando la temperatura es superior a 50 grados.
- El sensor S70 entrega '1' cuando la temperatura es superior a 70 grados.
- El sensor S80 entrega '1' cuando la temperatura es superior a 80 grados.

Las especificaciones de funcionamiento son las siguientes:

- Si la temperatura es inferior a 50 grados se enciende la luz verde.
- Si la temperatura está entre 50 grados y 70 grados se enciende la luz ámbar.
- Si la temperatura está entre 70 grados y 80 grados se enciende la luz roja.
- Si la temperatura es superior a 80 grados se encienden las tres lámparas.
- Si la combinación de los sensores es físicamente imposible se apagan las tres lámparas. Por ejemplo, si la temperatura es 92º, entonces se activarán los tres sensores, S50,S70 y S80 y todos ellos entregaran un '1'.

#### Se pide:

1. (40%) Complete la tabla de verdad del sistema a diseñar. Indique en la tabla los casos que considera imposibles.

| S50 | S70 | S80 | V | Α | R |
|-----|-----|-----|---|---|---|
| 0   | 0   | 0   | 1 | 0 | 0 |
| 0   | 0   | 1   | 0 | 0 | 0 |
| 0   | 1   | 0   | 0 | 0 | 0 |
| 0   | 1   | 1   | 0 | 0 | 0 |
| 1   | 0   | 0   | 0 | 1 | 0 |
| 1   | 0   | 1   | 0 | 0 | 0 |
| 1   | 1   | 0   | 0 | 0 | 1 |
| 1   | 1   | 1   | 1 | 1 | 1 |



Primer parcial. Curso 2020-2021 6 Noviembre de 2020

2. (10%) Complete la entidad del circuito a diseñar.

```
LIBRARY ieee;

USE ieee.std_logic_1164.all;

ENTITY horno IS

PORT (

S50,S70,S80: IN STD_LOGIC;
V,A,R: OUT STD_LOGIC
);

END horno;
```

3. (50%) Escriba la arquitectura del circuito a diseñar. Si necesita señales inclúyalas.

```
ARCHITECTURE funcional of horno IS
```

```
SIGNAL z_in: STD_LOGIC_Vector (2 DOWNTO 0);
SIGNAL z_out: STD_LOGIC_Vector (2 DOWNTO 0);
z_in <= $50 & $70 & $80;
z_out <= V & A & R;
BEGIN
P1:
       PROCESS (z_in)
       BEGIN
              CASE z_in IS
                     WHEN "000" => z_out <= "100";
                     WHEN "100" => z_out <= "010";
                     WHEN "110" => z_out <= "001";
                     WHEN "111" => z_out <= "111";
                     WHEN OTHERS => z_out <= "000";
              END CASE;
       END PROCESS;
```





Primer parcial. Curso 2020-2021 6 Noviembre de 2020

