




Examen Parcial 1 . Curso 2018-2019 22 de Marzo de 2019 GRUPO:

Problema 1 (2 puntos)

- 1. Si A=202 está expresado en octal, convertirlo a binario natural, hexadecimal, decimal y BCD.
- 2. Si A=1100110, determine cuál es su valor decimal en los siguientes casos:
 - a. Si se interpreta como un valor binario natural sin signo.
 - b. Si se interpreta como un valor en signo-magnitud.
 - c. Si se interpreta como un valor con signo en complemento a 1.
 - d. Si se interpreta como un valor con signo en complemento a 2.
- 3. Si A=0110110 y B=1101101 son números con signo expresados en complemento a dos, realice las operaciones A+B, A-B, -A-B y –A+B, deduzca de forma justificada el valor decimal del resultado y si se produce desbordamiento en cualquiera de los casos






Examen Parcial1 . Curso 2018-2019 22 de Marzo de 2019 GRUPO:

Problema 2 (2,5 puntos)

Dado el circuito de la figura y su tabla de verdad:



Comparing Inputs				Cascading Inputs			Outputs		
A3 > B3	X	Х	X	X	X	X	Н	L	L
A3 < B3	X	X	X	X	X	X	L	Н	L
A3 = B3	A2 > B2	X	X	X	X	X	Н	L	L
A3 = B3	A2 < B2	X	X	X	X	X	L	Н	L
A3 = B3	A2 = B2	A1 > B1	X	X	X	X	Н	L	L
A3 = B3	A2 = B2	A1 < B1	X	X	X	X	L	H	L
A3 = B3	A2 = B2	A1 = B1	A0 > B0	X	X	X	Н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 < B0	X	X	X	L	Н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	Н	L	L	Н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	Н	L	L	H	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	Н	L	L	Н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	X	X	Н	L	L	Н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	Н	Н	L	L	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	L	Н	Н	L

H = HIGH Level, L = LOW Level, X = Don't Care

Se pide:

- a) Describa en lenguaje natural la función que realiza dicho circuito. Razone su respuesta.
- b) Realice el programa VHDL mediante un proceso.

Solución:

a) (0,5 puntos) El circuito es un comparador de 4 bits, que permite determinar si dos números de 4 bits codificados en binario natural (sin signo) son iguales, o si uno es mayor que el otro. El 1º número es A, formado por las entradas A3...A0, siendo A3 el bit más significativo y A0 el menos, el otro nº es B formado por B3...B0. Si observamos la tabla de verdad, la salida AGBO indica A > B, la salida ALBO indica A < B y la salida AEBO indica A = B. Analizando la tabla se deduce que las entradas AGBI, ALBI y AEBI significan igualmente A > B, A < B y A = B, y dado que solo influyen en las salidas cuando A = B, se utilizan para comparar números de más de 4 bits, para conectar las salidas de la comparación de una etapa que compara bits menos significativos a la etapa siguiente



Examen Parcial 1. Curso 2018-2019 22 de Marzo de 2019 GRUPO:

b) (2 puntos)

```
1
    library ieee;
   use ieee.std logic 1164.all;
 3 use ieee.numeric std.all;
 4
 5
   entity COMP4 is
 6
      port (
 7
        A,B: in unsigned(3 downto 0);
 8
        AGBI, ALBI, AEBI: in std logic;
9
        AGBO, ALBO, AEBO: out std logic
10
     );
11 end COMP4;
12
13 architecture functional of COMP4 is
14
      signal casc in: std logic vector (2 downto 0);
15 begin
16
      casc in <= AGBI & ALBI & AEBI;
17
18
      process (A, B, casc in)
19
      begin
20
        AGBO <= '0':
21
        ALBO <= '0';
        AEBO <= '0';
22
        if A > B then AGBO <= '1';
23
        elsif A < B then ALBO <= '1';
24
25
         else
         case casc in is
26
          when "100" =>
27
28
           AGBO <= '1';
           when "010" =>
29
30
           ALBO <= '1';
31
          when "001" | "011" | "101" | "111" =>
            AEBO <= '1';
32
          when "000" =>
33
            AGBO <= '1';
34
35
            ALBO <= '1':
36
          when others =>
            AGBO <= '-':
37
38
            ALBO <= '-';
39
            AEBO <= '-';
40
          end case;
41
        end if;
42
     end process;
43
44 end funcional;
```





Examen Parcial1 . Curso 2018-2019 22 de Marzo de 2019 GRUPO:

Problema 3 (2,5 puntos)

Un coche autónomo posee, entre otros, cuatro sensores para evitar colisiones entre vehículos: sensor que indica si existe Movimiento (M), sensores que indican presencia de objetos LIDAR (L) y Cámara (C), por último, un sensor de proximidad Ultrasonidos (U), todos ellos activos a nivel alto.

NOTA: El orden de importancia de los bit sigue está codificación MLUC

El sistema anticolisión comprende dos elementos, el primero es activación del Sistema Pasivo de Anticolisión (SPA) en bloque (cinturón, airbag, ...) con el siguiente comportamiento nivel alto activado y nivel bajo desactivado, el segundo elemento es el control de intensidad de frenada (IF) que se codifica con dos bits:

Control de Intensidad de Frenada (IF)	Codificación		
Ausencia de frenada (NF)	00		
Frenada media (FM)	01		
Frenada alta (FA)	11		

El sistema se comporta de la siguiente manera: siempre que esta el vehículo en movimiento se activara el Sistema Pasivo de Anticolisión (SPA), en caso contrario estará desactivado el SPA. Siempre que al menos uno de los sensores de presencia detecte un objeto se activara la frenada media. En el caso que estén activos algún sensor de presencia y el sensor de proximidad se activaran la frenada alta. Cuando el coche este parado deberá estar activa frenada alta.

A) Describir la entidad en VHDL del circuito, explicando la elección de cada tipo de dato (1,25 pts)

ENTITY Examen_18_19P1 IS

PORT(


MLUC: IN STD_LOGIC_VECTOR(3 DOWNTO 0);

s_SP : OUT STD_LOGIC;

s_IF : OUT STD_LOGIC_VECTOR (1 DOWNTO 0);

END Examen_18_19P1;







NOMBRE:

Examen Parcial 1. Curso 2018-2019 22 de Marzo de 2019 GRUPO:

B) Indicar la tabla de verdad (1,25 pts)

	Presencia	de objeto				
M	L	С	U	SP	IF	
0	0	0	0	0	1	1
0	0	0	1	0	1	1
0	0	1	0	0	1	1
0	0	1	1	0	1	1
0	1	0	0	0	1	1
0	1	0	1	0	1	1
0	1	1	0	0	1	1
0	1	1	1	0	1	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	0	1
1	0	1	1	1	1	1
1	1	0	0	1	0	0
1	1	0	1	1	1	1
1	1	1	0	1	0	1
1	1	1	1	1	1	1




Examen Parcial 1. Curso 2018-2019 22 de Marzo de 2019 **GRUPO:**

Problema 4 (3 puntos)

A) Obtener el circuito esquemático del siguiente código (1,25 pts)

```
1
     LIBRARY ieee;
2
    USE ieee.std_logic_1164.all;
3
   ENTITY Examen_18_19P1 IS
5
         PORT (
6
7
             input_bits : IN
8
                                     STD_LOGIC_VECTOR(2 DOWNTO 0);
             opcion: IN STD_LOGIC;
9
             sel: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
10
            salida
                       : OUT STD_LOGIC);
11
   END Examen_18_19P1;
12
13
14
   ■ARCHITECTURE logica OF Examen_18_19P1 IS
15
         SIGNAL vector_intermedio : STD_LOGIC_VECTOR(3 DOWNTO 0);
16
         BEGIN
17
18
         PROCESS(input_bits, opcion, sel)
   19
         BEGIN
20
21
             vector_intermedio(0) <= opcion;</pre>
22
             vector_intermedio(1) <= vector_intermedio(0) XOR input_bits(0);</pre>
23
             vector_intermedio(2) <= vector_intermedio(1) XOR input_bits(1); --BLOQUE OPCION--</pre>
            vector_intermedio(3) <= vector_intermedio(2) XOR input_bits(2);</pre>
24
25
26
   CASE sel IS
                     WHEN "00" => salida <= input_bits(0);
27
                     WHEN "01" => salida <= input_bits(1);
28
29
                     WHEN "10" => salida <= input_bits(2);
30
                     WHEN "11" => salida <= vector_intermedio(3);
31
              END CASE ;
32
33
         END PROCESS ;
34
35
   END logica;
```











Examen Parcial 1 . Curso 2018-2019 22 de Marzo de 2019 GRUPO:

B) Dado los valores de entrada, complete la señal salida del cronograma (1,25 pts)





C) ¿Qué calculo/funcionalidad realiza el circuito, el BLOQUE OPCION sobre "input_bits", indicando para los dos valores de la entrada opción ('0' y '1')? (0,5 pts)

Bloque opción: Cálcula la paridad de 'input" según el valor que tenga determina el tipo de paridad, para opción='0' es par en 1 y para opción='1' es impar en '1'