

1^{er} curso Grado en Ing. Telemática Electrónica Digital (junio)

16 de Junio de 2009

Tiempo: 1h15'

No se permite el uso de calculadora

Cuestión 1 (0,75 puntos)

Dados los números:


A = 36

B = -28

- 1) Codífiquelos en binario:
 - a) Complemento a 1 de 7 bits
 - b) Complemento a 2 de 7 bits
- 2) Realice las siguientes operaciones en binario con los números expresados en complemento a 2 de 7 bits, indicando razonadamente si hay desbordamiento:
 - a) A B
 - b) A + B
- 3) Representar A y B con 12 bits, en complemento a 2.

Problema 1 (2,25 puntos)

El siguiente circuito dispone de 4 entradas (D, C, B, A) y dos salidas F1 y F2.



a) Obtener la tabla de verdad del circuito.

Para los siguientes apartados considerar::

$$F1(D,C,B,A) = \sum_{4} (2,3,6,7,8,9,11,12,13,15)$$

$$F2(D,C,B,A)_{2} = \sum_{4} (0,2,4,8,10,12)$$

- b) Obtener una expresión lógica simplificada de F1 en forma de productos de suma.
- c) Obtener una expresión lógica simplificada de F2 en forma de suma de productos.
- d) Implementar F1 con puertas NAND de 2 entradas
- e) Implementar F2 con un MUX de 8 entradas de datos y el mínimo número de puertas.



1^{er} curso Grado en Ing. Telemática Electrónica Digital (junio)


16 de Junio de 2009

Apellidos		Nombre	Grupo
Tiempo:	1h30'		

Cuestión 2 (0,75 puntos)

Para el circuito de la figura


- 1. Indique la función lógica que determina la entrada D para cada uno de los biestables
- 2. Dibuje la evolución de la salida, S, y los biestables internos en el cronograma adjunto.



D1 =

D2 =

D3 =






1^{er} curso Grado en Ing. Telemática Electrónica Digital (junio)

16 de Junio de 2009

Cuestión 3 (1 punto)

Diseñe un circuito secuencial que realiza la función de temporizador. El circuito es un contador que recibe un reloj de 20 kHz y que cuenta 300 µs; por lo tanto debe contar de 0 a 5 (6 ciclos) de forma continua mientras esté habilitado.

Las entradas del circuito son el reloj (Clk), el reset asíncrono (Reset), la señal de habilitación (Enable). La salida del circuito es una señal que indica que han pasado 300 µs y que corresponde al instante en que la cuenta ha llegado a 5.



Se pide:

- a) Complete el cronograma adjunto, suponiendo que el valor inicial de la cuenta es 0
- b) Diseñe el contador utilizando biestables T con entrada T, entrada Enable y entrada Clear (síncrono). (Además estos biestables son síncronos con la señal de reloj y tienen señal de inicialización asíncrona).

Problema 2 (1,75 puntos)

Se quiere diseñar la lógica de control para la iluminación de un pasillo. El pasillo podrá estar a oscuras, con baja iluminación o con alta iluminación.

Para esto, dispondremos de un pulsador situado en cada uno de los extremos del pasillo. Al presionar un pulsador se produce un 1 lógico a su salida.

Para cada uno de los extremos del pasillo, el pulsador controlará el cambio de iluminación, siguiendo la secuencia: apagado, encendido con baja iluminación, con alta iluminación, apagado, etc.

Si, por casualidad, se presionan los dos pulsadores simultáneamente, esta situación no hará que cambie la iluminación.

Para este circuito se dispondrá de 2 entradas P1 y P2 (para los 2 pulsadores) y de 2 salidas L1 y L2 (para el control luz: apagado, baja o alta iluminación)

Se pide:

- a) El diagrama de estados según el modelo de Moore. Especificar claramente el significado de cada estado.
- b) Asignación (codificación) de estados.
- c) La tabla de transiciones para biestables de tipo D.
- d) Simplificar las funciones de estado y de salida.
- e) Esquema de biestables y puertas, incluyendo las señales de reloj y reset.

1^{er} curso Grado en Ing. Telemática Electrónica Digital (junio)


16 de Junio de 2009

Cuestión 4 (1 punto)

Se desea implementar mediante la PAL de la figura, un transcodificador de Johnson de 6 bits a Binario de 4 bits. La transcodificación se realizará según la secuencia marcada en la tabla adjunta.

- a) Completar la tabla de verdad
- b) Señalar mediante un punto grueso todas las conexiones que deberán realizarse en el plano AND
- c) Escribir el valor de los bits de configuración de las celdas de salida, teniendo en cuenta que 'b' es el bit de más peso.

J5	J4	Ј3	J2	J1	J0	В3	B2	B1	В0
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	1	0	0	0	1
0	0	0	0	1	1	0	0	1	0
0	0	0	1	1	1	0	0	1	1
0	0	1	1	1	1	0	1	0	0



Nohan desbordamiento. No puede haberlo silos reimoros tienen distrito signo

Acarrio (se disprecia)

Has desbordamients. Al sumar dos números positivos sale un resultado negativo.

3) A = 0000001001000

Se aplica extensión de signo a la codificación de 7 bits en C2

Problema 1

6)	FA	DC	06	٥١	lı	10
		00	٥	0	M	I
		01	0	0/	1	
		()	1	1)	1.1	0
		10	N	للنيه	W	0

c) F2	BAI	00	01	11	10)
	00	II	0	0	(4)
	01,	11	٥	0	0
	11	3	0	0	0
	10	1	0	0	1

DCBA	FI	Fz	
0000		0 0	
0100	1	100	
1000	011	0100	
1100		1010	
***************************************		1	1.

d)
$$FA = (D+B)(\bar{D}+\bar{B}+\bar{A}) =$$

$$= \overline{(D+B)(\bar{D}+\bar{B}+\bar{A})} =$$

$$= \overline{(D+B)(\bar{D}+\bar{B}+\bar{A})} =$$

$$= \overline{D}\bar{B}+\bar{D}B\bar{B}} =$$

$$= \overline{D}\bar{B}-\bar{D}B\bar{A}$$
Demorgan otra vez
$$= \bar{D}\bar{B}-\bar{D}B\bar{A}$$

Necesitarios una NANO de 3 entradas:

FA 5.8 ASC O F2(A) DCBA/F2 HUX8 10 0000 Ā 01 (0 Â 11 F2 0106 Â 01 0 10 D 0 0 11 人 1060 Â 01 0 10 Ã O DCB 100 10 Â 10 0

1^{er} curso Grado en Ing. Telemática Electrónica Digital (junio)

16 de Junio de 2009

Tiempo:

1h30'

Apellidos


Nombre

Grupo_

Cuestión 2 (0,75 puntos)


Para el circuito de la figura

- 1. Indique la función lógica que determina la entrada D para cada uno de los biestables
- 2. Dibuje la evolución de la salida, S, y los biestables internos en el cronograma adjunto.




$$D1 = Q_3$$

$$D2 = Q_1 \oplus Q_2 = Q_1 \oplus Q_2$$



arestron 3


a) Crono grama




b) Se necesità un comparador =5 para inializar a O el contador cuando llegue a 5.


Fin Además, este detector genera la señal Fin'.

Usams un contador de 3bits usando la celda básica del contador.



Qo = Guenta (O) Q, = Guenta (S)





PIPZ
Estado
(1122)


Como nonos danla codificación de las salidas, la excegemos paraque luego coincida con los biestados.

6)	Estado	Q, Q0	L1 L2
	Osaro	00	00
	Baja	01	01
•	Alta	10	10
	Charles of the Control of the Contro		- ~

				1
c)	Estado	0,00	P2 P3	Q' Q' \
a)	Oscars	00	0 / 0 / 0 / 1	00000
	Baja	٥١	000	01
	Alta	10	00101	0000
	Rest	ס		XX

13P,	06011110
00	0000
01	10000
11 C	RXRX
10	Wo Wol
_	
$D_{\Lambda^{\pm}}$	Q, P2P, +Q0P2P, +
	+Q, P2P1+Q0P2P1
= (2. (P. @ P2)+ Q. (P2@F

$$D_{0} = \overline{Q}_{3}\overline{Q}_{3} P_{2}P_{1} + \overline{Q}_{1}\overline{Q}_{0}P_{2}\overline{P}_{1} + Q_{1}\overline{P}_{2}\overline{P}_{1} + Q_{1}\overline{P}_{2}\overline{P}_{1} + Q_{1}\overline{P}_{2}\overline{P}_{1} = \overline{Q}_{1}\overline{Q}_{0}(P_{2}\oplus P_{2}) + Q_{1}\overline{P}_{2}\overline{\oplus}P_{1}$$



1^{er} curso Grado en Ing. Telemática

Electrónica Digital (junio)

16 de Junio de 2009

Cuestión 4 (1 punto)

Se desea implementar mediante la PAL de la figura, un transcodificador de Johnson de 6 bits a Binario de 4 bits. La transcodificación se realizará según la secuencia marcada en la tabla adjunta.

- a) Completar la tabla de verdad
- b) Señalar mediante un punto grueso todas las conexiones que deberán realizarse en el plano AND
- c) Escribir el valor de los bits de configuración de las celdas de salida, teniendo en cuenta que 'b' es el bit de más peso.

		-								
	J5	J4	J3	12	11	10	В3	B2 -	BI	B()
•	·()·	0.	0.	()	θ.	()	0	0	0	()
1	()	.()	0	. ().	. 0	1.	()	0	0	1
2	()	()	()	0	ı,	Ī	0	()	[0
•	()	()	()	1	1	I	. 0	()		I
	()	· ()	1 .	. }	1.	- 1	0	1	0.	0
	0	1	١		_	- 1	S	١	(L
į.	_ (l	t	-	1	1	0	. \	Ł	0
	1	l	1	t	-	0	S	l	(1
	1	-	l	١	O	0		0	0	0
ל	_ \	1	1	O	ပ	0		ى	0	1
9	ı	١	0	S	S	0		ى		2
1	1	0	S	0	Ġ	٥	1	0	ં	1
									····	
							اا			

