


Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 MODELO-B

Problema 1 (3.5 puntos)

Mediante dos bombas (m1 y m2) se controla el nivel de un depósito. El depósito tiene dos boyas (b1 y b2). Cuando el nivel está por debajo de la boya el contacto correspondiente está abierto (0 lógico). Las bombas sacan agua de dos pozos. Para controlar esto, cada pozo tiene una boya (n1, n2).

El sistema funciona de la siguiente forma:

- Si no hay agua en el pozo las bombas no funcionan.
- Si el nivel del depósito supera la boya b1, las bombas están paradas.
- Si el nivel del depósito está entre la boya b1 y la b2, funciona la bomba m1, si hay agua suficiente en el pozo 1. Si no hay agua en el pozo 1 pero la hay en el 2, funciona la bomba m2.
- Si el nivel del depósito está por debajo de la boya b2, se activa la bomba m2, además de la m1.



Nota: En los casos en que las boyas (b1 y b2) generen combinaciones imposibles, las bombas (m1 y m2) se pararan.

a. Describa en VHDL la entidad del circuito de control del sistema. (0.5p)



Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 MODELO-B

b. Rellene la tabla de verdad del sistema (1p)

b1	b2	n1	n2	m1	m2
0	0	0	0		
0	0	0	1		
0	0	1	0		
0	0	1	1		
0	1	0	0		
0	1	0	1		
0	1	1	0		
0	1	1	1		
1	0	0	0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1	0	1		
1	1	1	0		
1	1	1	1		

c. Determine la primera forma canónica de m1 y la segunda de m2. (0.5p)



Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 **MODELO-B**

d. Describa en VHDL la arquitectura que implementa la funcionalidad del sistema.(1.5p)



Electrónica Digital Gr 66-67 GISI

Primer Parcial 29 de Octubre de 2019 MODELO-B

Problema 2 (3 puntos)

Dado el siguiente código VHDL, obtenga el esquemático equivalente. Nombre los bloques obtenidos y diga que líneas del código implementan dichos bloques. (2p)

```
LIBRARY ieee;
2
     USE ieee.std_logic_1164.all;
 3
 4
   ENTITY exam IS
5
         PORT
6
    (
 7
             A :
                  IN STD LOGIC;
             B :
8
                  IN STD_LOGIC;
9
             C :
                  IN STD LOGIC;
10
             D:
                  IN STD LOGIC;
                  OUT STD LOGIC;
11
             Y :
12
             Z : OUT STD LOGIC
13
         );
14
    END exam;
15
16
   □ARCHITECTURE bdf_type OF exam IS
17
18
     SIGNAL AUX1, AUX2: STD LOGIC;
19
     SIGNAL S,T:STD LOGIC VECTOR (1 downto 0);
20
     SIGNAL V:STD_LOGIC_VECTOR (3 downto 0);
21
22
   BEGIN
23
24
     S<=A & B;
25
     AUX1<= C OR D;
26
27
28
     WITH S SELECT
29
                  WHEN "00",
     AUX2 <= A
                   WHEN "01",
30
             В
31
                  WHEN "10",
             101
32
             AUX1 WHEN OTHERS;
33
34
    T <=D & AUX2;
35
   PROCESS (T)
36
37
    BEGIN
38
    CASE T IS
39
     WHEN "00" => V <= "0001";
     WHEN "01" => V <= "0010";
40
     WHEN "10" => V <= "0100";
41
42
     WHEN "11" => V <= "1000";
43
    END CASE;
44
    -END PROCESS;
45
46
    Y<=V(0);
47
     Z<=V(3);
48
    LEND bdf_type;
```



Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 **MODELO-B**

Rellene el siguiente cronograma (AUX2,Y,Z) para el código anterior (1p)


Α							
В							
С							
D							
AUX2							
Υ							
Z							



Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 **MODELO-B**

Problema 3 (1 punto)

Implemente en un proceso el siguiente circuito. (Describa solo la Arquitectura). Tenga en cuenta que E0 es la entrada más prioritaria del codificador.





Electrónica Digital Gr 66-67 GISI Primer Parcial 29 de Octubre de 2019 MODELO-B

Problema 4 (2.5 punto)

4.1) Convierta la siguientes cantidades decimales a binario, Octal y Hexadecimal (0.5p)

Decimal	Binario	Octal	Hexadecimal
256,125			

- 4.2) Si A= -17 y B =20 están expresados en base decimal, (1.5p)
 - a) Represente A,B,-A,-B, en Complemento a dos con 6 bits
 - b) Realice las operaciones A+B , y B-A, con ambos números expresados en la notación Complemento a 2 y señale justificadamente los casos en que se produce desbordamiento (overflow).

4.3) Dado el siguiente código VHDL: (0.5p)

```
signal A,B,SUM: unsigned(7 downto 0);
signal Cy: std_logic;
signal result: unsigned(8 downto 0);
A <= "11010010";
B <= "10101110";
result <= resize(a,9)+resize(b,9);
Cy <= result(8);
SUM<= result(7 downto 0);</pre>
```

Obtenga el valor de Cy y de SUM