

PRIMERA PARTE (1h)

Cuestión 1 (1 punto) (25 min)

- a) Expresar 65₁₀, 17₁₀ y 671₁₀ en binario, octal y hexadecimal
- b) Expresar 671₁₀ en BCD natural
- c) Expresar $+65_{10}$, $+17_{10}$, -65_{10} y -17_{10} , mediante el convenio de complemento a 2. Utilizar el menor número posible de bits para representar todos ellos.
- d) Realizar las siguientes operaciones en complemento a 2, justificando adecuadamente si hay acarreo y/o desbordamiento. Utilizar el mismo número de bits del apartado c).

65+17

65+65

17-65

-17-17

Problema 1 (2,5 puntos) (35 min)

Dada la función lógica f:

$$f = \bar{a}d + \bar{a}\bar{b} + a\bar{b}c\bar{d} + a\bar{b}d$$

Se pide:

- a) Su tabla de verdad
- b) Su expresión en forma de maxitérminos y minitérminos.
- c) Su expresión simplificada en forma de producto de sumas y de suma de productos.
- d) Su implementación con puertas NAND, únicamente.
- e) Su implementación con un multiplexor de 8 entradas de datos.
- f) Su implementación con un decodificador de 4 entradas.




SEGUNDA PARTE (1h20)

Nombre:	Grupo:
Apellidos:	

Cuestión 2 (1,5 puntos) (20 min)

Dado el circuito de la figura, y suponiendo que E es la entrada y S la salida:



- a) ¿Se trata de un circuito de Moore o de Mealy? Razone la respuesta.
- b) Determinar las funciones de estado y las de salida.
- c) Rellenar el cronograma adjunto.
- d) Calcular la frecuencia máxima de funcionamiento del circuito, suponiendo que el tiempo de propagación de las puertas es de 19ns y el tiempo de *setup* y *hold* de los biestables es 1ns y 0ns respectivamente.





Problema 2 (3 puntos) (1h)

Se desea diseñar un circuito secuencial síncrono con biestables de tipo D, mediante el modelo de MOORE, con una entrada de control (A) y cuatro salidas (S3, S2, S1, S0), que debe funcionar de la siguiente forma:

Si A=0 el circuito funciona como un contador ascendente siguiendo una secuencia de código binario Johnson de 4 bits en sus salidas:

S3 S2 S1 S0=0000, 0001, 0011, 0111, 1111, 1110, 1100, 1000, 0000, ...

Si A=1 el circuito funcionará también como un contador, recorriendo los mismos valores del código Johnson, pero con los valores recorridos de menor a mayor, asumiendo que ahora las salidas representan un código binario natural.

Se pide:

- a) Diagrama de transición de estados. Especificar claramente el convenio de señales utilizado en el diagrama.
- b) Tabla de asignación de estados y salidas, tabla de transición de estados.
- c) Funciones simplificadas de excitación y salidas.
- d) Implementación del circuito resultante, incluyendo las señales de reloj y reset.



TERCERA PARTE (50 min)

Nombre:	Grupo:	
		_
Apellidos:		

Cuestión 3 (1 punto) (10 min)

Esta cuestión se responderá en esta misma hoja.

Se quiere implementar un circuito secuencial síncrono con biestables D, con dos entradas A y B, y una salida S. Las funciones de estado y de salida son las siguientes:


• Funciones de estado:

$$\begin{split} D_0 &= ABQ_0 + A\overline{Q_0}Q_1 \\ D_1 &= Q_0Q_1 + \bar{A}BQ_1 + AB \end{split}$$

• Funciones de salida:

$$S = A + B + Q_0 \overline{Q_1}$$

Implemente el circuito utilizando la PAL y los biestables de la figura.





Problema 3 (1,5 puntos) (40 min)

Un microprocesador dispone de un bus de datos de 16 bits y un bus de direcciones de 24 bits. La memoria de este microprocesador se ha dispuesto de la siguiente manera:


- En la parte baja de la memoria (posición 0) hay 2M de ROM.
- A continuación se ubican 4M de EEPROM.
- Se quieren reservar otros 2M para futuras ampliaciones de memoria EEPROM que se realizarán mediante circuitos integrados de 1Mx8.
- En la parte alta del mapa de memoria se encuentra la memoria SRAM, completando el resto de direcciones disponibles.

Para completar este esquema de memoria se dispone de los siguientes integrados:

- ROM 2Mx16
- EEPROM 2Mx8
- SRAM 4Mx16

Se pide:

- a) Obtenga el mapa de memoria del microprocesador, indicando (en hexadecimal) las direcciones de comienzo y final de cada integrado.
- b) Diseñe un esquema de decodificación de direcciones para la memoria del microprocesador, utilizando el mínimo número de decodificadores posible.
- c) Dibuje el esquema eléctrico de conexiones, indicando todas las entradas y salidas de cada integrado y sus conexiones a los buses, para la zona de memoria EEPROM.
- d) Implemente la decodificación de direcciones en la matriz programable de la figura. Indique mediante un círculo los fusibles que permanecen tras el proceso de grabación, así como las señales que se conectan a las entradas y salidas de la matriz programable.



Cuestion 1

a)
$$65 = 100.000 A_{2} = 10A_{3} = 416 671 | 2$$

$$17 = 1.000 A_{2} = 21x = 116 01 | 335 | 2$$

$$671 = 100.0001 | 11A_{2} = 1237 = 29Fic$$

$$15 07 83 | 2$$

$$1 03 41 | 2$$

c) Para representa números en C2 necesitamos los bits del número mayor y uno más para el signo.

$$+65 = 0100.0001$$
 $-65 = 1011.11111$
 $+17 = 0001.0001$ $-17 = 1110.11111$


$$+17 = 6001.6001$$
 No a carreo
 $-65 = 1011.1111$ No deshord a miento.
 $1101.0000 = -48$

Cuestión 2

- a) Es un circuito de Healy ya que la salida S depende de la entrada E, y no sols del estado (Qo,Q,,Q2).
- b) Funciones de estado: Do=E T1=Qo Oz=QoQI

Función de salida: S= E. Qo +Q1 + Q2

C) Cronsgrama



d) la frecuencia máxima la determina el camino más lento entre dos biestables (llamado "camino crítico"). Además, hay que añadir el tiemo de setup y hold de los biestables. En este caso, el camino critico tiene una puerta.

T= 19+ 1+0 = 2005=) form= == == 50HHz-form



TERCERA PARTE (50 min)

Nombre:	 Grupo:
Apellidos:	

Cuestión 3 (1 punto) (10 min)

Esta cuestión se responderá en esta misma hoja.

Se quiere implementar un circuito secuencial síncrono con biestables D, con dos entradas A y B, y una salida S. Las funciones de estado y de salida son las siguientes:


• Funciones de estado:

$$\begin{split} D_0 &= ABQ_0 + A\overline{Q_0}Q_1 \\ D_1 &= Q_0Q_1 + \bar{A}BQ_1 + AB \end{split}$$

• Funciones de salida:

$$S = A + B + Q_0 \overline{Q_1}$$

Implemente el circuito utilizando la PAL y los biestables de la figura.



Dada la función lógica:

Se pide:

- a) Su tabla de verdad.
- b) Su expresión en forma de maxitérminos y minitérminos.
- c) Su expresión simplificada en forma de producto de sumas y de suma de productos.
- d) Su implementación con puertas NAND, únicamente.
- e) Su implementación con un multiplexor de 8 entradas de datos.
- f) Su implementación con un decodificador de 4 entradas.

a) Tabla de verdad:

а	b	С	d	f
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0 0 0	1	0	0	1 0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1 0 1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0 0 0
1	1	1	0	0
1	1	1	1	0

Karnaugh (grupos de 1s y 0s):

$$f = \overline{a} d + \overline{a} \overline{b} + \overline{b} c + \overline{b} d$$

$$f = (\overline{a} + \overline{b}) (\overline{b} + d) (\overline{a} + c + d)$$

b)

Maxitérminos (forma compacta):

$$f = \prod_{4} (4, 6, 8, 12, 13, 14, 15)$$

Minitérminos (forma compacta):

$$f = \sum_{4} (0, 1, 2, 3, 5, 7, 9, 10, 11)$$

c) Formas simplificadas.


Producto de sumas:

$$f = (\overline{a} + \overline{b})(\overline{b} + d)(\overline{a} + c + d)$$

Suma de productos:

d)


Esquema con puertas NAND:



e)


Multiplexor de 8 entradas de datos:


	bcd							
а	000	001	010	011	100	101	110	111
0	1	1	1	1	0	1	0	1
1	0	1	1	1	0	0	0	0
Entrada	0	1	2	3	4	5	6	7
Dato	a	1	1	1	0	a	0	a




f)

Decodificador de 4 entradas:










 $D_{0} = \overline{A} \overline{a_{0}} + a_{1} \overline{a_{0}} + \overline{A} \overline{a_{2}} \overline{a_{1}} + \overline{A} \overline{a_{2}} \overline{a_{0}}$ $D_{1} = \overline{A} \overline{a_{1}} \overline{a_{0}} + \overline{A} \overline{a_{1}} \overline{a_{0}} + \overline{A} \overline{a_{2}} \overline{a_{0}} + \overline{A} \overline{a_{2}} \overline{a_{1}} + \overline{A} \overline{a_{1}} \overline{a_{0}}$ $D_{2} = \overline{A} \overline{a_{2}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{1}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{1}} \overline{a_{0}} + \overline{A} \overline{a_{2}} \overline{a_{1}}$ $S_{3} = \overline{a_{2}}$ $S_{2} = \overline{a_{2}} \overline{a_{1}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{1}} + \overline{a_{2}} \overline{a_{0}}$ $S_{1} = \overline{a_{2}} \overline{a_{1}} + \overline{a_{1}} \overline{a_{2}}$ $S_{0} = \overline{a_{2}} \overline{a_{1}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{1}}$ $S_{0} = \overline{a_{2}} \overline{a_{1}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{0}} + \overline{a_{2}} \overline{a_{1}}$



IT INFORMATICA DE GESTION

página <u>1</u> de___

UNIVERSIDAD CARLOS III DE MADRID Escuela Politécnica Superior

RIOS	
SIGNATURA TECNOLOGIA DE COMPUT	
PELLIDOS DEL ALUMNO SOLUCIÓA	
OMBRE DEL ALUMNO JUNIO 2008	
URSOGRUPOTITULACIÓN	· .
PROBLEMA 3	
Bus datos 16	chita
11croprocesador > Bus direccione	
> Bus autaure	5 64 D// 5
Tapa de Memoria	• Se dispone de
2 M ROM	
	ROM 2MX16
4 MEEPROM	EEPROM 2MX8
2 M ampliaciones 1418	SRAM YMX16
XM SRAM (Completar directores)	
) Maga de memoria del MP	
24 3 9 3	
Integrados necesarios de cada	400
	
ROM: 2MX16 = 1 x 1 =	> 1 Kir. Integrade
2Mxl6	
EEPROM 4MX16 = ZX2 =	\Rightarrow 4 $C \cdot I$.
2MX8	
SRAM	
Se necesitar 16M- (2+4+2) = 8M
El Mapa de numeria ture en bus de direcciones de 24 bits	total 16 M al Ser el
bus de direcçores de 24 bits	5 2 7 = 16 14
(M6MX16)	
Para representar 16M directiones	en Olekodecimal, se
necesitan	
241 - 6 digitas	

ROM 2MX18		7000000
NOT LIVETO		1 FFFFF
EEPROM6 2MX3	EEPROM1 ZMX8	200000 3FFFFF
EEPROM2 2MX8	EEPROM3 2MX8	1400000 5FFFFF
AMPLIACIONA	14	600000 6FFFFF
AMPLIACIÓN	111	700000 7FFFF
SRAM\$ 41	4x16	800000
		BFFFFF
SRAM141	1 <i>X16</i>	TC 00000
		FFFFF


 $1M = 2^{20} \rightarrow 0FFFFF$ $2M = 2^{21} \rightarrow 1FFFFF$ $4M = 2^{22} \rightarrow 3FFFFF$



UNIVERSIDAD CARLOS III DE MADRID Escuela Politécnica Superior

ASIGNATURA	FECHA
APELLIDOS DEL ALUMNO	
NOMBRE DEL ALUMNO	
CURSOGRUPOTITULACIÓN	
de decodificadores	n con el menor número posible
El Bloque minumo para el gu	e se recesita in CS es de 114 coclepicador de 16 solidas y 4
Par la one es necesario un cler	codeficador de 16 solidas y 4
entradas	
DECOD. 50 0-10	_CSO FOM
4:16 51 0 ± 52 0 ± 53 0 ± 53 0 ± 53	CS1 CEERROMO Y EEPROM1
A21 - F 74 P-	CS2 (EEPROM2 Y EEPROM3)
A22 - E2 55 0-1-)0	
A22 - F- 36 P-	
	CS4 AMPLIACIÓN 1 1M
9 ₈ 0	
Sio p-1	DESS SRANG 4M
S11 0 - 1	
S ₁₃ 0 S ₁₄ 0	0 CS6 SRAM1 4M
S ₁₅ 0	4
EN 113	
10'	

c) Esquema Eléctrico de conexiones para la zona de memoria EEPROM



d) Decodificación en matriz programable

Si se considera que las entradas de CS de las memorias son activos a nivel alto, Las ecuaciones de decodificación de cada uno de los grupos de integrados son:

$$CS_0 = CS_{ROM} = A_{73} \overline{A}_{22} \overline{A}_{21}$$

$$CS_1 = CS_{EEPPOM4} = \overline{A}_{73} \overline{A}_{72} \overline{A}_{21}$$

$$CS_2 = CS_{EEPPOM4} = \overline{A}_{73} \overline{A}_{72} \overline{A}_{21}$$


$$CS_3 = CS_{SLOT4} = \overline{A}_{73} \overline{A}_{72} \overline{A}_{21} \overline{A}_{20}$$

$$CS_4 = CS_{SLOT4} = \overline{A}_{73} \overline{A}_{72} \overline{A}_{21} \overline{A}_{70}$$

$$CS_5 = CS_{RAM4} = \overline{A}_{73} \overline{A}_{72}$$

$$CS_6 = CS_{RAM4} = \overline{A}_{73} \overline{A}_{72}$$

Por lo que el plano programable será:



Los inversores son necesarios si las entradas de CS de las memorias se han escogido activos a nivel bajo (como es el caso), en caso contrario no serían necesarios.