

ELECTRÓNICA DIGITAL Grado en Ingeniería de Sistemas Audiovisuales

Examen Parcial1 . Curso 2018-2019 22 de Marzo de 2019 **GRUPO:**

Problema 1 (1,5 puntos)

- 1. Si A=202 está expresado en octal, convertirlo a binario natural, hexadecimal, decimal y BCD.
- 2. Si A=1100110, determine cuál es su valor decimal en los siguientes casos:
 - a. Si se interpreta como un valor binario natural sin signo.
 - b. Si se interpreta como un valor en signo-magnitud.
 - c. Si se interpreta como un valor con signo en complemento a 1.
 - d. Si se interpreta como un valor con signo en complemento a 2.
- 3. Si A=0110110 y B=1101101 son números con signo expresados en complemento a dos, realice las operaciones A+B, A-B, -A-B y -A+B, deduzca de forma justificada el valor decimal del resultado y si se produce desbordamiento en cualquiera de los casos






ELECTRÓNICA DIGITAL Grado en Ingeniería de Sistemas Audiovisuales

Examen Parcial1 . Curso 2018-2019 22 de Marzo de 2019 **GRUPO:**

Problema 2 (3 puntos)

Dado el circuito de la figura y su tabla de verdad:



Comparing				Cascading			Outputs		
Inputs				Inputs					
A3, B3	A2, B2	A1, B1	A0, B0	AGBI	ALBI	AEBI	AGBO	ALBO	AEBO
A3 > B3	X	X	X	X	X	X	Н	L	L
A3 < B3	X	X	X	X	X	X	L	Н	L
A3 = B3	A2 > B2	X	X	X	X	X	Н	L	L
A3 = B3	A2 < B2	X	X	X	X	X	L	Н	L
A3 = B3	A2 = B2	A1 > B1	X	X	X	X	Н	L	L
A3 = B3	A2 = B2	A1 < B1	X	X	X	X	L	Н	L
A3 = B3	A2 = B2	A1 = B1	A0 > B0	X	X	X	Н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 < B0	X	X	X	L	Н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	Н	L	L	Н	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	Н	L	L	Н	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	Н	L	L	Н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	X	X	Н	L	L	Н
A3 = B3	A2 = B2	A1 = B1	A0 = B0	Н	Н	L	L	L	L
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	L	Н	Н	L

H = HIGH Level, L = LOW Level, X = Don't Care

Se pide:

- a) Describa en lenguaje natural la función que realiza dicho circuito. Razone su respuesta.
- b) Realice el programa VHDL mediante un proceso.



ELECTRÓNICA DIGITAL Grado en Ingeniería de Sistemas Audiovisuales

Examen Parcial1. Curso 2018-2019 22 de Marzo de 2019

GRUPO:

Problema 3 (2,5 puntos)

NOMBRE:

Un coche autónomo posee, entre otros, cuatro sensores para evitar colisiones entre vehículos: sensor que indica si existe Movimiento (M), sensores que indican presencia de objetos LIDAR (L) y Cámara (C), por último, un sensor de proximidad Ultrasonidos (U), todos ellos activos a nivel alto.

NOTA: El orden de importancia de los bit sigue está codificación MLUC

El sistema anticolisión comprende dos elementos, el primero es activación del Sistema Pasivo de Anticolisión (SPA) en bloque (cinturón, airbag, ...) con el siguiente comportamiento: nivel alto, activado y nivel bajo, desactivado, el segundo elemento es el control de intensidad de frenada (IF) que se codifica con dos bits:

Control de Intensidad de Frenada (IF)	Codificación		
Ausencia de frenada (NF)	00		
Frenada media (FM)	01		
Frenada alta (FA)	11		

El sistema se comporta de la siguiente manera: siempre que está el vehículo en movimiento se activará el Sistema Pasivo de Anticolisión (SPA), en caso contrario estará desactivado el SPA. Siempre que al menos uno de los sensores de presencia detecte un objeto se activara la frenada media. En el caso que estén activos algún sensor de presencia y el sensor de proximidad se activaran la frenada alta. Cuando el coche este parado deberá estar activa frenada alta.

- A) Describir la entidad en VHDL del circuito, explicando la elección de cada tipo de dato
- B) Indicar la tabla de verdad





ELECTRÓNICA DIGITAL Grado en Ingeniería de Sistemas Audiovisuales


Examen Parcial1 . Curso 2018-2019 22 de Marzo de 2019 **GRUPO:**

Problema 4 (3 puntos)

A) Obtener el circuito esquemático del siguiente código

```
1
     LIBRARY ieee;
    USE ieee.std_logic_1164.all;
3
   ENTITY Examen_18_19P1 IS
 4
5
         PORT (
 6
    7
8
             input_bits : IN
                                     STD_LOGIC_VECTOR(2 DOWNTO 0);
9
             opcion: IN STD LOGIC;
10
             sel: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
11
             salida
                         : OUT STD_LOGIC);
12
    END Examen_18_19P1;
13
   ■ARCHITECTURE logica OF Examen 18 19P1 IS
14
15
         SIGNAL vector_intermedio : STD_LOGIC_VECTOR(3 DOWNTO 0);
16
   BEGIN
17
         PROCESS(input_bits, opcion, sel)
18
   19
         BEGIN
20
21
             vector_intermedio(0) <= opcion;</pre>
22
             vector_intermedio(1) <= vector_intermedio(0) XOR input_bits(0);</pre>
23
             vector_intermedio(2) <= vector_intermedio(1) XOR input_bits(1);</pre>
                                                                                --BLOQUE OPCION--
             vector_intermedio(3) <= vector_intermedio(2) XOR input_bits(2);</pre>
25
26
   =
             CASE sel IS
                     WHEN "00" => salida <= input bits(0);
                      WHEN "01" => salida <= input_bits(1);</pre>
28
                     WHEN "10" => salida <= input_bits(2);
29
                     WHEN "11" => salida <= vector_intermedio(3);
30
              END CASE ;
31
32
         END PROCESS ;
33
34
   END logica;
```

B) Dado los valores de entrada, complete la señal de salida del cronograma



C) ¿Qué cálculo/funcionalidad realiza el BLOQUE OPCION sobre "input_bits" para los dos valores de la entrada opción ('0' y '1')?

