


Ingeniería Técnica en Informática de Gestión Tecnología de Computadores. 2ª prueba parcial Grupo 11. Mayo de 2007

Nombre:	Grupo:
Apellidos:	

Cuestión 1.- (0,75 puntos)

Dado el circuito de la figura, rellenar el cronograma adjunto utilizando las variables intermedias que sean precisas. Suponer que los biestables son activos por flanco de subida.



Ingeniería Técnica en Informática de Gestión Tecnología de Computadores. 2ª prueba parcial Grupo 11. Mayo de 2007

Cuestión 2.- (0,75 puntos)

Diseñar un contador síncrono ascendente módulo 11 (que cuente de 0 a 10) con puesta a cero síncrona. Deberá tener una entrada de habilitación y otra de reset asíncrono. Utilizar biestables de tipo D que no tengan señal de puesta a cero síncrona.

Problema 1.- (2,5 puntos)

a) Se quiere realizar un generador de tramas, que genere distintos conjuntos de combinaciones de 3 bits (salidas $S_2S_1S_0$), en función de dos entradas A y B:

AB="00" => Generar las tramas "001", "010" y "100".

AB="01" => Generar las tramas "001", "010", "011" y "100".


AB="10" => Generar las tramas "001", "011", "111", "110", "100".

AB="11" => No generar tramas. Salidas a '0'.

Los distintos valores de cada trama deben generarse en ciclos de reloj consecutivos. La trama seleccionada se repite indefinidamente hasta que las entradas indiquen que no se generan tramas o se seleccione una trama distinta. Una trama no puede interrumpirse, deben generarse todos sus valores.

Especificar razonadamente si el circuito sigue el modelo Moore o Mealy, y dibujar el diagrama de estados del circuito. Indicar apropiadamente la notación utilizada para representar estados, entradas y salidas del circuito en el diagrama.

b) A partir del diagrama de estados de la figura, construir un circuito secuencial síncrono utilizando biestables D y puertas lógicas. Se considerará que el estado de reset del circuito es E2. Las entradas del circuito se denominan A y B, y las salidas M y N.






Ingeniería Técnica en Informática de Gestión Tecnología de Computadores. 2ª prueba parcial Grupo 11. Mayo de 2007

Nombre:	Grupo:	
Apellidos:		


Cuestión 1.- (0,75 puntos)

Dado el circuito de la figura, rellenar el cronograma adjunto utilizando las variables intermedias que sean precisas. Suponer que los biestables son activos por flanco de subida.




Cuestion 2

Para poder realizar una puesta a O síncrima, Usamos una construcción equivalente a un biestable T con clear síncrono



Este biestable se pone a 0 si ar=0

Con este biestable T, construinos un contader de 4 bits:




Conectamos un comparador = 10 a la señad de clear 1010 = 1010 = 0 Comparador $1 \times 1 \times 1 = 0$ clear = 0×0.5 En Como el clear rehace de manera síncrona, el contador permanecerá 1 aicho en el valor 10 y pasará a 0 al llegar el flanca de reloj, si En = 1. Si se quiere generar un acarreo de salida:

Cout = clear

Problema 1 (a)

El circuito es de Hoore, porque a cada estado le corresponderá una sola salida, independiente de la entrada.

Se utilizará el convenio signiente:



los estados se nombraran TX, y dande x es el nº detrama (0,5,2), y es el nº deorden del valor de latrama (0-4)

Observaciones:

- Como todas las tramas terminan con el mismo valar, las tres tramas pueden tener un mismo estado final, que se ha llamado "Fin Trama"

- No se puede hacer lo mismo con los estados iniciales.
- Reposo en el estado inicial lo de reset) del circuito.

Problema 1 (b)

El diagrama en de Healer, y está completo (de todos los estados salen 4 flechas)

*Asignación de estados (aleatoria)

_		1					
Esta	ado	Q, Q0	4 est	ades	→ 2	2 bies	Tables
E	0	00					
E	1	01					
E	2	(0)					
E	3	\ ((_				
			-				

* Tabla de transcriones:

labla de Manscaiones:					Salidas	
Estado	a, as	A B \	Vuero	Qà Qo	HN	-
EO	00	00	EO	00	00	
	00	UI	EO	00	00	\
	00	110	EI	01	01	
	00	111	E2	10	100	+
EI	01	00	EI	101	101	
<u> </u>	01	01	EI	01	01	
	01	100	E2	10	101	
	01	111	E3	111	06	-
E2	10	06	E3		10	
<u> </u>	10	01	E3	111	10	
	110	10	E3		10	
	10	11	€3		10	
E3	111	00	EO	00	10	
	100	101	C0	00	10	
		110	E3	1 1	1 1	
			E3		111	
		+-				
	ì					

* Simplificacion de Junciones Para haar el circuito con biestables D, Do=Qo, Ds=Qi Tenemos que calcular

0,00, M, N = f(Q,Q0,A,B)

Q Q Q	00 01 11 10	00011110	
00	00000	0000	
0 ()	00 11	(0)0	
10			
06	0000	0000	
01	0000	00	
11			
10		NS NS	
	, H	/ 10	

$$D_{A} = Q_{1}Q_{0} + AB + Q_{0}A$$

$$D_{0} = Q_{0}Q_{0} + Q_{1}Q_{0}A + Q_{1}Q_{0}B + Q_{1}A + Q_{0}AB$$

$$M = Q_{1}$$

$$N = Q_{1}Q_{0}A + Q_{1}Q_{0}A + Q_{1}AB$$

$$Q_{0}Q_{0}A + Q_{1}Q_{0}A + Q_{1}AB$$

$$Q_{0}Q_{0}A + Q_{0}Q_{0}A + Q_{1}AB$$

$$Q_{0}Q_{0}A + Q_{0}Q_{0}A + Q_{0}AB$$

$$Q_{0}Q_{0}A + Q_{0}AB + Q_{0}AB + Q_{0}AB$$

$$Q_{0}Q_{0}A + Q_{0}AB + Q_{0}$$

* Implementación

Se pide que el estado inicial (dereset) sea Ez, que tiene codificación "10". Portanto, Q1 debe tener el reset unectado al preset y Q0 al clear.

