

第十二周实验报告

实验 1——译码器和编码器

功能要求/工作原理:

实现 2-4 线和 3-8 线译码器以及 4-2 线和 8-3 线编码器。


译码器需要实现 2 或 3 个输入，输出 4 或 8 个译码输出。

编码器需要实现 4 或 8 个输入，输出 2 或 3 个编码输出。输入相互排斥，有问题的输入需要有输入错误显示。

2-4 线译码器:

调试步骤及过程说明:

2 个输入 4 个输出，输入组合为 00、01、10、11 时，输出分别 y_1 、 y_2 、 y_3 、 y_4 为 1，其他全部为 0，输出相互排斥。




代码清单：

```
module g4shiyant11(  
    input wire[1:0] x,  
    output wire[3:0] y  
);
```

```
    assign y[0]=~x[1]&~x[0];  
    assign y[1]=~x[1]&x[0];  
    assign y[2]=x[1]&~x[0];  
    assign y[3]=x[1]&x[0];
```

```
endmodule
```


仿真结果截图：



3-8 线译码器：

调试步骤及过程说明：

3 个输入 8 个输出，在 Decoder0 中，我们实现的是先将 $y[7:0]$ 赋值为 0，再按需求将一个输出赋为 1，其它值不变。




代码清单：

```
module g4shiyuan12(  
    input wire[2:0] x,  
    output reg[7:0] y  
);
```

```
always @(*) begin  
    y=8'd0;  
    y[x]=1'b1;  
end
```

```
endmodule
```


仿真结果截图：



4-2 线编码器：

调试步骤及过程说明：

输入 4 线，输出 2 线。当输入为特定情况时，输出分别被编码。有四种正常的情况，其他情况为出错情况，需要通过输出 zzz 表示输出有误。




代码清单:

```
module g4shiyuan13
(
    input wire[3:0] d,
    output reg[1:0] q
);

always @(*) begin
    case(d)
        4'b0001:q=2'b00;
        4'b0010:q=2'b01;
        4'b0100:q=2'b10;
        4'b1000:q=2'b11;
        default:q=2'bzz;
    endcase
end
endmodule
```


仿真结果截图:





8-3 线编码器:

调试步骤及过程说明:

输入 8 线，输出 3 线。当输入为特定情况时，输出分别被编码。有八种正常的情况，其他情况为出错情况，需要通过输出 zzz 表示输出有误。





代码清单：

```
module g4shiyan14
(
    input wire[7:0] d,
    output reg[2:0] q
);

always @(*) begin
    case(d)
        8'b00000001:q=3'b000;
        8'b00000010:q=3'b001;
        8'b00000100:q=3'b010;
        8'b00001000:q=3'b011;
```

```

8'b00010000:q=3'b100;
8'b00100000:q=3'b101;
8'b01000000:q=3'b110;
8'b10000000:q=3'b111;
default:q=3'bzzz;
endcase
end


```

```

endmodule

```

仿真结果截图：



实验结果分析及其他问题说明：

译码器输出相互排斥，编码器输入相互排斥（需要判断特殊的输入，此时输出为 zzz）。
 输入输出可以使用数组表示。
 灵活使用二进制和十进制的表示。

实验 2——数据选择器

功能要求/工作原理：

四选一数据选择器。通过 if/case 来实现数据选择。重点在于判断 sel 的值，对于不同的值将输出接到不同的输入上即可。

4*4 路输入，为 d0,d1,d2,d3； 2 路输入，为 sel。 4 路输出，为 q。


调试步骤及过程说明：


当 sel=2'b00 时，q=d0；

当 sel=2'b01 时，q=d1；

当 sel=2'b10 时，q=d2；

当 sel=2'b11 时，q=d3。





代码清单：

if 代码：

```
module g4shiyan2if
```

```
(
```

```
    input wire[3:0] d0,
```

```
    input wire[3:0] d1,
```

```
    input wire[3:0] d2,
```

```
    input wire[3:0] d3,
```

```
    input wire[1:0] sel,
```

```
    output reg[3:0] q
```

```
);
```

```
always @(*)begin
```

```
    if (sel==2'b00) begin
```

```
        q=d0;
```

```
    end
```

```
    else if(sel==2'b01) begin
```

```
        q=d1;
```

```
    end
```

```
    else if (sel==2'b10) begin
```

```
        q=d2;
```

```
    end
```

```
    else begin
```

```
        q=d3;
```

```
    end
```

```
end
```


```
endmodule
```


case 代码:

```
module g4shiyan2case
(
    input wire[3:0] d0,
    input wire[3:0] d1,
    input wire[3:0] d2,
    input wire[3:0] d3,
    input wire[1:0] sel,
    output reg[3:0] q
);
```

```
always @(*)begin
    case(sel)
        2'b00:q=d0;
        2'b01:q=d1;
        2'b10:q=d2;
        2'b11:q=d3;
        default:q=1'b0;
    endcase
end
endmodule
```

仿真结果截图:





实验结果分析及其他问题说明：

没啥可说的……