

题目一 触发器


RS 触发器

功能要求/工作原理:

实现 RS 触发器。实现电平触发，输入 R、S、clk 时钟，输出 q。R、S 分别为 0、0 时，Q 保持为前一状态；R、S 分别为 0、1 时，Q 置 1；R、S 分别为 1、0 时，Q 置 0；R、S 分别为 1、1 时，为我们需要避免的输入，我们输出一位 z；

调试步骤及过程说明:

我们使用三个输入，一个输出，同时使用 if 判断分别处理四种情况。有时钟输入，我们选择上升沿时判断。分别进行时钟下的对应处理。




代码分析：

```
module g4shiyan1rs
(
    input wire clk,
    input wire r,
    input wire s,
    output reg q
);

always @(posedge clk) begin
    if (r) begin
        if (s) begin
            q<=1'bz;
        end
        else begin
            q<=1'b0;
        end
    end
    else begin
        if (s) begin
            q<=1'b1;
        end
        else begin
            q<=q;
        end
    end
end
endmodule
```

仿真结果截图：



实验结果分析及其他问题说明：

实现了 RS 触发器，根据输入的 4 种情况实现输出的变化。


D 触发器

功能要求/工作原理：

实现 D 触发器。实现电平触发，两个输入，一个为 D，一个为时钟。一个输出，定义为 q，实现 D 触发。

调试步骤及过程说明：

我们使用两个输入，一个输出，我们使用上升沿变化时进行 D 锁存。




代码分析:

```
module g4shiyand1d
(
    input wire clk,
    input wire d,
    output reg q
);

always @(posedge clk) begin
    q=d;
end
endmodule
```

仿真结果截图:



实验结果分析及其他问题说明：

实现了 D 触发器，在时钟的上升沿时，输出即为输入。



题目二 利用 D 触发器实现分频

功能要求/工作原理：

实现 D 触发器的分频。输入一个时钟，输出 q。当上升沿时，进行翻转，实现二分频。在二分频的基础上，再处理一次 D 触发器，实现再一次分频，实现四分频。

调试步骤及过程说明：

我们使用 D 触发器的上升沿进行翻转实现二分频。两次二分频就实现了四分频。



代码分析：

2 分：

```
module g4shiyan22fen
(
    input wire clk,
    output reg q
);

always @(posedge clk) begin
    q<=~q;
end
endmodule
```

4 分：



```
module g4shiyan24fen
(
    input wire clk,
    output reg q
);

reg q2;

always @(posedge clk) begin
    q2<=~q2;
end

always @(posedge q2) begin
    q<=~q;
end
endmodule
```

仿真结果截图：



实验结果分析及其他问题说明：

可见地实现了分频，在时钟的上升沿判断，最终实现分频。


题目三 计数器

功能要求/工作原理：

实现一个时钟输入，输出三位二进制，表示三位二进制计数器。

$q[0] \leq \sim q[0]$; $q[1] \leq q[0] \wedge q[1]$; $q[2] \leq (q[0] \& q[1]) \wedge q[2]$; $q[3] \leq (q[0] \& q[1] \& q[2]) \wedge q[3]$;

调试步骤及过程说明：




代码分析:

```
module g4shiyang3
(
    input wire clk,
    output reg[3:0] q
);

always @(posedge clk) begin
    q[0]<=~q[0];
    q[1]<=q[0]^q[1];
    q[2]<=(q[0]&q[1])^q[2];
    q[3]<=(q[0]&q[1]&q[2])^q[3];
end

endmodule
```

仿真结果截图:



实验结果分析及其他问题说明：

实现了三位二进制计数和输出，数了时钟的个数。


题目四 元件例化电路功能

功能要求/工作原理：

元件例化与非门，三次调用与非函数，实现四个输入，一个输出。四个输入分为两拨，分别与非运算，两次的结果再进行与非运算，得出最后的结果。

调试步骤及过程说明：


三次调用与非函数，四个输入，一个输出。



代码分析：

```
module g4shiyang4(  
    input wire a,  
    input wire b,  
    input wire c,  
    input wire d,  
    output wire y  
);  
yufei u(  
    .a(a),  
    .b(b),  
    .y(y1)  
);  
yufei v(  
    .a(c),  
    .b(d),  
    .y(y2)  
);  
yufei r(  
    .a(y1),  
    .b(y2),  
    .y(y)  
);  
endmodule  
module yufei(input a,input b,output y);  
    assign y=~(a&b);  
endmodule
```

仿真结果截图：



实验结果分析及其他问题说明：

实现了三次调用与非函数，四个输入两次与非运算，结果进行与非。


题目五 元件例化四选一

功能要求/工作原理：

元件例化二选一函数，三次调用，最终实现了四选一。四个输入，一个输出。
第一次调用函数选择了 d0 和 d1 中的可能符合的，第一次调用函数选择了 d2 和 d3 中的可能符合的，第三次调用选择最终的结果。

调试步骤及过程说明：

三次调用二选一函数函数，四个输入，一个输出。



代码分析：

```

module g4shiyuan5
(
    input wire d0,
    input wire d1,
    input wire d2,
    input wire d3,
    input wire[1:0] select,
    output reg q
);

wire d01;
wire d23;
wire d;

xuanze u
(
    .d0(d0),
    .d1(d1),
    .select(select[0]),
    .q(d01)

```

```
);
```

```
xuanze v
```

```
(  
    .d0(d2),  
    .d1(d3),  
    .select(select[0]),  
    .q(d23)  
);
```

```
xuanze w
```

```
(  
    .d0(d01),  
    .d1(d23),  
    .select(select[1]),  
    .q(d)  
);
```

```
always @(*) begin
```

```
    q=d;
```

```
end
```

```
endmodule
```

```
module xuanze
```

```
(  
    input wire d0,  
    input wire d1,  
    input wire select,  
    output reg q  
);
```

```
always @(*) begin
```

```
    if (select) begin
```

```
        q=d1;
```

```
    end
```

```
    else begin
```


```
        q=d0;
```

```
    end
```

```
end
```

```
endmodule
```

仿真结果截图：



实验结果分析及其他问题说明：

根据 select 实现四选一。通过实例化函数简化了代码。