
بسم الله الرحمن الرحيم
ساختار كامپيوتر
امیر حسین رستمی 96101635
گزارش کار فاز <mark>دوم</mark> پروژه
دكتر موحديان عطار
دانشگاه صنعتی شریف بهار 98

### گزارش فاز دوم :

داریم که در این قسمت به کمک بررسی آپکد و فانکشن کد دستورات نوشته شده به محاسبه ی خروجی های مدنظر می پردازیم.

• توجه: PCSrc در اصل and واحد branch و zero مي باشد.



#### هدف:

هدف طراحی ماژولی با ورودی و خروجی های ذکر شده می باشد که با دریافت شش بیت بالا و پایین دستور و ورودی تک بیتی zero مربوط به صفر و یک بودن خروجی ALU، تمامی بیت های کنترلی را با توجه به نوع دستور مقدار دهی کند.

دستورات مورد نیاز برای پیاده سازی:

ADD - ADDU - SUB - SUBU - AND - OR - XOR - NOR - SLT - SLTU - LW - SW BEQ - BNE - ANDI - ORI - XORI - ADDI - ADDIU - SLTI - SLTIU

```
قطعه كد نوشته شده براى اين قسمت: بخش اول كد ....
```

```
module Controller (
 input [5:0] op,
 input [5:0] funct,
 input zero,
 output MemtoReg,
 output MemWrite,
 output PCSrc,
 output [2:0]ALUOP,
 output ALUSrc,
 output RegDst,
 output RegWrite,
 output SgnZero
     );
 reg [9:0] outs;
 always@(*)
Begin
casex (op)
   6'b100011: outs=10'b1_0_0_000_1_0_1_1;
   6'b101011: outs=10'b0_1_0_000_1_0_0_1;
   6'b000100: outs={2'b00,zero,7'b001 0101};
   6'b000101: outs={2'b00,~zero,7'b001 0101};
   6'b001100: outs=10'b0_0_0_010_1_0_1_0;
   6'b001101: outs=10'b0_0_0_011_1_0_1_0;
   6'b001110: outs=10'b0_0_0_100_1_0_1_0;
   6'b001000: outs=10'b0_0_0_0000_1_0_1_1;
   6'b001001: outs=10'b0 0 0 000 1 0 1 0;
   6'b001010: outs=10'b0 0 0 110 1 0 1 1;
   6'b001011: outs=10'b0 0 0 111 1 0 1 0;
   6'b0000000:
             casex(funct)
              12'b000000100000: outs=10'b0 0 0 000 0 1 1 0;
              12'b000000100001: outs=10'b0_0_0_0000_0_1_1_0;
              12'b000000100010: outs=10'b0 0 0 001 0 1 1 0;
              12'b000000100011: outs=10'b0 0 0 001 0 1 1 0;
              12'b000000100100: outs=10'b0_0_0_010_0_1_1_0;
              12'b000000100101: outs=10'b0 0 0 011 0 1 1 0;
              12'b000000100110: outs=10'b0 0 0 100 0 1 1 0;
              12'b000000100111: outs=10'b0 0 0 101 0 1 1 0;
              12'b000000101010: outs=10'b0 0 0 110 0 1 1 0;
              12'b000000101011: outs=10'b0 0 0 111 0 1 1 0;
```

بخش دوم کد :....

```
default:outs=10'b0 0 0 000 0 0 0 0;
endcase
default:outs=10'b0 0 0 000 0 0 0;
endcase
end

// extracting Data from register

assign MemtoReg = outs[9];
assign MemWrite = outs[8];
assign PCSrc = outs[7];
assign ALUOP = outs[6:4];
assign ALUOP = outs[2];
assign RegDst = outs[2];
assign RegWrite = outs[1];
assign SgnZero = outs[0];
endmodule
```

توجه کنید که اینکه آپکد و فانکشن کد چه خروجی هایی تعیین می کنند با جست و جو و بررسی در اینترنت به دست آمد.

ماژول DATA Path


برای طراحی این ماژول داریم که یک سری ماژول و mux و ... تعریف می کنیم.

ماژول هاى تعريفي الحاقى:

Sign extender -1

Shifter -2

... -3



• نکته : بخش and شده ی zero و branch درونا داخل ماژول control Unit رخ میده و داریم که انگار ما این گیت را داخل Control unit می بریم و به جای branch پایانه ی PCSrc بیرون آوردیم ...

کد ماژول های زده شده:

```
module SignExtend(
 input [15:0] gonnaSignExtend,
 input sqnZero,
 output [31:0] signExtended
Bassign signExtended = (sgnZero == 1'b1 ) ? (signExtended[15],
                                                             signExtended[15],
                                                             signExtended[15].
                                                             signExtended[15],
                                                             gonnaSignExtend}
                                                         : {16'b0000_0000_0000_0000,gonnaSignExtend};
 endmodule
module Shifter (
 input [31:0] in,
 output [31:0] out
 assign out = in * 4;
 endmodule
```

پس از ران کردن تست بنچ داریم که خروجی تماما صحیح و مطابق با خروجی correct Answer عه که همراه کد ارایه شده

#### Correct Output:

```
# ffff8a4f ff49a03e ed9232cf ed9232cf ec6c3298 e
```

## خروجي من : يكي اند !!!

```
# ffff8a4f ff49a03e ed9232cf ed9232cf ec6c3298 e
```

# خروجي كد در اثر تست بنچ داده شده:

