چارچوب کلی کد :

در این تمرین هدف ، طراحی یک حافظه Cache می باشد که باید به حافظه RAM و Processor ای که در اختیارشما قرار داده شده است وصل شود.

واحد Top شما باید شامل دو واحد Processor و Memory System باشد . واحد Memory System ، واحد Top باشد . واحد Hit و Hit و خروجی مموری را در هر لحظه نمایش می دهد. در ادامه در مورد Hit و خروجی مموری توضیح می دهیم .

نحوه عملکرد هر کدام از واحد ها به صورت زیر می باشد:

:Processor o

در این تمرین این واحد را در اختیار شما قرار داده ایم . این واحد از الگوریتمی برای تولید اعداد استفاده میکند. کد این واحد به صورت زیر می باشد :

```
module Processor(
    clk,
    start,
    RWB,
    Address,
    Data
);
input clk;
input start;
output RWB;
output reg[5:0] Address;
output reg[7:0] Data;
reg Addreg;
always@(posedge clk)
begin
    begin
    Data[0] <= start ? 1'b0 : Data[7]^ Data[6];</pre>
    Data[6:1] <= start ? 5'b0: Data[5:0];</pre>
    Data[7] <= start ? 1'b1 : Data[6];</pre>
    Address[0] <= start ? 1'b0 : Address[5]^ Addreg;
    {Addreg,Address[3:1]} <= start ? 4'b0: Address[3:0];
    Address [4] \le 0;
    Address[5] <= start ? 1'b1 : Addreg;
    end
end
assign RWB = Data[5];
endmodule
```

برای راه اندازی این واحد نیاز هست که سیگنال start در لبه ی بالارونده کلاک اول 1 شود و در باقی زمان همواره صفر باقی بماند .

:Memory System o

این واحد شامل دو واحد Cache و Ram می باشد که هر کدام به صورت زیر می باشند:

Ram •

کد این واحد در اختیار شما قرار گرفته است. مشخصات این رم به صورت زیر است :

- 1- Ram ما شامل 64 داده 8 بیتی می باشد.
- 2- برای خواندن در صورتی که ورودی readEn برابر یک باشد ، داده هایی که با آدرس readAddress مشخص می شود ، بر روی خروجی ReadData قرار می گیرد . در غیر این صورت خروجی به صورت High impedance می باشد.
 - 3- برای نوشتن نیز در لبه مثبت Clock در صورتی که ورودی writeEn یک باشد ، مقدار ورودی WriteEn یک باشد ، مقدار ورودی WriteData در خط حافطه ای که با آدرس خط حافطه ای که با آدرس خط دافطه ای که با آدرس خط دافطه ای که با آدرس شود.
- 4- در لبه مثبت کلاک در صورت یک بودن ورودی Reset ، تمام اطلاعات موجود در حافظه صفر می شود.

: Cache

هدف اصلی این پروژه طراحی این قسمت از Memory System می باشد. این واحد شامل مشخصات زیر است :

- 1- در این قسمت باید یک واحد حافظه نهان از نوع 2-Way-Set-associative پیاده سازی کنید. .
 - 2- ظرفیت این نهان را $\frac{16}{10}$ بایت و اندازه هر بلوک را 1 بایت در نظر بگیرید.
 - 3- در این واحد سیاست نوشتن write-back و سیاست جایگزینی LRU است.
 - 4- کد وریلاگ شما باید خروجی نشان دهنده ی hit یا miss شدن را داشته باشد.
- 5- در لبه ی بالا رونده کلاک در صورت 1 بودن Reset تمام بلاک های cache ریست می شوند .

■ نحوه کار این دو واحد:

ابتدا آدرس و دیتایی که پروسسور تولید کرده بود به داخل cache برده می شود . در صورتی که این داده hit بشد داده hit شده بود ، Cache آپدیت می شود. در غیر این صورت در صورتی که عملیات Cache باشد داده را از مموری می خوانیم و هم به خروجی کلی مموری و هم به الگوریتم cache عملیات write-back باشد هم داده را در cache می نویسیم و با توجه به الگوریتم write-back ادامه عملیات ها را انجام می دهیم .خروجی مموری در واقع خروجی واحد MemorySystem در حالت Read و thit نشانگر hit شدن یا miss شدن درخواست می باشد.

خواسته های پروژه :

- 1- ابتدا 2 واحد Memory System و Processor را به همدیگر وصل کنید . این پروسسور تعدادی read و read و read را به همدیگر وصل کنید . این پروسسور تعدادی 10 انوثانیه رندوم درخواست می کند. تعداد hit های این cache را در مدت زمان 1000 نانوثانیه با دوره ی کلاک 10 نانوثانیه در گزارش قرار بدهید .
- 2- ساختار cache پیاده سازی شده را توضیح دهید. همچنین در مورد روش هایی که برای پیاده سازی Write-back -2 و LRU به کار گرفتید نیز توضیح مختصری دهید .
- 3- با توجه به الگوریتم تولید داده های تصادفی، روشی پیشنهاد دهید (با تغییر ساختار cache در عین ثابت بودن سایز) که بتوان تعداد hit ها را افزایش داد.

نكات مهم پروژه :

- 1- برای تست مدار لازم است که ورودی Start در ابتدا برای 1 کلاک برابر 1 شود.
 - 2- کد های واحد های Ram و Processor را تغییر ندهید .
 - 3- در صورتی که بخواهید می توانید TopTB را تغییر دهید .
 - 4- زمان تحویل حضوری در CW اعلام می شود.
- 5- كل طراحي هاي خود را در غالب فايلي با اسم Cache_Student#.rar در کنيد .