
بسم الله الرحمن الرحيم	
ساختار كامپيوتر	
امیر حسین رستمی 96101635	
گزار <i>ش ک</i> ار فاز <mark>اول</mark> پروژه	
دكتر موحديان عطار	
دانشگاه صنعتی شریف بهار 98	

گزارش فاز اول :

ماژول PC:

اول اینکه من ماژول PC تعریف کردم برای اینکه اگر ورودی ریست وارد شد پی سی صفر شود و اگرنه در هر پالس کلاک دستور کد بعدی را از حافظه لود کرده و پردازش کند.



هدف از ماژول فوق:

هدف module:


هدف طراحی ماژولی با ورودی و خروجی های ذکر شده و حافظه RAM تعریف شده به شکل بالا است که با دریافت یک آدرس 32 بیتی به عنوان ورودی (Address)، رجیستر 32 بیتی خروجی را با مقدار RAM[Address] مقدار دهی کند.

```
module PC(
input clk,
input reset,
input [31:0] nxt_pc,
output reg [31:0]out
);

always@(posedge clk)
begin
out <= 32'h0000_0000;
end
else
begin
out <= nxt_pc;
end
end
endmodule</pre>
```

: InstructionMemory ماژول

هدف از این ماژول این است که از آدرس داده شده برود داده بخواند و داده ی خوانده شده را به خروجی برگرداند ...




هدف از ماژول:


هدف طراحی ماژولی با ورودی و خروجی های ذکر شده و حافظه RAM تعریف شده به شکل بالا است که با دریافت یک آدرس 32 بیتی به عنوان ورودی (Address)، رجیستر 32 بیتی خروجی را با مقدار RAM[Address] مقدار دهی کند.

این ماژول از خانه های موجود در memfile.dat داده ها را می خواند ...

• خروجی تست بنچ این قسمت در صفحه ی بعد آمده است و در این تست بنچ داده ها از فایل.memdat برداشته شده و بروی مموری نوشته می شوند.



: DataMemory



هدف از ماژول:

هدف طراحی ماژولی با ورودی و خروجی های ذکر شده و یک حافظه RAM دو بعدی با 1024 خانه 32 بیتی می باشد که با دریافت یک آدرس 32 بیتی word aligned به عنوان ورودی (Address)، همواره مقدار موجود در خانه Address را برای خواندن در رجیستر خروجی قرار می دهد. (مدار ترکیبی و بدون نیاز به clk)


و هم چنین، در صورت قعال بودن بیت MemWrite، در انتهای کلاک بعد مقدار موجود در ورودی Write و هم چنین، در خانه حافظه RAM با آدرس 32 بیتی Address قرار می دهد.

داریم که کد زده شده به صورت زیر می باشد:

نتیجه تست بنچ این قسمت در صفحه ی بعد قرار داده شده است.

```
module DataMemory(
input clk,
input wE,
input [31:0] A,
input [31:0] WD,
output [31:0] RD
-);

reg [31:0] RAM[1023:0];
assign RD = RAM[A[31:2]];
always @ (posedge clk)
    if(WE)
    RAM[A[31:2]] <= WD;
endmodule</pre>
```



Break in Module DataMemory_test at C:/Users/user/Desktop/processor/DataMemory_test.v line 37

Time: l us Iteration: 0 Instance: /DataMemory_test

: C:/Users/user/Desktop/processor/DataMemory_test.v(37)

VSIM 18> run -all


Loading work.DataMemory

Refreshing C:/Users/user/Desktop/processor/work.DataMemory

Loading work.DataMemory_test

** Note: \$stop

: RegisterFile ماژول




هدف از این ماژول این است که:


هدف طراحی ماژولی با ورودی و خروجی های ذکر شده و یک رجیستر فایل دو بعدی با 32 رجیستر 32 بیتی می باشد که با دریافت سه آدرس 5 بیتی به عنوان ورودی، همواره رجیستر ها با آدرس های Read Reg 1 و Read Data 2 قرار می دهد. (مدار ترکیبی و بدون نیاز به clk)

و هم چنین، در صورت فعال بودن بیت RegWrite، در انتهای کلاک بعد مقدار موجود در ورودی Write Data را در رجیستر با آدرس 5 بیتی Write Reg قرار می دهد.


```
□module RegisterFile(
 input clk,
 input [4:0] A1,
                                           کد زده شده برای این قسمت : ______>
 input [4:0] A2,
 input [4:0] A3,
 input WE3,
                                           در صفحه ی بعد خروجی تست بنچ این قسمت نهادینه شده است :
 input [31:0] WD3,
 output[31:0] RD1,
                                          و ملاحظه مي كنيد كه بدون مشكلي اين قسمت ران مي شود و ارتباط
 output[31:0] RD2
                                                                        ورودي خروجي انجام ميگيرد.
 reg[31:0] rf_data[0:31];
 assign RD1 = rf data[A1];
 assign RD2 = rf_data[A2];
□always@(posedge clk) begin
     if (WE3)
     rf data[A3] <= WD3;
     rf data[0] <= 32'h0000 0000;
     end
 endmodule
```



ماژول ALU :



$\mathbf{F}_{2:0}$	Function
000	A & B
001	A B
010	A+B
011	not used
100	A & ~B
101	A ~B
110	A - B
111	SLT



هدف:

هدف طراحی ماژولی با ورودی و خروجی های ذکر شده می باشد که با دریافت دو رجیستر 32 بیتی به عنوان ورودی، با توجه به ALUControl همواره عملیات مورد نظر را که در زیر آمده اند بر روی دو رجیستر انجام داده و نتیجه خروجی را در رجیستر با نام ۲ قرار می دهد.

نکته: در صورت صفر شدن Y، خروجی یک بیتی Z فعال می شود.

جدول عمليات هاى ALU با توجه به ٣ بيت ALUControl:


Operation	ALUControl[2:0]
ADD	3'b000
SUB	3'b001
AND	3'b010
OR	3'b011
XOR	3'b100
NOR	3'b101
SLT	3'b110
SLTU	3'b111

پیاده سازی ماژول ...

```
□module ALU(
 input [31:0]SrcA,
 input [31:0]SrcB,
 input [2:0]ALUControl,
 output[31:0]ALUResult,
 output Zero
L);
 assign ALUResult = ( ALUControl == 3'b000 ) ? SrcA + SrcB :
                           ( ALUControl == 3'b001 ) ? SrcA - SrcB :
                           ( ALUControl == 3'b010 ) ? SrcA & SrcB :
                           ( ALUControl == 3'b011 ) ? SrcA | SrcB :
                           ( ALUControl == 3'b100 ) ? SrcA ^ SrcB :
                           ( ALUControl == 3'b101 ) ? ~(SrcA | SrcB) :
                           ( ALUControl == 3'b110 ) ? $signed(SrcA) < $signed(SrcB):
                           ( ALUControl == 3'b111 ) ? SrcA < SrcB : 32'h00000000;
 assign Zero = ( ALUResult == 32'h000000000 )? 1 : 0;
 endmodule
```

خروجی تست بنچ این قسمت در صفحه ی بعد قرار داده شده است

همانطور که ملاحظه می کنید بدون اشکالی تبادل داده با ALU انجام میگیرد.



Break in Module RegisterFile_test at C:/Users/user/Desktop/processor/RegisterFile_test.v line 59

VSIM 15> vsim -novopt work.ALU_test

End time: 17:13:28 on May 09,2019, Elapsed time: 0:03:03

Errors: 0, Warnings: 1

Vsim -novopt work.ALU_test Start time: 17:13:28 on May 09.2

Start time: 17:13:28 on May 09,2019

PLI features please see the User's Manual section on Preserving Object Visibility with vopt. ** Warning: (vsim-8891) All optimizations are turned off because the -novopt switch is in effect. This will cause your simulation to run very slowly. If you are using this switch to preserve visibility for Deb

Refreshing C:/Users/user/Desktop/processor/work.ALU_test

Loading work.ALU test

Refreshing C:/Users/user/Desktop/processor/work.ALU

Loading work.ALU

VSIM 16> run -all

** Note: \$stop : C:/Users/user/Desktop/processor/ALU_test.v(48)

Time: 2560 ns Iteration: 0 Instance: /ALU_test

Break in Module ALU_test at C:/Users/user/Desktop/processor/ALU_test.v line 48