임베디드 MCU 프로그래밍 실습

External Interrupt-Driven Asynchronous Hardware-Software Interaction

GPIO Interrupt-Driven Software Execution for TC275 Infineon Embedded Processors


현대자동차 입문교육 박대진 교수






Polling vs Interrupt

- 지금까지 Push 버튼이 눌렸는지 확인하기 위해 사용한 Polling 기반 방법
 - CPU가 항상 GPIO를 신경 쓰고 있어야 함



- Push 버튼이 눌렸을 때 Interrupt가 발생하도록 하는 방법
 - GPIO 모니터링 필요없이 CPU가 다른 일을 하거나 잠잘수 있음 (IDLE)





1. 보드의 GPIO와 연결된 External Interrupt를 사용해서 Push 버튼이 눌리는 순간에 LED를 toggle하는 ISR 함수가 호출되도록 한다.


다음 3개의 레지스터를 Access하여 인터럽트 하드웨어를 구동한다.

- **EICR**
- **IGCR**
- **SCUERU**



ISR (Interrupt Service Routine)


- Interrupt가 발생하면, 원래 CPU에서 수행하던 프로그램은?
- → 잠시 CPU에서 수행하던 프로그램을 pause하고, ISR로 jump



- Interrupt가 발생하면, <u>하드웨어에 의해</u> 해당 interrupt 에 지정된 ISR 함수가 자동으로 수행됨
- → External Interrupt에 반응할 수 있도록 하드웨어 레지스터 설정 필요




인터럽트 우선순위와 멀티인터럽트 ISR



TC275 Interrupt 모듈 계층 구조

- SCU (System Control Unit)
- ERU (External Request Unit)
- ERS (External Request Selection)
- ETL (External Trigger Logic)
 - OGU (Output Gating Unit)
- IR (Interrupt Router)





External Interrupt 처리 Flow

- : External Request Unit (ERU)
- MCU에서 사용가능한 Interrupt 는 여러가지 종류가 존재
- → 본 실습에서 Interrupt의 대상이 되는 외부 GPIO 입력은 "External Request"에 해당

Request Unit (ERU)

External Request Unit (ERU) External Request External Trigger Output Gating Selection Unit Logic Unit (ETL) (ERS) (OGU Output Input Channel 0 Channel 0 Output Channel Channel 2 Input Channel 3 Channel 3 Output Channel Output Input Channel 5 Channel 5 Output Input Channel 6 Output Input Channel 7 Channel 7 MCB05613_mm_Aurix

Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.612






External Interrupt 처리 Flow

: External Request Selection Unit (ERS)

- 1. External Request Selection Unit (ERS)의 역할
 - 각각의 Input Channel n 에 연결된 4개의 입력 중, 1개 입력을 선택



ERS 구성의 일부

• GPIO Push 버튼이 어디에 연결되어 있는지 확인해야 함






Figure 7-41 External Request Unit Input Connections for TC27x



GPIO와 External Interrupt 연결 위한 레지스터 설정


- 본 실습에서 GPIO 입력으로 사용하는 핀 → **P02.1**
- 해당 핀은 어느 ERS에 입력? → ERS2 의 In21 (REQ14)



SCU 레지스터 설정 - EICR

: 레지스터 주소 계산

- 1. SCU 레지스터 영역 시작 주소 (Base address) = 0xF0036000
- 2. 사용할 레지스터의 주소 찾기
 - EICRi (i번째) 레지스터에는 ERS 채널 2개씩 할당
 - EICRO: ERSO-1, **EICR1: ERS2-3** ..., EICR2: ERS4-5
 - EICR1 의 Offset Address = 0x214
 - 즉, Base Address로부터 0x214만큼 떨어져 있음
 - → EICR1 레지스터 주소
 - = [SCU Base Addr] + [EICR1 Offset Addr]
 - = 0xF0036000 + 0x214 = 0xF0036214



본 실습의 P02.1 핀은 **ERS2**를 사용하므로

→ EICR1 사용

Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.624


EICR0	External Input Channel Register 0		U, S	SV	U, SV, P	Application Reset	Page 7-239
EICR1	External Input Channel Register 1	214 _H	J, S	SV	U, SV, P	Application Reset	Page 7-239
EIGR2	External Input Channel Register 3	210 _H	U, S	SV	U, SV, P	Application Reset	Page 7-239
EICR3	External Input	21C _H	U, S	SV	U, SV, P	Application	Page


Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.698

SCU 레지스터 설정 - EICR

: 채널 선택 - EXISO


- 레지스터 write 값 결정
 - ERS Channel 2 의 4개 External Request 입력 중, 1번째 입력 선택





Infineon-TC27x_D-step-UMv02_02-EN.pdf p.615

ERS2의 1번째 입력을 선택하기 위해 EXISO 영역의 값을 0x1로 (001b) 결정



Infineon-TC27x D-step-UM-v02 02-EN.pdf p.624

Field	Bits	Type	Description
EXIS0	[6:4]	rw	External Input Selection 0 This bit field determines which input line is selected for Input Channel (2i). 1000 Input (2i) 1 is selected 1010 Input (2i) 1 is selected 1010 Input (2i) 2 is selected
			011 _B Input (2i) 3 is selected 100 _B Reserved 101 _B Reserved 110 _B Reserved 111 _B Reserved

EICR1 레지스터 @ 0xF0036214







Lab1: SCU 레지스터 설정 - EICR의 EXISO 설정


```
40 #define EXISO_BIT_LSB_IDX 4
```

```
T02
106⊖ void initERU(void)
107
108
        // EKU SETTING
109
        SCU EICR1.U &= ~(0x7 << EXISO BIT LSB IDX);
110
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
111
112
        SCU EICR1.U = 0x1
                             << FENØ BIT LSB IDX;
113
        SCU EICR1.U |= 0x1 << EIEN0 BIT LSB IDX;
114
115
116
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
117
118
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
122
        // SRC Interrupt setting
123
        SRC SCU SCU ERUO.U &= ~(0xFF << SRPN BIT LSB IDX);
        SRC SCU SCU ERUØ.U = 0x0A << SRPN BIT LSB IDX;
124
125
126
        SRC SCU SCU ERUO.U &= ~(0x3 << TOS BIT LSB IDX);
127
128
        SRC SCU SCU ERU0.U |= 1 << SRE BIT LSB IDX;
129
130
```

External Interrupt 처리 Flow

: External Trigger Logic Unit (ETL)

- External Trigger Logic Unit (ETL)의 역할
 - Interrupt 이벤트가 Input Channel 입력의 상승(rising) 엣지에서 발생하는지 또는 하강(falling) 엣지에서 발생하는지 ETL에 설정 필요
 - ETL 설정에 따라 Input Channel 에서 입력된 신호의 상승(rising) 또는 하강(falling) 엣지에서 Trigger 이벤트 발생 시킴




SCU 레지스터 설정 - EICR

: Falling Edge 선택, Trigger Enable – FENO, EIENO

- 레지스터 write 값 결정
 - 본 실습에서 사용하는 Push 버튼은 눌렸을 때 LOW값이 되며 하강(falling) 엣지가 발생
 - Falling 엣지가 발생했을 때 Trigger를 생성하도록 FENO 영역의 값을 "1"로 설정
 - Trigger 생성을 enable 하기 위해 EIENO 영역의 값을 "1"로 설정

EICR1 레지스터 @ 0xF0036214



Infineon-TC27x D-step-UM-v02 02-EN.pdf p.625

Field	Bits	Туре	Description
FEN0	8	rw	Falling Edge Enable 0 This bit determines if the falling edge of Input Channel (2i) is used to set bit INTF(2i). The falling edge is not used
			The detection of a falling edge of Input Channel 0 generates a trigger event. INTF(2i) becomes set.
EIEN0	11		External Innut Fueble 0
EIENU		rw	External Input Enable 0 This bit enables the generation of a trigger event for request channel (2i) (e.g. for interrupt generation) when a selected edge is detected. On The trigger event is disabled.
		I .	10- The tridder event is disabled



Lab2: SCU 레지스터 설정 - EICR의 FENO, EIENO 설정

```
#define EXISO BIT LSB IDX
T02
                                     #define FEN0 BIT LSB IDX
106⊖ void initERU(void)
                                  42 #define EIENØ BIT LSB IDX
                                                                           11
107 {
        // ERU setting
108
        SCU EICR1.U &= ~(0x7 << EXISO BIT LSB IDX);
109
110
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
111
112
        SCU EICR1.U |= 0x1 << FEN0 BIT LSB IDX;
113
        SCU EICR1.U |= 0x1 << EIEN0 BIT LSB IDX;
114
115
116
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
117
118
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
122
        // SRC Interrupt setting
        SRC SCU SCU ERU0.U &= ~(0xFF << SRPN_BIT_LSB_IDX);
123
124
        SRC SCU SCU ERUO.U = 0x0A << SRPN BIT LSB IDX;
125
        SRC SCU SCU ERU0.U &= ~(0x3 << TOS BIT LSB IDX);
126
127
128
        SRC SCU SCU ERU0.U |= 1 << SRE BIT LSB IDX;
129 }
130
```



External Interrupt 처리 Flow

: Output Gating Unit (OGU)

- Output Gating Unit (OGU)의 역할
 - Input Channel 로부터 생성된 Trigger 이벤트를 조합하여 Request 출력 생성

- 하나의 이벤트가 여러 채널로 연결되거나, 여러 이벤트가 하나의 채널에서 패턴을 만들

수 있음

External Request Unit (ERU) Output Gating External Request External Trigger Selection Unit Logic Unit (ETL) (ERS) (OGU) Output Connecting Matrix Input Channel 0 Channel 0 Output Input Channel 1 Channel 1 External Request Outputs External Request Inputs Output Input Channel 2 Channel 2 Output Input Channel 3 Output Input Channel 4 Output Input Channel 5 Channel 5 Output Input Channel 6 Channel 6 Output Input Channel 7 Channel 7 MCB05613 mm Aurix

Infineon-TC27x D-step-UM-v02 02-EN.pdf p.612






SCU 레지스터 설정 - EICR

: **출력 채널 설정**

- 레지스터 write 값 결정
 - 생성되는 Trigger 신호를 Interrupt 신호를 출력으로 전달하기 위한 레지스터 설정
 - OGU의 Channel 0 으로 전달하기 위해 INPO 영역의 값을 0x0 (000b) 으로 설정



EICR1 레지스터 @ 0xF0036214

Field	Bits	Туре	Description	JAI OO
INP0	[14:12]	rw	Input Node Pointer This bit field determines the destination (output channel) for trigger event (2i) (if enabled by FIEN(2i)). 000 _B An event from input ETL 2i triggers output OGU0 (signal TR(2i) 0)	
			OGU1 (signal TR(2i) 1) 010 _B An event from input ETL 2i triggers output OGU2 (signal TR(2i) 2) 011 _B An event from input ETL 2i triggers output OGU3 (signal TR(2i) 3) 100 _B An event from input ETL 2i triggers output OGU4 (signal TR(2i) 0) 101 _B An event from input ETL 2i triggers output OGU5 (signal TR(2i) 0) 110 _B An event from input ETL 2i triggers output OGU6 (signal TR(2i) 0)	
			111 _B An event from input ETL 2i triggers output OGU7 (signal TR(2i) 0)	neon-TC

레지스터 설정에 의한 데이터 흐름




Figure 7-43 Event Trigger Logic Overview

Lab3: SCU 레지스터 설정 - EICR의 INFO 설정

```
40 #define EXISO BIT LSB IDX
                                            41 #define FEN0 BIT LSB IDX
T02
106⊖ void initERU(void)
                                                #define EIEN0 BIT LSB IDX
107 {
                                            43 #define INPO BIT LSB IDX
        // ERU setting
108
        SCU EICR1.U &= ~(0x7 << EXISO BIT LSB IDX);
109
110
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
111
112
        SCU EICR1.U = 0x1 << FEN0 BIT LSB IDX;
113
114
        SCU EICR1.U |= 0x1 << EIEN0 BIT LSB IDX;
115
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
116
117
118
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
122
        // SRC Interrupt setting
        SRC SCU SCU ERUO.U &= ~(0xFF << SRPN BIT LSB IDX);
123
124
        SRC SCU SCU ERUO.U = 0x0A << SRPN BIT LSB IDX;
125
        SRC SCU SCU ERU0.U &= ~(0x3 << TOS BIT LSB IDX);
126
127
128
        SRC SCU SCU ERU0.U |= 1 << SRE BIT LSB IDX;
129 }
130
```


11

12

GPIO와 External Interrupt 연결 위한 레지스터 설정

: ERU 최종 IOUT 출력 포트 설정

- SCU 레지스터 항목에서
 - IGCR 레지스터 설정 필요
- OGU에서 입력 받은 Trigger 이벤트를 ERU의 IOUT 포트로 출력하기 위한 레지스터 설정 필요함



Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.620




SCU 레지스터 설정 - IGCR 레지스터

: 주소 계산

- 1. SCU 레지스터 영역 시작 주소 (Base address) **= 0xF0036000**
- 2. 사용할 레지스터의 주소 찾기
 - IGCRj (j번째) 레지스터는 OGU 채널 2개를 제어함
 - **IGCRO: OGUO-1**, IGCR1: OGU2-3 ... , IGCR2: OGU4-5 ...

- IGCRO 의 Offset Address = 0x22C
- 즉, Base Address로부터 0x22만큼 떨어져 있음
- → IGCRO 레지스터 주소
- = [SCU Base Addr] + [IGCRO Offset Addr]
- = 0xF0036000 + 0x22 = 0xF003622C

Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.623



Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.699

Table 7 20	Pagistar Overview of CCII (Offeet from Main Begister Base)	
rable /-zo	Register Overview of SCU (Offset from Main Register Base)	

•		Offset	Access	s Mode	Reset	Descr
		Addr.	Read	Write		iption See
IGCR0	Interrupt Gating Register 0	22C _H	U, SV	U, SV, P	Application Reset	Page 7-246
IGCR1	Interrunt Gating	230	11 5//	II SV/ P	Annlication	Pane





SCU 레지스터 설정 - IGCR

: Trigger 이벤트를 최종 출력으로 생성되도록 설정


- 3. 레지스터 write 값 결정
 - 입력되는 Trigger 신호를 OGU0의 IOUT 으로 연결 위해

- IGPO 영역의 값을 0x1 (01b) 으로 설정

	IGCR Flag		g Reg	jister	0			(22	C _H)			Res	et Va	lue: (0000	0000 _H
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
→	IGI	P1	GE EN1			0			IPEN 17	IPEN 16	IPEN 15	IPEN 14	IPEN 13	IPEN 12	IPEN 11	IPEN 10
GU1	rv	W	rw			r			rw	rw	rw	rw	rw	ΓW	rw	rw
설정	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
→	IGI	P0	GE EN0			0			IPEN 07	IPEN 06	IPEN 05	IPEN 04	IPEN 03	IPEN 02	IPEN 01	IPEN 00
GU0 정	rv	N	rw			r			rw	rw	rw	rw	rw	rw	rw	rw

Field	Bits	Туре	Description
IGP0	[15:14]	rw	Interrupt Gating Pattern 0 In each register IGCRj, bit field IGP0 determines how the pattern detection influences the output lines GOUT(2j) and IOUT(2j). 00 _B IOUT(2j) is inactive. The pattern is not considered.
			01 _B IOUT(2j) is activated in response to a trigger event. The pattern is not considered.
			 10_B The detected pattern is considered. IOUT(2) is activated if a trigger event occurs while the pattern is present. 11_B The detected pattern is considered. IOUT(2j) is activated if a trigger event occurs while the pattern is not present.

|IGCR0 레지스터 @ 0xF0036022



Infineon-TC27x D-step-UM-v02 02-EN.pdf p.623

Lab4: SCU 레지스터 설정 - IGCR의 IGPO 설정

```
#define EXISO BIT LSB IDX
                                          41 #define FEN0 BIT LSB IDX
TOP
                                          42 #define EIEN0 BIT LSB IDX
106⊖ void initERU(void)
                                              #define INP0 BIT LSB IDX
107 {
                                              #define IGP0 BIT LSB IDX
108
        // ERU setting
        SCU EICR1.U &= ~(0x7 << EXISO_BIT_LSB_IDX);
109
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
110
111
112
        SCU EICR1.U |= 0x1 << FEN0 BIT LSB IDX;
113
114
        SCU EICR1.U |= 0x1 << EIEN0 BIT LSB IDX;
115
116
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
117
118
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
122
        // SRC Interrupt setting
        SRC SCU SCU ERU0.U &= ~(0xFF << SRPN_BIT_LSB_IDX);
123
124
        SRC SCU SCU ERUO.U |= 0x0A << SRPN BIT LSB IDX;
125
126
        SRC SCU SCU ERU0.U &= ~(0x3 << TOS BIT LSB IDX);
127
128
        SRC SCU SCU ERU0.U |= 1 << SRE BIT LSB IDX;
129
130
```

4

11


12

14


GPIO와 External Interrupt 연결 위한 레지스터 설정

: ERU IOUT 출력 Interrupt를 IR에 연결

- SRC 레지스터 항목에서
 - SCUERU 레지스터 설정 필요
- (1) ERU의 IOUT 포트로 출력된 Interrupt IR의 SRN과 연결.
- (2) IR에 입력된 Interrupt 신호를 특정 CPU에 연결하기 위한 레지스터 설정 필요함



Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.623



igure 16-1 Block Diagram of the TC27x Interrupt System



SRC 레지스터 설정 - SCUERUO

: Base 주소 계산

- SRC 레지스터 영역의 주소 찾기
 - 시작 주소 (Base address)
 - = 0xF0038000

Infineon-TC27x_D-step-UM-v02_02-EN.pdf p.230

	Interrupt Router (IR)	F003 7000 _H -	4	access	access
r		F003 7FFF _H	Kbyte		
ı	Interrupt Router (IR) SRC Registers	F003 8000 _H -	В	access	access
ı		F003 9FFF _H	Kbyte		
L	Port 00	E003 A000	256	access	access
		F003 A0FF _H	byte		

- 2. 사용할 레지스터의 주소 찾기
 - SCUERU"0" 이므로 m=0
 - SCUERUO (m=0)□ Offset Address = 0xCD4 + (m * 0x4) = 0xCD4
 - 즉, Base Address로부터 0xCD4만큼 떨어져 있음
 - → SCUERUO 레지스터 주소 = [SCU Base Addr] + [SCUERUO Offset Addr]
 - = 0xF0038000 + 0xCD4 = 0xF0038CD4

OGU0 IOUT	→ Req/Interrup SRC_SCUERU0 VADC_G0REQTRX	OGU Channel 0 의 IOUT 출력은 SRC 의 SCUERU0 레지스터와 연결
PDOUT	ERAYx_STPW T0 CCU60_CTRAPD VADC_G0REQGTx DSADC_ITR0x GTM_TIM0_0	에시스터와 선실 -

TS	300	Request	OCDOH	SV	P0, P1	3	200
SRC_SCUE RUm	SCU	SCU ERU Service Request x (m = 0-3)	0CD4 _H + (m × 4 _H)	J, SV	SV, P0, P1	3	259 + m
		Reserved	OCE4 _H ODOC _H	BE.	BE	-	-
SRC_SMU	SMU	SMU Service Request m	0D10 _H +	U,	SV,	3	263






SRC 레지스터 설정 - SCUERUO

: SRPN, SRE, TOS 설정

- 레지스터 write 값 결정
 - Interrupt 의 우선순위 및 SW에서 ISR을 고유하게 인식하기 위한 ID 설정을 위해 SRPN 영역의 값을 0xA 으로 설정 (임의의 값)
 - Interrupt 를 enable 하기 위해 SRE 영역의 값을 "1" 으로 설정
 - Interrupt 를 CPU0에서 처리하기 위해 TOS 영역의 값을 "O" 으로 설정

SCUERUO 레지스터 @ 0xF0038CD4



	Field	Bits	Тур	Description
	SRPN	[7:0]	rw	Service Request Priority Number 00 _H Service request is on lowest priority 01 _H Service request is one before lowest priority FF _H Service request is on highest priority Note: For a CPU 01H is the lowest priority as 00H is never serviced. For the DMA 00H triggers channel 0
	SRE	10	rw	Service Request Enable 0. Service request is disabled 1 _B Service request is enabled
(L	TOS	[12:11]	rw	Type of Service Control 0 _H CPU0 service is initiated 1 _H CPU1 service is initiated 2 _H CPU2 service is initiated 3 _H DMA service is initiated




Figure 16-1 Block Diagram of the TC27x Interrupt System

Infineon-TC27x D-step-UM-v02 02-EN.pdf p.1518

External Interrupt 처리 Flow

: Interrupt Router (IR)

- ERU의 출력이 연결되는 Interrupt Router (IR)의 역할
 - ERU 마지막 단계 OGU의 출력은 IR의 첫 번째 단계 Service Request Node (SRN)의 입력으로 연결
 - SRN은 <u>Interrupt Control Units (ICU)</u>에 연결되어 <u>Service Request Control (SRC)</u> 레지스터 설정으로 각 CPU0 ~ 2에 연결
 - ICU는 여러 개의 service request 간의 중재 역할도 수행 (priority 기반)




Figure 7-43 Event Trigger Logic Overview

Infineon-TC27x D-step-UM-v02 02-EN.pdf p.623

Block Diagram of the TC27x Interrupt System Figure 16-1

Infineon-TC27x D-step-UM-v02 02-EN.pdf p.1518





Lab5: SCU 레지스터 설정 - IGCR의 SRPN,TOS,SRE 설정

```
46 // SRC registers
                                        47 #define SRPN BIT LSB IDX
LUD
                                        48 #define TOS BIT LSB IDX
106⊖ void initERU(void)
                                        49 #define SRE BIT LSB IDX
107 {
108
       // ERU setting
        SCU EICR1.U &= ~(0x7 << EXISO_BIT_LSB_IDX);
109
110
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
111
112
        SCU EICR1.U = 0x1 << FEN0 BIT LSB IDX;
113
114
        SCU EICR1.U = 0x1 << EIEN0 BIT LSB IDX;
115
116
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
117
118
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
122
       // SRC Interrupt setting
        SRC SCU SCU ERU0.U &= ~(0xFF << SRPN BIT LSB IDX);
123
        SRC SCU SCU ERUO.U = 0x0A << SRPN BIT LSB IDX;
124
125
126
        SRC SCU SCU ERUO.U &= ~(0x3 << TOS BIT LSB IDX);
127
128
        129
130
```

0

11

10

Shift Offset 값 Define

• 레지스터에 값을 write할 때 shift되는 offset을 쉽게 사용하기 위한 define 작성

```
// Port registers
   #define PC1 BIT LSB IDX
                                       11
   #define PC2 BIT LSB IDX
                                       19
   #define P1 BIT LSB IDX
   #define P2 BIT LSB IDX
36
   // SCU registers
   #define LCK BIT LSB IDX
   #define ENDINIT BIT LSB IDX
                                                          SCU 레지스터 bit shift offset
   #define EXISO BIT LSB IDX
   #define FEN0 BIT LSB IDX
   #define EIEN0 BIT LSB IDX
   #define INP0 BIT LSB IDX
                                       12
   #define IGP0 BIT LSB IDX
                                       14
45
   // SRC registers
   #define SRPN BIT LSB IDX
                                                          SRC 레지스터 bit shift offset
   #define TOS BIT LSB IDX
                                       11
   #define SRE BIT LSB IDX
                                       10
50
```

각 레지스터의 선언부 확인 (주소 및 비트 Slice)

ERU Interrupt 사용을 위한 초기화 함수 *initERU()*

AURIX에서 제공하는 헤더파일의 레지스터 주소 확인

- 레지스터 이름 ctrl + left click

```
106⊖ void initERU(void)
107
108
         // ERU setting
109
         SCU_EICR1.U &= ~(0x7 << EXISO_BIT_LSB_IDX);
110
         SCU EICR1. | = (0x1 << EXISO BIT LSB IDX);
111
112
        SCU EICR1.U |= 0x1 << FEN0 BIT LSB IDX;
113
114
        SCU EICR1.U = 0x1 << EIEN0 BIT LSB IDX;
115
116
        SCU EICR1.U &= ~(0x7 << INPO BIT LSB IDX);
117
118
        SCU_IGCRO.U &= ~(0x3 << IGPO_BIT_LSB_IDX);
119
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
120
121
122
        // SRC Interrupt setting
123
        SRC_SCU_SCU_ERU0.U &= ~(0xFF << SRPN_BIT_LSB_IDX);</pre>
124
        SRC SCU SCU ERUØ.U |= 0x0A << SRPN BIT LSB IDX;
125
126
        SRC_SCU_SCU_ERU0.U &= ~(0x3 << TOS_BIT_LSB_IDX);</pre>
127
128
        SRC SCU SCU ERU0.U |= 1
                                       << SRE BIT LSB IDX;
129
130
```

```
SCU EICR1
```

```
117
 118 /** \brief 214, External Input Channel Register */
119 #define SCU_EICR1 /*lint --e(923)*/ (*(volatile Ifx_SCU_EICR*)0xF0036214u)
 121 /** \brief 218, External Input Channel Register */
```

SCU IGCRO

```
(מסמסססססססר יודע ביבר דוצ ביבר אוד בי
214 /** \brief 22C, Flag Gating Register */
215 #define SCU IGCR0 /*lint --e(923)*/ (*(volatile Ifx SCU IGCR*)0xF003622Cu)
217 /** \brief 230, Flag Gating Register */
```

SRC SCUERUO

```
/** \brief CD4, SCU ERU Service Request */
3244 #define SRC_SCU_SCU_ERU0 /*lint --e(923)*/ (*(volatile Ifx_SRC_SRC_*)0xF0038CD4u)
 3246@ /** Alias (User Manual Name) for SRC SCU SCU ERU0.
       * To use register names with standard convension inlease use SRC SCII SCII FRIM
```



전체적 코드 흐름

ERU Interrupt 사용을 위한 초기화 함수 *initERU()*

```
TOP
106⊖ void initERU(void)
107 {
        // ERU setting
108
        SCU_EICR1.U &= ~(0x7 << EXISO_BIT_LSB_IDX);
109
        SCU EICR1.U |= (0x1 << EXISO BIT LSB IDX);
110
111
        SCU EICR1.U |= 0x1 << FEN0 BIT LSB IDX;
112
113
        SCU EICR1.U |= 0x1 << EIEN0_BIT_LSB_IDX;
114
115
116
        SCU EICR1.U &= ~(0x7 << INP0_BIT_LSB_IDX);
117
        SCU IGCRO.U &= ~(0x3 << IGPO BIT LSB IDX);
118
        SCU IGCRO.U |= 0x1 << IGPO BIT LSB IDX;
119
120
121
        // SRC Interrupt setting
122
123
        SRC_SCU_SCU_ERU0.U &= ~(0xFF << SRPN_BIT_LSB_IDX);</pre>
        SRC SCU SCU ERUO.U |= 0x0A << SRPN BIT LSB IDX;
124
125
126
        SRC_SCU_SCU_ERU0.U &= ~(0x3 << TOS_BIT_LSB_IDX);
127
        SRC_SCU_SCU_ERU0.U |= 1
                                      << SRE_BIT_LSB_IDX;
128
129 }
130
```

ERU 설정

- ERU Channel 2의 입력으로 Input 1 사용
- Falling 엣지가 Trigger 신호 생성하도록 하고 이를 enable
- 생성된 Trigger 신호를 Output Channel 0 으로 전달

SRC Interrupt 설정

- Interrupt의 우선순위 설정
- Interrupt의 처리를 CPUO이 맡도록 설정
- Interrupt가 발생하도록 enable





인터럽트 발생시 호출할 ISR Function 정의

• Interrupt 발생 시 호출되는 ISR 함수 작성

```
__interrupt(@x@A) __vector_table(@) _____ OxOA 고유 Interrupt ID를 가지며, CPUO에서 처리됨
59@ void ERU@_ISR(void)
60 {
    P1@_OUT.U ^= @x1 << P1_BIT_LSB_IDX; // toggle P1@.1 (LED D12 RED) ______ P10.1 핀의 출력 toggle
62 }
```


• 이제 main 함수 while 내에는 아무 코드도 필요하지 않음

```
64
65⊖ int core0 main(void)
67
       IfxCpu_enableInterrupts();
68
       /* !!WATCHDOGØ AND SAFETY WATCHDOG ARE DISABLED HERE!!
69⊕
70
        * Enable the watchdogs and service them periodically if it is required
71
72
       IfxScuWdt disableCpuWatchdog(IfxScuWdt getCpuWatchdogPassword());
73
       IfxScuWdt_disableSafetyWatchdog(IfxScuWdt_getSafetyWatchdogPassword());
74
75
       /* Wait for CPU sync event */
76
       IfxCpu emitEvent(&g cpuSyncEvent);
77
       IfxCpu waitEvent(&g cpuSyncEvent, 1);
78
79
       initERU():
                                     ▶ 초기화 함수 호출
80
       initLED();
81
       initButton();
82
83
84
       while(1)
85
86
87
       return (1);
88
```

HYUNDAI

Build 및 Debug


- 프로젝트 빌드 (ctrl + b)
- 디버그 수행하여 보드에 실행 파일 flash






동작 확인

Push 버튼 (SW2)를 누르면 LED RED가 toggle 하는 모습 확인 가능









인트럽트 방식으로 구현시 장점 생각해보자!!

- 지금까지 Push 버튼이 눌렸는지 확인하기 위해 사용한 Polling 기반 방법
 - CPU가 항상 GPIO를 신경 쓰고 있어야 함



- Push 버튼이 눌렸을 때 Interrupt가 발생하도록 하는 방법
 - GPIO 모니터링 필요없이 CPU가 다른 일을 하거나 잠잘수 있음 (IDLE)





인터럽트 코드가 아닌 Polling 방식이 된다면~..

```
64
65@ int core0 main(void)
66
        IfxCpu enableInterrupts();
67
68
69⊕
        /* !!WATCHDOGØ AND SAFETY WATCHDOG ARE DISABLED HERE!!
         * Enable the watchdogs and service them periodically if it is required
70
71
        IfxScuWdt disableCpuWatchdog(IfxScuWdt getCpuWatchdogPassword());
72
73
       IfxScuWdt disableSafetyWatchdog(IfxScuWdt getSafetyWatchdogPassword());
74
       /* Wait for CPU sync event */
75
76
       IfxCpu emitEvent(&g cpuSyncEvent);
        IfxCpu waitEvent(&g cpuSyncEvent, 1);
77
78
79
        initERU();
        initLED();
80
        initButton();
81
82
83
       while(1)
84
85
86
87
        return (1);
88
```

보충Lab1: 버튼 눌렀을때 LED 한번 깜빡이기(펄스)

```
__interrupt(0x0A) __vector_table(0)
void ERU0_ISR(void)
{
    P10_OUT.U ^= 0x1 << P1_BIT_LSB_IDX; // set P10.1 (LED D12 RED)
    for(unsigned int i = 0; i < 300000; i++);
    P10_OUT.U &= ~(0x1 << P1_BIT_LSB_IDX); // clear P10.1 (LED D12 RED)
}</pre>
```

보충Lab2: 버튼 눌렀다 땔 때 반응하도록

```
void initERU(void)
{
    // ERU setting
    SCU_EICR1.U &= ~(0x7 << EXISO_BIT_LSB_IDX);
    SCU_EICR1.U |= (0x1 << EXISO_BIT_LSB_IDX);

    SCU_EICR1.U |= 0x1 << FENO_BIT_LSB_IDX;

    /****/
    SCU_EICR1.U |= 0x1 << RENO_BIT_LSB_IDX; // rising edge
    /****/
    SCU_EICR1.U |= 0x1 << EIENO_BIT_LSB_IDX;</pre>
```

보충Lab3: 버튼을 누르고 한참 있으면 LED on

```
__interrupt(0x0A) __vector_table(0)
void ERU0_ISR(void)
{
   unsigned char a, b, c;
    a = P02_IN.U & (0x1 << P1_BIT_LSB_IDX);
    for(unsigned int i = 0; i < 10000000; i++);</pre>
    b = P02_IN.U & (0x1 << P1_BIT_LSB_IDX);
    for(unsigned int i = 0; i < 10000000; i++);
    c = P02_IN.U & (0x1 << P1_BIT_LSB_IDX);
    for(unsigned int i = 0; i < 10000000; i++);</pre>
    if( a == 0 && b == 0 && c == 0 )
                                                      // set P10.1 (LED D13 RED)
        P10_OUT.U |= (0x1 << P1_BIT_LSB_IDX);
        for(unsigned int i = 0; i < 500000; i++);</pre>
        P10_OUT.U &= ~(Ox1 << P1_BIT_LSB_IDX);
                                                       // clear P10.1 (LED D13 RED)
```

감사합니다. 휴식~~

