

数字电路与逻辑设计

第 6 章 时序逻辑电路

张江山

zhangjs@hust.edu.cn

信息工程系

- 6.1 时序逻辑电路的基本概念
- 6.2 同步时序逻辑电路的分析
- 6.3 同步时序逻辑电路的设计
- 6.4 异步时序逻辑电路的分析
- 6.5 若干典型的时序逻辑集成电路
- 6.6 用 Verilog 描述时序逻辑电路
- 6.7 时序逻辑可编程逻辑器件


1. 掌握时序逻辑电路功能的表达方法及其相互转换
2. 掌握同步时序逻辑电路的分析和设计方法
3. 掌握异步时序逻辑电路的分析方法
4. 掌握典型时序逻辑电路计数器、寄存器、移位寄存器的功能及应用
5. 了解时序可编程 GAL 器件

6.1 时序逻辑电路基本概念

1. 时序逻辑电路的模型：由组合逻辑电路和存储电路组成

● 时序逻辑问题，由电梯控制引入：

- ◆ 根据预前往的目的楼层（**次态**）入口**输入**信号和电梯目前所处楼层（**现态**），产生相应**激励**信号控制电梯上升 / 下降，并显示**输出**当前状态。
- ◆ 控制电路须记忆当前所处的楼层**现态**及将达到的楼层**次态**。



触发器或锁
存器构成

● 输入信号： $I = (I_1, I_2, \dots, I_i)$

● 输出信号： $O = (O_1, O_2, \dots, O_j)$

● 激励信号： $E = (E_1, E_2, \dots, E_k)$ —— 存储电路的输入信号

● 电路状态： $S = (S_1, S_2, \dots, S_m)$ —— 存储电路的状态信号

● 输出方程组： $O = f(I, S)$ —— 输出信号是输入 I 与状态 S 的函数

● 激励方程组： $E = g(I, S)$ —— 激励信号是输入 I 与状态 S 的函数

● 状态方程组： $S^{n+1} = h(E, S)$ —— 次态是激励 E 与状态 S 的函数

6.1.1 时序逻辑电路模型与分类

2. 异步时序电路与同步时序电路

时序逻辑电路 { 同步时序逻辑电路
异步时序逻辑电路

- 同步时序逻辑电路：构成存储电路的各触发器在**统一的时钟脉冲作用下，在同一时刻更新状态**
- 异步时序逻辑电路：构成存储电路的触发器或锁存器没有统一的时钟脉冲，各触发器的状态更新也不是同时发生的
- 异步时序逻辑电路又分为**脉冲**（触发器）和**电平**（锁存器）异步时序电路

6.1.1 时序逻辑电路模型与分类


3. 米利型和穆尔型时序电路

米利型输出 (Mealy) : 输出是输入变量与各触发器现态的逻辑函数


输出方程组: $O = f(I, S)$

穆尔型电路 (Moore) : 输出仅是各触发器现态的逻辑函数

输出方程组: $O = f(S)$



Mealy



Moore

6.1.1 时序逻辑电路模型与分类

4. 电路的状态

- (1) 电路的状态：是各触发器或锁存器状态的组合
- (2) 电路的现态：是各触发器或锁存器当前稳定状态的组合
- (3) 电路的次态：是各触发器或锁存器未来稳定状态的组合
- (4) 电路的状态转换可描述为有限状态机

n 个触发 / 锁存器的电路有 2^n 个状态

例如 $n = 2$, $2^2 = 4$, 电路具有 4 个状态: **00**、**01**、**10**、**11**

6.1.2 时序电路功能的表达

组合逻辑关系的表达方法

输出函数表达式
真值表
卡诺图

时序电路功能的表达方法

方程组
状态表
状态图
时序图

输出方程组
激励方程组
状态方程组

6.2 同步时序逻辑电路分析 6.2.1 表格法分析

例：表格法分析图示电路功能


解：(1) 电路组成

同步时序逻辑电路，米利型输出

(2) 写方程组

激励方程组： $T_1 = A \cdot Q_0$ ， $T_0 = A$

输出方程组： $Y = A \cdot Q_0 \cdot Q_1$



(3) 次态真值表 由激励信号功能，预测次态

输入	现态	激励函数		次态		输出
A	Q_1 Q_0	T_1	T_0	Q_1^{n+1}	Q_0^{n+1}	Y
0	0 0	0	0	0	0	0
0	0 1	0	0	0	1	0
0	1 0	0	0	1	0	0
0	1 1	0	0	1	1	0
1	0 0	0	1	0	1	0
1	0 1	1	1	1	0	0
1	1 0	0	1	1	1	0
1	1 1	1	1	0	0	1


(4) 米利型状态表

现态 Q_1 Q_0	次态 Q_1^{n+1} Q_0^{n+1} / Y	
	$A = 0$	$A = 1$
0 0	0 0 / 0	0 1 / 0
0 1	0 1 / 0	1 0 / 0
1 0	1 0 / 0	1 1 / 0
1 1	1 1 / 0	0 0 / 1


6.2.1 表格法分析

例：表格法分析图示电路功能

(5) 米利型状态图



(6) 典型时序图



$$Y = A \cdot Q_0 \cdot Q_1$$

(4) 米利型状态表

现态 $Q_1 Q_0$	次态 $Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$
0 0	0 0 / 0	0 1 / 0
0 1	0 1 / 0	1 0 / 0
1 0	1 0 / 0	1 1 / 0
1 1	1 1 / 0	0 0 / 1

(7) 功能描述

模 4 计数器。输入 $A = 0$ 时，暂停计数； $A = 1$ 时，增 1 计数，输出 Y 的下降沿为进位标志。

6.2.2 代数法分析

例：代数法分析图示电路功能

解：(1) 了解电路组成

同步时序电路

摩尔型输出


由状态方程，预测次态

(2) 写出方程组

激励：
$$\begin{cases} D_0 = \bar{Q}_0 \\ D_1 = X \oplus Q_0 \oplus Q_1 \end{cases}$$

状态：
$$\begin{cases} Q_0^{n+1} = D_0 = \bar{Q}_0 \\ Q_1^{n+1} = D_1 = X \oplus Q_0 \oplus Q_1 \end{cases}$$

输出：
$$Y = Q_1 \cdot Q_0$$




6.2.2 代数法分析

例：代数法分析图示电路功能

(3) 穆尔型状态表

现态 $Q_1 Q_0$	次态 $Q_1^{n+1} Q_0^{n+1}$		输出 Y
	X=0	X=1	
0 0	0 1	1 1	0
0 1	1 0	0 0	0
1 0	1 1	0 1	0
1 1	0 0	1 0	1

(4) 画穆尔型状态图




(2) 写出方程组

激励： $\begin{cases} D_0 = \bar{Q}_0 \\ D_1 = X \oplus Q_0 \oplus Q_1 \end{cases}$

状态： $\begin{cases} Q_0^{n+1} = D_0 = \bar{Q}_0 \\ Q_1^{n+1} = D_1 = X \oplus Q_0 \oplus Q_1 \end{cases}$

输出： $Y = Q_1 \cdot Q_0$

(5) 画波形



(6) 功能表述：模 4 可逆计数器；输入 $X=1$ 时，减 1 计数，输出 Y 上升沿为借位标志，否则增 1 计数，输出 Y 下降沿为进位标志。

6.2.2 代数法分析

例：代数法分析图示电路功能

解：(1) 电路组成

同步时序电路，摩尔型输出


(2) 写方程组

激励方程组： $D_0 = \overline{Q_1} \overline{Q_0}$, $D_1 = Q_0$, $D_2 = Q_1$

状态方程组： $Q_0^{n+1} = D_0 = \overline{Q_1} \overline{Q_0}$, $Q_1^{n+1} = D_1 = Q_0$, $Q_2^{n+1} = D_2 = Q_1$

输出方程组： $Y = Q_2 \overline{Q_1} \overline{Q_0}$

由状态方程，预测次态



6.2.2 代数法分析

例：代数法分析图示电路功能

解：(1) 电路组成

同步时序电路，摩尔型输出

(2) 写方程组

激励方程组： $D_0 = \bar{Q}_1 \bar{Q}_0$, $D_1 = Q_0$, $D_2 = Q_1$


状态方程组： $Q_0^{n+1} = D_0 = \bar{Q}_1 \bar{Q}_0$, $Q_1^{n+1} = D_1 = Q_0$, $Q_2^{n+1} = D_2 = Q_1$

输出方程组： $Y = Q_2 \bar{Q}_1 \bar{Q}_0$

(3) 摩尔型状态表

Q_2	Q_1	Q_0	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	1	0	0	0
0	1	1	1	1	0	0
1	0	0	0	0	1	1
1	0	1	0	1	0	0
1	1	0	1	0	0	0
1	1	1	1	1	0	0

(4) 摩尔型状态图




6.2.2 代数法分析

例：代数法分析图示电路功能

解：(5) 分析自启动能力

- 001, 010, 100 形成闭合回路，循环变化，称为有效状态，其余为无效状态
- 无论是何初态，经若干 CP 脉冲后，总能进入有效状态的电路有**自启动能力**


(6) 时序图



$$Y = Q_2 \bar{Q}_1 \bar{Q}_0$$

(7) 功能描述


- 模 3 循环码计数器，输出 Y 下降沿为进位标志
- 状态码每位输出信号频率是时钟频率的 3 分频，相位依次时延一个时钟周期



6.3 同步时序电路设计 6.3.1 设计同步时序电路的步骤

- 同步时序逻辑电路的设计是根据问题要求，设计出相应功能的电路
- **设计的目标**：使用尽可能少触发器和逻辑门实现预定逻辑功能

设计的一般步骤




6.3.1 设计同步时序电路的一般步骤

● 存储电路初始化：利用异步置 0、置 1 功能，设置触发器初态

- ◆ 手动复位产生异步置数信号
- ◆ 自动复位产生异步置数信号

● 触发器的状态激励表

- ◆ 由设计要求已知电路须从某现态转为某次态
- ◆ 为达成特定状态转换，须提供相应的激励信号



D 触发器状态激励表

$Q \rightarrow Q^{n+1}$		D
0	0	0
0	1	1
1	0	0
1	1	1

D 触发器功能表

D	Q^{n+1}	功能
0	0	置 0
1	1	置 1

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计一个 8421 BCD 码同步十进制增计数器

解：计数器是每个时钟周期，计数状态变更一次，状态码形式多样

(1) 状态激励表

CP 顺序	现态 $Q_3 Q_2 Q_1 Q_0$	D_3 Q_3^{n+1}	D_2 Q_2^{n+1}	D_1 Q_1^{n+1}	D_0 Q_0^{n+1}
0	0 0 0 0	0	0	0	1
1	0 0 0 1	0	0	1	0
2	0 0 1 0	0	0	1	1
3	0 0 1 1	0	1	0	0
4	0 1 0 0	0	1	0	1
5	0 1 0 1	0	1	1	0
6	0 1 1 0	0	1	1	1
7	0 1 1 1	1	0	0	0
8	1 0 0 0	1	0	0	1
9	1 0 0 1	0	0	0	0

(2) 激励方程组

设无关条件： $Q_3 Q_2 + Q_3 Q_1 = 0$

D_3 Karnaugh Map:

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	0	0
01		0	0	1	0
11		d	d	d	d
10		1	0	d	d

$$D_3 = Q_3 \bar{Q}_0 + Q_2 Q_1 Q_0$$

D_2 Karnaugh Map:

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		d	d	d	d
10		0	0	d	d

$$D_2 = Q_2 \bar{Q}_1 + Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0$$

D_1 Karnaugh Map:

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		d	d	d	d
10		0	0	d	d

$$D_1 = Q_1 \bar{Q}_0 + \bar{Q}_3 \bar{Q}_1 Q_0$$

D_0 Karnaugh Map:

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		d	d	d	d
10		1	0	d	d

$$D_0 = \bar{Q}_0$$

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计一个 8421 BCD 码同步十进制增计数器


解：(3) 检查自启动能力

$$D_3 = Q_3 Q_0 + Q_2 Q_1 Q_0 \quad \leftarrow \text{代入} \quad 1 \quad 0$$

$$D_2 = Q_2 \bar{Q}_1 + Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0 \quad 0 \quad 1$$

$$D_1 = Q_1 \bar{Q}_0 + \bar{Q}_3 \bar{Q}_1 Q_0 \quad 1 \quad 0$$

$$D_0 = \bar{Q}_0 \quad 1 \quad 0$$



若初态不满足无关条件 $Q_3 Q_2 + Q_3 Q_1 = 0$ 时，须检查自启动能力

方法：将该电路 6 个无效状态 1010、1011、1100、1101、1110、1111 分别作现态，代入电路的状态方程组而求出次态，若仍为无效状态，再以其为现态求次态，以此类推。

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计一个 8421 BCD 码同步十进制增计数器


解：(4) 由激励方程组绘逻辑电路图

$$D_3 = Q_3 Q_0 + Q_2 Q_1 Q_0$$

$$D_2 = Q_2 \bar{Q}_1 + Q_2 \bar{Q}_0 + \bar{Q}_2 Q_1 Q_0$$

$$D_1 = Q_1 \bar{Q}_0 + \bar{Q}_3 \bar{Q}_1 Q_0$$

$$D_0 = \bar{Q}_0$$



若需上电初态为 0000 开始计数，则由复位电路产生异步置 0 复位信号 $\overline{RESET}$

6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。

解：序列检测过程

0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0

(1) 逻辑抽象

输入 A ，输出 Y



设初态 a 与 110 无关


(2) 状态表

米利型原始状态表

现态	次态 / 输出 S^{n+1} / Y	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$a / 0$	$c / 0$
c	$d / 1$	$c / 0$
d	$a / 0$	$b / 0$

状态：
意义：
输入：





6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。

解：(3) 状态化简、编码：求出最简二进制状态表

等价状态：相同输入时，输出和次态也相同

- 合并等价状态，如 a 和 d ，状态 d 替换为 a ，并删除 d
- 状态编码： n 位状态码，需 n 个触发器。不同编码规则会影响电路结构

米利型原始状态表

现态	次态 / 输出 S^{n+1} / Y	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$a / 0$	$c / 0$
c	$d / 1$	$c / 0$
d	$a / 0$	$b / 0$

米利型简化状态表

现态	次态 / 输出 S^{n+1} / Y	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$a / 0$	$c / 0$
c	$a / 1$	$c / 0$

状态 a 代码： 00
状态 b 代码： 01
状态 c 代码： 11

米利型二进制状态表

现态 $Q_1 Q_0$		次态 $Q_1^{n+1} Q_0^{n+1} / Y$	
		$A = 0$	$A = 1$
0	0	00 / 0	01 / 0
0	1	00 / 0	11 / 0
1	1	00 / 1	11 / 0

6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。


解：(4) 二进制状态图

(5) 选择触发器的类型，如用 JK，列出状态激励表

设无关条件： $Q_1 \bar{Q}_0 = 0$

状态激励表

			状态输出			激励信号			
Q_1	Q_0	A	Q_1^{n+1}	Q_0^{n+1}	Y	J_1	K_1	J_0	K_0
0	0	0	0	0	/ 0	0	x	0	x
0	0	1	0	1	/ 0	0	x	1	x
0	1	0	0	0	/ 0	0	x	x	1
0	1	1	1	1	/ 0	1	x	x	0
1	1	0	0	0	/ 1	x	1	x	1
1	1	1	1	1	/ 0	x	0	x	0



米利型二进制状态表

现态 $Q_1 Q_0$	次态 $Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$
0 0	0 0 / 0	0 1 / 0
0 1	0 0 / 0	1 1 / 0
1 1	0 0 / 1	1 1 / 0

6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。

解：(6) 激励和输出方程

激励方程 $J_1 = Q_0 A, K_1 = \bar{A}$

$J_0 = A, K_0 = \bar{A}$

输出方程 $Y = Q_1 \bar{A}$

设无关条件： $Q_1 \bar{Q}_0 = 0$

状态激励表

			状态输出			激励信号			
Q_1	Q_0	A	Q_1^{n+1}	Q_0^{n+1}	Y	J_1	K_1	J_0	K_0
0	0	0	0	0	/0	0	x	0	x
0	0	1	0	1	/0	0	x	1	x
0	1	0	0	0	/0	0	x	x	1
0	1	1	1	1	/0	1	x	x	0
1	1	0	0	0	/1	x	1	x	1
1	1	1	1	1	/0	x	0	x	0

J_1 $Q_0 A$ $J_1 = Q_0 A$

	Q_1	00	01	11	10
0	0	0	0	1	0
1	d	d	x	x	

J_0 $Q_0 A$ $J_0 = A$

	Q_1	00	01	11	10
0	0	0	1	x	x
1	d	d	x	x	

K_1 $Q_0 A$ $K_1 = \bar{A}$

	Q_1	00	01	11	10
0	x	x	x	x	
1	d	d	0	1	

K_0 $Q_0 A$ $K_0 = \bar{A}$

	Q_1	00	01	11	10
0	x	x	0	1	
1	d	d	0	1	

Y $Q_0 A$ $Y = Q_1 \bar{A}$

	Q_1	00	01	11	10
0	0	0	0	0	
1	d	d	0	1	

6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。

解：(6) 激励和输出方程


$$\text{激励方程 } J_1 = Q_0 A, K_1 = \bar{A}$$

$$J_0 = A, K_0 = \bar{A}$$

$$\text{输出方程 } Y = Q_1 \bar{A}$$

(7) 若初始状态不能满足无关条件时，检查自启动能力

考察 $Q_1 Q_0 = 10$ 无效状态的情况：



$Q_1 Q_0 A$	$J_1 = Q_0 A$	$K_1 = \bar{A}$	$J_0 = A$	$K_0 = \bar{A}$	Q_1^{n+1}	Q_0^{n+1}	$Y = Q_1 \bar{A}$
1 0 0	0	1	0	1	0	0	1
1 0 1	0	0	1	0	1	1	0

虽可自启动，但 $A = 0, Q_1 Q_0 = 10 \rightarrow 00, Y = 1$ (出错)，故须修正输出方程

6.3.2 同步时序逻辑电路设计举例

例：设计串行 110 序列码检测器，该码中的 0 出现后要求立即输出 1，否则输出为 0。

解：(8) 若初始状态不能满足无关条件时，修正输出方程


激励方程 $J_1 = Q_0 A, K_1 = \bar{A}$

$J_0 = A, K_0 = \bar{A}$

输出方程 $Y = Q_1 \bar{A} \longrightarrow Y = Q_1 Q_0 \bar{A}$


	$Q_0 A$			
Q_1	00	01	11	10
0	0	0	0	0
1	d	d	0	1

(9) 根据输出、激励方程，绘制逻辑图



6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路



(1) 根据原始状态图列出原始状态表

原始状态表

现态 (S)	次态 / 输出 (S^{n+1}/Y)	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$c / 0$	$d / 0$
c	$a / 0$	$d / 0$
d	$e / 0$	$f / 1$
e	$a / 0$	$f / 1$
f	$g / 0$	$f / 1$
g	$a / 0$	$f / 1$


6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(2) 状态化简

简化状态表

现态 (S)	次态 / 输出 (S^{n+1} / Y)	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$c / 0$	$d / 0$
c	$a / 0$	$d / 0$
d	$e / 0$	$d / 1$
e	$a / 0$	$d / 1$



原始状态表

现态 (S)	次态 / 输出 (S^{n+1} / Y)	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$c / 0$	$d / 0$
c	$a / 0$	$d / 0$
d	$e / 0$	$d / 1$
e	$a / 0$	$d' / 1$
f	$e / 0$	$f / 1$
g	$a / 0$	$f / 1$

6.3.2 同步时序逻辑电路设计举例


例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(3) 状态分配

5 个状态，3 位代码，分配： $a = 000$ ， $b = 001$ ， $c = 010$ ， $d = 011$ ， $e = 100$

简化状态表

现态 (S)	次态 / 输出 (S^{n+1} / Y)	
	$A = 0$	$A = 1$
a	$a / 0$	$b / 0$
b	$c / 0$	$d / 0$
c	$a / 0$	$d / 0$
d	$e / 0$	$d / 1$
e	$a / 0$	$d / 1$



二进制状态表

现态 $Q_2 Q_1 Q_0$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$
0 0 0	000 / 0	001 / 0
0 0 1	010 / 0	011 / 0
0 1 0	000 / 0	011 / 0
0 1 1	100 / 0	011 / 1
1 0 0	000 / 0	011 / 1

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(4) 求激励方程、输出方程

根据二进制状态表，得到状态转移真值表及其相应的激励信号

状态激励表

$Q_2 Q_1 Q_0 A$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Y$
0 0 0 0	0 0 0 / 0
0 0 0 1	0 0 1 / 0
0 0 1 0	0 1 0 / 0
0 0 1 1	0 1 1 / 0
0 1 0 0	0 0 0 / 0
0 1 0 1	0 1 1 / 0
0 1 1 0	1 0 0 / 0
0 1 1 1	0 1 1 / 1
1 0 0 0	0 0 0 / 0
1 0 0 1	0 1 1 / 1

二进制状态表

现态 $Q_2 Q_1 Q_0$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$
0 0 0	000 / 0	001 / 0
0 0 1	010 / 0	011 / 0
0 1 0	000 / 0	011 / 0
0 1 1	100 / 0	011 / 1
1 0 0	000 / 0	011 / 1

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(4) 求激励方程、输出方程

状态激励表	D_2	D_1	D_0
$Q_2 Q_1 Q_0 A$	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1} / Y
0 0 0 0	0	0	0 / 0
0 0 0 1	0	0	1 / 0
0 0 1 0	0	1	0 / 0
0 0 1 1	0	1	1 / 0
0 1 0 0	0	0	0 / 0
0 1 0 1	0	1	1 / 0
0 1 1 0	1	0	0 / 0
0 1 1 1	0	1	1 / 1
1 0 0 0	0	0	0 / 0
1 0 0 1	0	1	1 / 1

无关条件： $Q_2 Q_1 + Q_2 Q_0 = 0$

D_2	$Q_0 A$	00	01	11	10
$Q_2 Q_1$					
00		0	0	0	0
01		0	0	0	1
11		d	d	d	d
10		0	0	d	d

D_1	$Q_0 A$	00	01	11	10
$Q_2 Q_1$					
00		0	0	1	1
01		0	1	1	0
11		d	d	d	d
10		0	1	d	d

$$D_2 = Q_1 Q_0 \bar{A}$$

$$D_1 = \bar{Q}_1 Q_0 + Q_1 A + Q_2 A$$

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(4) 求激励方程、输出方程

状态转移与激励信号真值表

Q_2 Q_1 Q_0 A	Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Y
0 0 0 0	0 0 0 / 0
0 0 0 1	0 0 1 / 0
0 0 1 0	0 1 0 / 0
0 0 1 1	0 1 1 / 0
0 1 0 0	0 0 0 / 0
0 1 0 1	0 1 1 / 0
0 1 1 0	1 0 0 / 0
0 1 1 1	0 1 1 / 1
1 0 0 0	0 0 0 / 0
1 0 0 1	0 1 1 / 1

无关条件： $Q_2 Q_1 + Q_2 Q_0 = 0$

D_0 $Q_0 A$

Q_2 Q_1	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	d	d	d	d
10	0	1	d	d

$D_0 = A$

Y $Q_0 A$

Q_2 Q_1	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	d	d	d	d
10	0	1	d	d

$Y = Q_1 Q_0 A + Q_2 A$

6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路


解：(5) 若初始状态不能满足无关条件时，检查自启动能力

将 3 个无效状态 101, 110, 111 作现态，在不同的输入信号作用下，代入激励方程，求其次态，可分析得电路有自启动的能力

$$D_0 = A, D_1 = \bar{Q}_1 Q_0 + Q_1 A + Q_2 A, D_2 = Q_1 Q_0 \bar{A}, Y = Q_1 Q_0 A + Q_2 A$$

二进制状态表

现态 $Q_2 Q_1 Q_0$	$Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} / Y$	
	$A = 0$	$A = 1$
0 0 0	000 / 0	001 / 0
0 0 1	010 / 0	011 / 0
0 1 0	000 / 0	011 / 0
0 1 1	100 / 0	011 / 1
1 0 0	000 / 0	011 / 1




6.3.2 同步时序逻辑电路设计举例

例：用 D 触发器设计状态变化满足下状态图的时序逻辑电路

解：(6) 由激励方程组和输出方程组，绘制逻辑图

$$\underline{D_0 = A}, \quad \underline{D_1 = \bar{Q}_1 Q_0 + Q_1 A + Q_2 A}, \quad \underline{D_2 = Q_1 Q_0 \bar{A}}, \quad \underline{Y = Q_1 Q_0 A + Q_2 A}$$



6.4 异步时序逻辑电路分析

1. 异步时序逻辑电路的分析方法

(1) 异步时序逻辑电路的特点：

- A. 没有统一的时钟脉冲信号同步
- B. 各存储元件状态变化不一定发生在同一时刻

(2) 分析步骤

脉冲异步时序逻辑电路分析步骤与同步时序电路分析基本相同：

- A. 写出时钟方程
- B. 写出输出方程组和激励方程组
- C. 得到次态方程组或列次态真值表
- D. 作出状态表、状态图和时序图
- E. 确定电路逻辑功能，检查自启动

6.4 异步时序逻辑电路分析

2. 注意事项

(1) 分析状态转换时必须考虑各触发器的时钟信号作用情况

有效边沿触发作用，则令 $CP_n = 1$ ；否则 $CP_n = 0$

根据激励信号确定 $CP_n = 1$ 的触发器次态， $CP_n = 0$ 的触发器保持不变

(2) 各状态转换须从输入信号所能触发的首个触发器开始，逐级确定

(3) 各状态转换均有一定的时间延迟

从现态 S 到次态 S^{n+1} 的转换过程中，会存在一段“不稳定”时期，在此期间，电路的状态是不确定的。只有全部触发器状态转换完毕后，电路才进入新的“稳定”状态，即电路的次态 S^{n+1}

6.4 异步时序逻辑电路分析


例：分析图示异步电路

1. 列各方程组

(1) 时钟方程

$$CP_0 = CLK, CP_1 = Q_0$$

(2) 输出方程组： $Z = Q_1 Q_0$



(3) 激励方程组： $D_0 = \overline{Q_0}, D_1 = \overline{Q_1}$

(4) 状态方程组： $Q_0^{n+1} = \overline{Q_0}, Q_1^{n+1} = \overline{Q_1}$

触发器如有时钟脉冲的上升沿作用时，其状态翻转；

如无时钟脉冲上升沿作用时，其状态不变；

电路为 Moore 型，由 D 触发器构成 T' 触发器，时钟有效边沿后状态翻转

6.4 异步时序逻辑电路分析

例：分析图示异步电路

解：2. 列状态表、画状态图


谁先触发？

时钟方程： $CP_0 = CLK$, $CP_1 = Q_0$ ； 输出方程： $Z = Q_1 Q_0$ ；

激励方程组： $D_0 = \bar{Q}_0$, $D_1 = \bar{Q}_1$ ； 状态方程组： $Q_0^{n+1} = \bar{Q}_0$, $Q_1^{n+1} = \bar{Q}_1$

状态表

CLK	Q_1	Q_0	CP_1	CP_0	Q_1^{n+1}	Q_0^{n+1}
1	0	0	1	1	1	1
1	1	1	1	1	1	0
1	1	0	1	1	0	1
1	0	1	1	1	0	0



6.4 异步时序逻辑电路分析

例：分析图示异步电路


解：2. 列状态表、画状态图

时钟方程： $CP_0 = CLK$, $CP_1 = Q_0$ ； 输出方程： $Z = Q_1 Q_0$ ；

激励方程组： $D_0 = \overline{Q_0}$, $D_1 = \overline{Q_1}$ ； 状态方程组： $Q_0^{n+1} = \overline{Q_0}$, $Q_1^{n+1} = \overline{Q_1}$

状态表


CLK	Q_1	Q_0	CP_1	CP_0	Q_1^{n+1}	Q_0^{n+1}
1	0	0	1	1	1	1
1	1	1		1	1	0
1	1	0	1	1	0	1
1	0	1		1	0	0



6.4 异步时序逻辑电路分析

例：分析图示异步电路


解：3. 画时序图



4. 逻辑功能


是异步二进制减计数器， Z 信号的上升沿为借位标志。电路也有序列信号发生器的功能

$$Z = Q_1 Q_0$$



6.4 异步时序逻辑电路分析

例：分析图示异步电路



解： 1. 列各方程组

(1) 时钟方程 $\overline{CP_0} = \overline{Q_2 + CLK} = \overline{Q_2} \overline{CLK}$ $\overline{CP_1} = \overline{Q_0}$

$$\overline{CP_2} = \overline{Q_0 Q_1 + Q_2 + CLK} = (\overline{Q_0 Q_1} + \overline{Q_2} + \overline{CLK})$$

谁先触发？

(2) 状态方程组： $Q_0^{n+1} = \overline{Q_0}$, $Q_1^{n+1} = \overline{Q_1}$, $Q_2^{n+1} = \overline{Q_2}$

6.4 异步时序逻辑电路分析

例：分析图示异步电路

解：2. 列状态表

$$\overline{CP}_0 = \overline{Q_2 + CLK} = \overline{Q_2} \overline{CLK} \quad \overline{CP}_1 = Q_0$$

$$\overline{CP}_2 = \overline{Q_0 Q_1 + Q_2 + CLK} = (\overline{Q_0 Q_1 + Q_2}) \overline{CLK}$$


Q_2	Q_1	Q_0	$\overline{CP}_2$	$\overline{CP}_1$	$\overline{CP}_0$	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	↓	0	0	1
0	0	1	0	↓	↓	0	1	0
0	1	0	0	0	↓	0	1	1
0	1	1	↓	↓	↓	1	0	0
1	0	0	↓	0	0	0	0	0
1	0	1	↓	0	0	0	0	1
1	1	0	↓	0	0	0	1	0
1	1	1	↓	0	0	0	1	1

$CP = 0$ 表示无时钟下降沿

6.4 异步时序逻辑电路分析

例：分析图示异步电路

解： 3. 画状态图



4. 逻辑功能

电路是一个异步五进制加计数电路，并具有自启动能力

6.5 若干典型时序逻辑集成电路

1. 寄存器


寄存器：由触发器组成，用于存储数据，比锁存器有更好的同步和抗干扰性

n 位寄存器包含 n 个触发器，可存储 n 位二进制代码

如：74HC374 是由 8 个 D 触发器构成的 8 位 CMOS 寄存器，与 8D 锁存器 74HC373 具有类似的逻辑功能，只是脉冲边沿和电平敏感的差别

FUNCTION TABLE
(each flip-flop)

INPUTS			OUTPUT
$\overline{OE}$	CLK	xD	xQ
L	$\uparrow$	H	H
L	$\uparrow$	L	L
L	H or L	X	Q^*
H	X	X	Z




6.5.1 寄存器和移位寄存器

2. 移位寄存器

例：同步 4 位上移寄存器

激励方程： $D_0 = D_{SI}$, $D_1 = Q_0$, $D_2 = Q_1$, $D_3 = Q_2$


状态方程： $Q_0^{n+1} = D_{SI}$, $Q_1^{n+1} = Q_0$, $Q_2^{n+1} = Q_1$, $Q_3^{n+1} = Q_2$



6.5.1 寄存器和移位寄存器

2. 移位寄存器

例：同步 4 位上移寄存器




设初态为 $Q_0Q_1Q_2Q_3 = 0101$

1↑ 后: $Q_0Q_1Q_2Q_3 = 1010$

2↑ 后: $Q_0Q_1Q_2Q_3 = 1101$


3↑ 后: $Q_0Q_1Q_2Q_3 = 0110$

4↑ 后: $Q_0Q_1Q_2Q_3 = 1011$



6.5.1 寄存器和移位寄存器

3. 多功能双向移位寄存器




$S_1S_0 = 00$, $D_m = Q_m$, $Q_m^{n+1} = Q_m$ 保持功能

$S_1S_0 = 01$, $D_m = Q_{m-1}$, $Q_m^{n+1} = Q_{m-1}$ 上移功能

$S_1S_0 = 10$, $D_m = Q_{m+1}$, $Q_m^{n+1} = Q_{m+1}$ 下移功能


$S_1S_0 = 11$, $D_m = DI_m$, $Q_m^{n+1} = DI_m$ 并行输入



6.5.1 寄存器和移位寄存器

3. 多功能双向移位寄存器

典型集成电路——74HC/HCT194



6.5.1 寄存器和移位寄存器

74HC/HCT194 功能表

输 入						输 出					
清零	控制信号		串行输入		时钟 CP	并行输入				$Q_0^{n+1} Q_1^{n+1} Q_2^{n+1} Q_3^{n+1}$	行
$\overline{CR}$	S_1	S_0	上移 D_{SU}	下移 D_{SD}		D_{I0}	D_{I1}	D_{I2}	D_{I3}		
L	X	X	X	X	X	X	X	X	X	L L L L	1
H	L	L	X	X	X	X	X	X	X	$Q_0 Q_1 Q_2 Q_3$	2
H	L	H	L	X	↑	X	X	X	X	L $Q_0 Q_1 Q_2$	3
H	L	H	H	X	↑	X	X	X	X	H $Q_0 Q_1 Q_2$	4
H	H	L	X	L	↑	X	X	X	X	$Q_1 Q_2 Q_3$ L	5
H	H	L	X	H	↑	X	X	X	X	$Q_1 Q_2 Q_3$ H	6
H	H	H	X	X	↑	D_{I0}^*	D_{I1}^*	D_{I2}^*	D_{I3}^*	$D_{I0} D_{I1} D_{I2} D_{I3}$	7


例：分析图示电路的逻辑功能，并绘出 $Q_0 \sim Q_3$ 波形

解： (1) 分析逻辑功能

$\overline{R}_{\text{ESET}} = 0$ 时: $S_1 = 1$, $S_0 = 1$, 置数模式, CP↑ 后置为 1110

$$\overline{R}_{\text{RESET}} = 1 \text{ 后: } S_1 = 0, S_0 = 1, \text{ 上移模式, } D_{\text{SU}} = Q_3$$

因 $Q_0 \sim Q_3$ 总有 1 位为 0, $S_1 S_0 = 01$, 故一直工作于循环上移模式



6.5.1 寄存器和移位寄存器

例：分析图示电路的逻辑功能，并绘出 $Q_0 \sim Q_3$ 波形

解： (2) 绘制状态波形


// shift194.v , 74x194 模块的 Verilog 行为建模

```

module shift194(output reg[3:0] Q,           // 状态输出端
                input  [1:0] S, input  Dsd, Dsu, // 模式选控, 串行下移、上移输入端
                input  CP, _CR, input  [3:0] D); // 时钟脉冲, 异步置 0, 并行置数输入端



always @(posedge CP, negedge _CR)
    if (~_CR) Q <= 4'b0000;
    else
        case (S)
            2'b00: Q <= Q;           // 保持
            2'b01: Q <= { Q[2:0], Dsu }; // 上移
            2'b10: Q <= { Dsd, Q[3:1] }; // 下移
            2'b11: Q <= D;           // 置数
        endcase
endmodule

```



6.5.1 寄存器和移位寄存器

```
// testbench.v
`include "shift194.v"
`timescale 1us/100ns
module tb;
    reg CP, _Reset;
    wire[3:0] Q;
    shift194 U1(.Q(Q), .S({~ (_Reset & (~ (& Q))), 1'b1}),
        .Dsd(1'b0), .Dsu(Q[3]), .CP(CP), ._CR(1'b1), .D(4'hE));
    initial begin
        $display("Running testbench");
        $monitor("test finished");
        $dumpfile("tb.vcd");
        $dumpvars(0, tb);
        _Reset = 0; CP = 0;
        #4 _Reset = 1;
        #10 $finish;
    end
    always #1 CP = ~CP;
endmodule
```



6.5.2 计数器

1. 异步 16 进制（模 16）计数器

由 4 个 T' 触发器构成


$\overline{CP}\downarrow$ 后 FF_0 翻转；

$Q_0\downarrow$ 后 FF_1 翻转；

$Q_1\downarrow$ 后 FF_2 翻转；

$Q_2\downarrow$ 后 FF_3 翻转

设 CP 频率 $f = 32 \text{ KHz}$



计数计数器也常用作定时器、分频脉冲发生器等

计数器的“数”：由计数器状态码表示，在脉冲作用下状态按序转移

计数器的“模”：计数器的有效状态数

计数功能：计数 $\overline{CP}\downarrow$ ，计数器状态码递增或递减

分频功能：状态码各位输出脉冲信号的频率是时钟脉冲的分频信号

6.5.2 计数器

1. 异步 16 进制（模 16）计数器

设 CP 频率 $f = 32 \text{ KHz}$

(1) 计数功能

Q_0 2 进制计数

Q_1Q_0 4 进制计数

$Q_2Q_1Q_0$ 8 进制计数

$Q_3Q_2Q_1Q_0$ 16 进制计数

(2) 分频功能


Q_0 2 分频 $f_0 = f / 2 = 16 \text{ KHz}$

Q_1 4 分频 $f_1 = f / 4 = 8 \text{ KHz}$

Q_2 8 分频 $f_2 = f / 8 = 4 \text{ KHz}$

Q_3 16 分频 $f_3 = f / 16 = 2 \text{ KHz}$

N 进制计数器的状态码最高位是时钟的 N 分频脉冲信号



异步计数器有时延累积问题
位数越多，对时钟频率的限制越大

6.5.2 计数器


1. 异步 16 进制（模 16）计数器

(3) 典型集成电路 74HC393

集成 2 个 4 位异步模 16 增计数器

下降沿触发，具有异步置 0 端 CR

可将 6 脚与 13 脚连接，由 1 脚输入计数时钟脉冲，构成模 256 增计数器



74HC393 逻辑符号

6.5.2 计数器

2. 同步 16 进制（模 16）计数器

设采用 T 触发器，计数使能端 E 为高电平有效时：

T 触发器需要翻转时， $T = 1$


T 触发器不需要翻转时， $T = 0$

Q_0 在各 CP 有效沿都翻转， $T_0 = E$

Q_1 仅在 $Q_0 = 1$ 时，才可翻转， $T_1 = Q_0 E$

Q_2 仅在 $Q_1 Q_0 = 11$ 时，才可翻转， $T_2 = Q_1 Q_0 E$

Q_3 仅在 $Q_2 Q_1 Q_0 = 111$ 时，才可翻转， $T_3 = Q_2 Q_1 Q_0 E$





计数 顺序	电路状态 $Q_3 Q_2 Q_1 Q_0$				进位 输出
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	0
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1
16	0	0	0	0	0

6.5.2 计数器

2. 同步 16 进制（模 16）计数器


设采用 T 触发器，计数使能端 E 为高电平有效时：



2. 同步 16 进制（模 16）计数器

典型集成电路 74LVC161

- CP 时钟脉冲输入端，上升沿有效
- CR 异步置零输入端，低电平有效
- PE 并行置数使能端，低电平有效
- $D[3:0]$ 同步并行置数端
- CET 进位使能端
- $CEP \cdot CET = 1$ 时，计数使能
- $Q[3:0]$ 计数状态码输出端
- TC 下降沿为进位标志，当 $CET = 1$ 且 $Q_3Q_2Q_1Q_0 = 1111$ 时， $TC = 1$



6.5.2 计数器

2. 同步 16 进制（模 16）计数器

典型集成电路 74LVC161


74LVC161 逻辑功能表

输 入									输 出				
清 零	预 置	使 能		时钟	预置数据输入				计 数				进 位
$\overline{CR}$	$\overline{PE}$	CEP	CET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
L	x	x	x	x	x	x	x	x	L	L	L	L	L
H	L	x	x	↑	D_3	D_2	D_1	D_0	D_3	D_2	D_1	D_0	#
H	H	L	x	x	x	x	x	x	保 持		保 持		#
H	H	x	L	x	x	x	x	x	保 持		保 持		L
H	H	H	H	↑	x	x	x	x	计 数		计 数		#

6.5.2 计数器

2. 同步 16 进制（模 16）计数器

典型集成电路 74LVC161




6.5.2 计数器

2. 同步 16 进制（模 16）计数器

典型集成电路 74LVC161

- (1) 异步清 0
- (2) 同步并行置数
- (3) 计数
- (4) 保持



$$TC = CET \cdot Q_3 Q_2 Q_1 Q_0$$

6.5.2 计数器

例： Verilog 描述同步模 16 计数器（类似 74LVC161 功能）

// counter161.v , 74x161 模块的 Verilog 行为建模

```
module counter161(output reg[3:0] Q, output TC,  
                 input CP, _CR, _PE, CEP, CET,  
                 input [3:0] D);
```

```
    wire CE;
```

```
    assign CE = CEP & CET;
```

```
    assign TC = CET & (Q == 4'hF);
```

```
    always @ (posedge CP, negedge _CR)
```

```
        if (~_CR)      Q <= 4'h0;
```

```
        else if (~_PE) Q <= D;
```


```
        else if (~CE)  Q <= Q;
```

```
        else           Q <= Q + 1'b1;
```

```
endmodule
```


6.5.2 计数器

```
// testbench.v
`include "counter161.v"
`timescale 1ns/100ps
module tb;
    reg CP, _CR, _PE, CEP, CET;
    reg [3:0] D;
    wire [3:0] Q;
    wire TC;
    counter74x161 test(Q, TC, CP, _CR, _PE, CEP, CET, D);
    initial
    begin
        $display("Running testbench");
        $dumpfile("wav.vcd");
        $dumpvars(0, tb);
        _CR = 1; _PE = 1; D = 4'h0; CP = 0; CEP = 0; CET = 0;
        #1 D = 4'hC;
        #2 _CR = 0;
        #1 _CR = 1; _PE = 0;
        #2 _PE = 1; CEP = 1; CET = 1; D = 4'h0;
        #12 CEP = 0;
        #2 CEP = 1; CET = 0;
        #4 $finish;
    end
    always #1 CP = ~CP;
endmodule
```



6.5.2 计数器


例：试用 74LVC161 构成同步模 2^{16} 计数器



计数：当 $CEP \cdot CET = 1$ ， $CP \uparrow$ 到达时进行一次计数

进位信号 TC ：只有当 $CET = 1$ 且 $Q_3Q_2Q_1Q_0 = 1111$ 时， $TC = 1$

6.5.2 计数器




$Q_3Q_2Q_1Q_0 = 1111$, $TC_0 = 1$, $CET_1 = CEP_1 = 1$, $CP \uparrow IC_0$, IC_1 计数 1 次

$Q_7Q_6Q_5Q_4Q_3Q_2Q_1Q_0 = 1111111$, $TC_0 = 1$, $CET_1 = CEP_1 = 1$, $TC_1 = 1$, $CET_2 = 1$, $CEP_2 = 1$,

$CP \uparrow IC_0$, IC_1 , IC_2 计数 1 次;

6.5.2 计数器



$Q_3Q_2Q_1Q_0 = 1111$, $TC_0 = 1$, $Q_{11}Q_{10}Q_9Q_8 = 1111$,

由于 $CET_2 = 0$, $TC_2 = 0$, $CP \uparrow$ 到 IC_0 , IC_1 计数 1 次, 但 IC_3 不计数;


$Q_{11}Q_{10}Q_9Q_8Q_7Q_6Q_5Q_4Q_3Q_2Q_1Q_0 = 111111111111$, $TC_0 = 1$, $TC_1 = 1$, $TC_2 = 1$,

$CP \uparrow$ IC_0 , IC_1 , IC_2 , IC_3 计数 1 次。

6.5.2 计数器

3. 异步多模（2/5/10）计数器

74HC390




6.5.2 计数器

例：将 74HC390 分别作 (1)、(2) 连接，试分析逻辑输出状态

(1) 将模 2 计数器的状态输出端与模 5 计数器时钟输入端连接

Back




0000→0001→0010→0011→0100→0101→0110→0111→1000→1001，模 10 计数器

状态码为 8421 码

The logo of Huazhong University of Science and Technology (HUST) is a circular emblem. It features the university's name in Chinese characters '华中科技大学' at the top and 'HUAZHONG UNIVERSITY OF SCIENCE AND TECHNOLOGY' around the bottom. In the center, there is a stylized blue 'HUST' acronym above the motto '明德厚学 求是创新' and 'WUHAN CHINA'.

(2) 将模 5 计数器的最高位输出端与模 2 计数器的时钟输入端连接



状态码为 5421 码

6.5.2 计数器

用集成计数器构成任意进制计数器

可用模 M 计数器实现模 N 计数器，若 $M < N$ ，需用多片

(1) 异步反馈置 0 或置数法：适于有异步置 0 或置数端的集成计数器

对目标计数器尾状态之后的状态译码，产生异步置 0 或置数使能信号，使计数器立刻被异步置 0 或置数

(2) 同步反馈置 0 或置数法：适于有同步置 0 或置数端的集成计数器

对目标计数器尾状态译码，产生同步置 0 或置数使能信号，等下一时钟有效沿到来时，将计数器状态置 0 或置数


6.5.2 计数器

例：用 74LVC161 构成九进制加计数器

解：74LVC161 有异步清 0 端，故可采用反馈异步清 0 法实现

模 9 计数器有 9 个状态，而 74LVC161 有 16 个状态，故只需 1 片




模 9 计数器的末状态为 1000，故对其后的状态 1001 译码，产生异步清 0 信号，使计数器立刻回到 0000 状态



6.5.2 计数器

例：用 74LVC161 构成九进制加计数器

解：





6.5.2 计数器

例：用 74LVC161 构成九进制加计数器

解：74LVC161 还有同步置数端，故也可采用反馈置数法

模 9 计数器的末状态为 **1000**，对其译码产生置数使能信号，在下一时钟有效沿到来时，将计数器状态置为预置数 **0000**






6.5.2 计数器

例：用 74LVC161 构成九进制加计数器

解：

$\overline{PE} = 0$ 后，下一 $CP \uparrow$ 置数
故无瞬时状态



6.5.2 计数器


例：用 74LVC161 构成九进制加计数器，实现如下计数过程

0111→1000→1001→1010→1011→1100→1101→1110→1111



解：采用反馈置数法

可用 1111 状态时的 TC 作置数使能，在有效脉冲沿时，置为 0111




6.5.2 计数器

例：74HC390 构成 24 进制加计数器

解：74HC390 只有高电平有效的异步清 0 端，故采用异步反馈清 0 法

74HC390 有两组 2、5 进制计数器，每组可构成模 10 计数器，两组级联可构成模 100 计数器。 $M=100$ ， $N=24$ ，故只需 1 片



计数有效末状态之后的状态为 0010 0100，即 8421 码 24

通过对其译码产生异步清 0 信号，使其回到 0000 状态


十位 +1

6.5.2 计数器

4. 环形计数器

设初始状态:

$$Q_0Q_1Q_2Q_3Q_4 = 10000$$



$$1\uparrow \text{ 后 } Q_0Q_1Q_2Q_3Q_4 = 01000$$



$$2\uparrow \text{ 后 } Q_0Q_1Q_2Q_3Q_4 = 00100$$

$$3\uparrow \text{ 后 } Q_0Q_1Q_2Q_3Q_4 = 00010$$

$$4\uparrow \text{ 后 } Q_0Q_1Q_2Q_3Q_4 = 00001$$


$$5\uparrow \text{ 后 } Q_0Q_1Q_2Q_3Q_4 = 10000$$

状态码各位输出 5 分频脉冲，相位逐位时延 $1T_{CP}$



6.5.2 计数器


5. 扭环形计数器



基本环形计数器，5 个触发器有 5 个有效状态，触发器利用率较低

若将移位寄存器反相输出与输入相连（扭一下），则构成扭环形计数器


扭环形计数器，5 个触发器有 10 有效状态



6.5.2 计数器

5. 扭环形计数器

使其能自启动




基本环形计数器，5 个触发器有 5 个有效状态，触发器利用率较低

若将移位寄存器反相输出与输入相连（扭一下），则构成扭环形计数器

扭环形计数器，5 个触发器有 10 有效状态

可对状态码译码，使输出保持环形计数器特征



5. 扭环形计数器

状态编号	Q'_4	Q'_3	Q'_2	Q'_1	Q'_0
0	0	0	0	0	0
1	0	0	0	0	1
2	0	0	0	1	1
3	0	0	1	1	1
4	0	1	1	1	1
5	1	1	1	1	1
6	1	1	1	1	0
7	1	1	1	0	0
8	1	1	0	0	0
9	1	0	0	0	0

译码输出表达式

$$Q_0 = \overline{Q'_4} \overline{Q'_0}$$

$$Q_1 = \overline{Q'_1} Q'_0$$

$$Q_2 = \overline{Q'_2} Q'_1$$

$$Q_3 = \overline{Q'_3} Q'_2$$

$$Q_4 = \overline{Q'_4} Q'_3$$

$$Q_5 = Q'_4 Q'_0$$

$$Q_6 = Q'_1 \overline{Q'_0}$$

$$Q_7 = Q'_2 \overline{Q'_1}$$

$$Q_8 = Q'_3 \overline{Q'_2}$$


$$Q_9 = Q'_4 \overline{Q'_3}$$

6.5.2 计数器

5. 扭环形计数器

典型集成电路：74x4017，在前电路增加了输入控制和输出译码

用上升沿敏感 $CP0$ 时须保持 $\overline{CP1}$ 为 0
用下降沿敏感 $\overline{CP1}$ 时须保持 $CP0$ 为 1



占空比为 1/2 的进位信号


6.5.2 计数器

5. 扭环形计数器

典型集成电路


74HC/HCT4017

典型计数波形如图



占空比为 1/2 的进位信号


74HC/HCT4017 的应用： RS232 字符帧发生器



6.6.1 GAL 的结构

GAL16V8 的逻辑结构

- 8 个输入缓冲器, 2~9
- 8 个三态输出缓冲器, 12~19
- 8 个输出逻辑宏单元 OLMC
- 与阵列 ($8 \times 8 \times 32 = 2048$ 个编程位)
 - ◆ 8 个 OLMC, 各单元输入来自 8 个与门
 - ◆ 各与门输入端有 32 个连接编程位
- 8 个反馈 / 输入缓冲器
- 来自相邻 OLMC 输出 $I/O(m)$
- CLK 1 脚, 输出三态控制 11 脚
- 电源 20 脚, 接地 10 脚



6.6.2 GAL 宏单元

OLMC 的组成


- (1) 或阵列
- (2) 异或门

控制输出的相位

$XOR(n) = 0$, 反相
 $XOR(n) = 1$, 同相

- (3) D 触发器
- (4) 4 个 MUX

n 为引脚号, 用 n 对 OLMC 编号



各宏单元有 1 位 XOR 控制位

对于 12, 19 单元, $\overline{SYN}$ 替代 $AC0$, SYN 替代 $AC1(m)$ 控制 FMUX
当 $SYN = 1$ 时, 使 1、11 脚作为输入信号反馈至与阵列输入端

0 ~ 2047 : 与阵列编程位		2048 ~ 2055 2056 ~ 2119		2120 ~ 2127 2128 ~ 2191		2192	2193
8 位 XOR(19~12)		64 位电子签名位 PT(63~0)		8 位 AC1(19~12)		64 位与项禁用位 PT(63~0)	1 位 SYN
							1 位 AC0

6.7 用 Verilog 描述时序电路 6.7.1 触发器的 Verilog 建模



● D 触发器的异步与同步置 0 行为

◆ 异步置 0

```
module A_DFF(output reg Q, input D, input CP, input _RD);
    always @(posedge CP, negedge _RD)
        Q <= (~_RD) ? 1'b0 : D;
endmodule
```

◆ 同步置 0

```
module S_DFF(output reg Q, input D, input CP, input _RD);
    always @(posedge CP)
        Q <= (~_RD) ? 1'b0 : D;
endmodule
```





6.7.2 计数器的 Verilog 建模

- 具有异步置 0 功能的 4 位加减计数器

```
module _4bit_counter(output reg [3:0] Q, input CP, _CLR, Mod);
    always @(posedge CP, negedge _CLR)
        if (~_CLR) Q <= 4'b0000;
        else Q <= (Mod ? Q + 1: Q - 1);
endmodule
```

无符号数相减，结果是有符号数，
故须符号位扩展

$\{Q, 1'h1\} = 2Q + 1$
5'h1D 是 -3 的补码
 $2Q + 1 - 3 = 2(Q - 1)$
只取高 4 位，即 $Q - 1$




6.7.2 计数器的 Verilog 建模

- 具有异步置 0 功能的 4 位加减计数器

```
module _4bit_counter(output reg [3:0] Q, input CP, _CLR, Mod);
    always @(posedge CP, negedge _CLR)
        if (~_CLR) Q <= 4'b0000;
        else Q <= (Mod ? Q + 1: Q + (-1));
endmodule
```

将 -1 的补码作为无符号数相加，无须符号位扩展



6.7.2 计数器的 Verilog 建模

- 变模计数器

```

module var_cnt(output reg [3:0] Q,
               input CP, _CLR, EN, S1, S0);
    always @(posedge CP, negedge _CLR)
        if (~_CLR) Q <= 4'd0;
        else if (EN)
            begin
                case ({S1, S0})
                    2'b00: Q <= (Q < 4'd5) ? Q + 1'd1 : 4'd0;
                    2'b01: Q <= (Q < 4'd7) ? Q + 1'd1 : 4'd0;
                    2'b10: Q <= (Q < 4'd9) ? Q + 1'd1 : 4'd0;
                    2'b11: Q <= (Q < 4'd14) ? Q + 1'd1 : 4'd0;
                endcase
            end
        else Q <= Q;
    endmodule

```

模式控制信号		模
S1	S0	
0	0	6 进制
0	1	8 进制
1	0	10 进制
1	1	15 进制


6.7.3 状态图的 Verilog 建模

- 穆尔型状态图：可采用 1 个 always 语句块实现

```

module moore_machine(output reg [1:0] Q, input A, CP, _CR);
    always @(posedge CP, negedge _CR) begin
        if(~_CR) Q <= 2'b00;
        else
            case(Q)
                2'b00: if(~A) Q <= 2'b01;
                2'b01: if(A) Q <= 2'b10; else Q <= 2'b11;
                2'b10: if(~A) Q <= 2'b11;
                2'b11: if(~A) Q <= 2'b00;
            endcase
        end
    end
endmodule

```





6.7.3 状态图的 Verilog 建模

- 米利型状态图一般采用 2 个 always 语句块实现

```

module Mealy_sequence_detector(output reg Y, input A, CP, _CR);
    reg[1:0] state, next_state;
    always @(negedge CP, negedge _CR) begin // 同步状态转移
        if (~_CR) state = 2'd0;
        else      state = next_state;
    end
    always @(state, A) begin // 异步输出
        case (state)
            2'd0: begin Y = 1'b0; next_state = (A == 1) ? 2'd1 : 2'd0; end
            2'd1: begin Y = 1'b0; next_state = (A == 1) ? 2'd3 : 2'd0; end
            2'd3: if (A == 1) begin Y = 1'b0; next_state = 2'd3; end
                  else begin Y = 1'b1; next_state = 2'd0; end
            default: begin Y = 1'b0; next_state = 2'd0; end
        endcase
    end
end
endmodule

```



6.7.3 状态图的 Verilog 建模

- 米利型状态图：1 个 always 语句块不易描述同步和异步行为

```
module Mealy_sequence_detector(output reg Y, input A, CP, _CR);
```

```
  reg [1:0] state;
```

```
  always @(negedge CP, negedge _CR) begin
```

```
    if (~_CR) begin state = 2'd0; Y = 1'b0; end
```

```
    else begin
```

```
      case (state)
```

```
        2'd0: begin state = A ? 2'd1 : 2'd0; Y = 1'b0; end
```

```
        2'd1: begin state = A ? 2'd3 : 2'd0; Y = 1'b0; end
```

```
        2'd3: if (A) begin state = 2'd3; Y = 1'b0; end
```

```
              else begin state = 2'd0; Y = 1'b1; end
```


```
        default: begin Y = 1'b0; state = 2'd0; end
```

```
      endcase
```


```
    end
```

```
  end
```

```
endmodule
```



存在什么问题?
Y 只能随时钟同步更新



康华光教材 7 版

6.1.1

6.1.8

6.2.3

6.5.1

6.5.13

6.5.17

6.7.7

6.7.8

6.1.1 已知一时序电路的状态表如表题 6.1.1 所示, A 为输入信号, 试作出相应的状态图。


表题 6.1.1

S^n	S^{n+1} / Z	
	$A = 0$	$A = 1$
a	$d/1$	$b/0$
b	$d/1$	$c/0$
c	$d/1$	$a/0$
d	$b/1$	$c/0$

6.1.8 已知转换表如表题 6.1.8 所示, 若电路的初始状态为 $Q_1 Q_0 = 00$, 输入信号 A 的波形如图题 6.1.8 所示, 输出信号为 Z , 试画出 $Q_1 Q_0$ 的波形 (设触发器为下降沿触发)。

表题 6.1.8


$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	$A = 0$	$A = 1$
00	$01/1$	$11/1$
01	$10/0$	$10/0$
10	$10/0$	$11/0$
11	$01/1$	$00/1$



图题 6.1.8




6.2.3 试分析图题 6.2.3 所示同步时序电路,画出状态图。



图题 6.2.3


6.5.1 试画出图题 6.5.1 所示电路的输出($Q_3 \sim Q_0$)波形,并分析该电路的逻辑功能。



图题 6.5.1

6.5.14 试分析图题 6.5.14 所示计数器,画出它的状态图,并确定它的模。(74×163 是具有同步清零功能的 4 位同步二进制递增计数器,其他功能与 74×161 相同)


6.5.13 (7 版)



图题 6.5.14

6.5.18 试分析图题 6.5.18 所示计数器,确定它的模。


6.5.17 (7 版)



图题 6.5.18

6.7.5 某电路的状态图如图题 6.7.5 所示,图中, M 为控制变量,当 $M=0$ 时,电路按顺时针方向所指的状态进行转换;当 $M=1$ 时,则按逆时针方向进行状态转换。试用 Verilog 描述该电路的功能,并用 Quartus II 软件进行逻辑功能仿真,并给出仿真波形。

6.7.7 (7 版)



图题 6.7.5

6.7.8 (7 版)

6.7.6 设计一个序列检测器电路。功能是检测出串行输入数据 Data 中的 4 位二进制序列 **0101** (自左至右输入),当检测到该序列时,输出 $Out=1$;没有检测到该序列时,输出 $Out=0$ 。要求:

- (1) 给出电路的状态编码,画出状态图(注意考虑序列重叠的可能性,如 **010101**,相当于出现两个 **0101** 序列)。
- (2) 用 JK 触发器和门电路来设计此电路。