


数字电路与逻辑设计

第 7 章 半导体存储器

张江山

zhangjs@hust.edu.cn

信息工程系




7.1 只读存储器

7.2 随机存取存储器

1. 掌握半导体存储器字、位、存储容量、地址、等基本概念
2. 理解半导体存储器芯片的关键引脚的意义，掌握典型应用
3. 掌握半导体存储器的扩展方法
4. 了解存储器的组成及工作原理


- 半导体存储器是数字系统不可缺少的组成部分
- 用来存放大量二值数据
- 属于大规模集成电路



7.1.1 ROM 的基本结构

存储器由存储阵列、地址译码器、输出控制电路三部分组成

- 存储阵列：多位存储单元排列成矩阵
- 字：按位编组，每次可读出一组
- 字长：字的位数
- 地址：每个字的编号




- 地址译码器：将输入的地址码译成相应的字单元控制信号，从存储矩阵中选出指定的存储单元组（字），将其数据送到输出控制电路
- 输出控制电路：通过三态缓冲器与数据总线连接，在控制信号作用下，将地址信号指定的存储单元组的数据输出

7.1.1 ROM 的基本结构




基本概念

- 字数：字的总量
- n 位地址，可寻址的字数为 2^n
- 存储容量 (M)：存储二值信息总量
 - ◆ $M = \text{字数} \times \text{位数}$
 - ◆ 如字长为 4，地址线的线数 $n = 3$ ，
字数 $= 2^3 = 8$ 的存储器
 - ◆ $M = \text{字数} \times \text{位数} = 2^3 \times 4 = 32$



7.1.1 ROM 的基本结构

- 存储单元（Cell）：字线与位线的交点
- 2 位地址，可寻址的 4 个字
- 若字长为 4，则容量为 16



浮栅管（Float-gate）


- 写：浮栅极充电， $I_{DS} = 0$ ，置 1
- 擦：浮栅极放电， $I_{DS} > 0$ ，置 0

7.1.2 二维译码与存储阵列

● 二维译码，如 $2^8 \times 1$ ROM 的地址译码

◆ 行译码器：4-16 译码器


◆ 列译码器：16-1 选择器



7.1.2 二维译码与存储阵列


- 存储阵列的交点处有 MOS 管相当存储 0，无 MOS 管相当存储 1

如: $A_7A_6A_5A_4A_3A_2A_1A_0$

$$= 00010001$$


7.1.2 二维译码与存储阵列

2 组 256×1 ROM 位扩展可构成 256×2 ROM




7.1.4 ROM 读操作实例

Atmel AT27C010 : 128K × 8 位 EPROM

字长 8 , 输出 $O_0 \sim O_7$

地址线 17 根, $A_0 \sim A_{16}$, 字数 $2^7 \times 2^{10} = 128 \times 1024 = 128K$



AT27C010 128K × 8 位 EPROM 工作模式

工作模式	$\overline{C}_S$	$\overline{O}_E$	$\overline{P}_{GM}$	$A_{16} \sim A_0$	V_{PP}	$O_7 \sim O_0$
读	0	0	x	A_i	x	数据输出
输出无效	x	1	x	x	x	高阻
等待	1	x	x	A_i	x	高阻
快速编程	0	1	0	A_i	V_{PP}	数据输入
编程校验	0	0	1	A_i	V_{PP}	数据输出

7.1.4 ROM 读操作实例


Atmel AT27C010 :

128K × 8 位 EPROM

字长 8

地址线 17 根,

字数 $2^7 \times 2^{10} = 128K$




AT27C010 读出过程操作:

- (1) 送有效地址信号;
- (2) 送有效片选信号 $\overline{C_E}$;
- (3) 送有效输出使能信号 $\overline{O_E}$, 一定延时后, 输出端输出有效数据;
- (4) 完成读操作后, 使片选信号 $\overline{C_E}$ 或输出使能信号 $\overline{O_E}$ 无效, 一定延时后, 数据输出端呈高阻态。

7.1.5 ROM 应用举例

ROM 可实现组合逻辑电路功能



真值表

一致性检测

多数表决

不一致检测

偶校验

A	B	C	F_3	F_2	F_1	F_0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	1	0
0	1	1	0	1	1	1
1	0	0	0	0	1	0
1	0	1	0	1	1	1
1	1	0	0	1	1	1
1	1	1	1	1	0	0

7.1.5 ROM 应用举例

例：用 ROM 实现二进制码与格雷码相互转换

采用 $2^5 \times 4 = 32 \times 4$ 的 ROM


5 根地址线，转换方向控制信号 C 由地址端最高位 A_4 输入

设： $C = 0$: 二进制码 $\rightarrow$ 格雷码转换

$C = 1$: 格雷码 $\rightarrow$ 二进制码转换

待转换码 $I_3 I_2 I_1 I_0$ 由地址输入端 $A_3 A_2 A_1 A_0$ 输入

输出码 $O_3 O_2 O_1 O_0$ 由数据输出端 $D_3 D_2 D_1 D_0$ 输出



使片选信号和使能信号保持有效

7.1.5 ROM 应用举例

写入 ROM 的数据

$A_4 = 0$

Binary $\rightarrow$ Gray

$A_4 = 1$

Gray $\rightarrow$ Binary

$A_4 A_3 A_2 A_1 A_0$	$D_3 D_2 D_1 D_0$	$A_4 A_3 A_2 A_1 A_0$	$D_3 D_2 D_1 D_0$
0 0 0 0 0	0 0 0 0	1 0 0 0 0	0 0 0 0
0 0 0 0 1	0 0 0 1	1 0 0 0 1	0 0 0 1
0 0 0 1 0	0 0 1 1	1 0 0 1 0	0 0 1 1
0 0 0 1 1	0 0 1 0	1 0 0 1 1	0 0 1 0
0 0 1 0 0	0 1 1 0	1 0 1 0 0	0 1 1 1
0 0 1 0 1	0 1 1 1	1 0 1 0 1	0 1 1 0
0 0 1 1 0	0 1 0 1	1 0 1 1 0	0 1 0 0
0 0 1 1 1	0 1 0 0	1 0 1 1 1	0 1 0 1
0 1 0 0 0	1 1 0 0	1 1 0 0 0	1 1 1 1
0 1 0 0 1	1 1 0 1	1 1 0 0 1	1 1 1 0
0 1 0 1 0	1 1 1 1	1 1 0 1 0	1 1 0 0
0 1 0 1 1	1 1 1 0	1 1 0 1 1	1 1 0 1
0 1 1 0 0	1 0 1 0	1 1 1 0 0	1 0 0 0
0 1 1 0 1	1 0 1 1	1 1 1 0 1	1 0 0 1
0 1 1 1 0	1 0 0 1	1 1 1 1 0	1 0 1 1
0 1 1 1 1	1 0 0 0	1 1 1 1 1	1 0 1 0

7.2 随机存取存储器 7.2.1 静态随机存取存储器

RAM 与 ROM 的最大区别是**随机读写**和**掉电即失**

RAM 又分为静态 SRAM 和动态 DRAM


1. SRAM 基本结构和输入输出

SRAM 由存储阵列、地址译码、I/O 控制三部分组成

$\overline{C}_S$: 片选信号 (器件工作使能)

$\overline{O}_E$: 读/输出使能信号


$\overline{W}_E$: 写使能信号



7.2.1 静态随机存取存储器

SRAM 的工作模式

工作模式	$\overline{C}_S$	$\overline{W}_E$	$\overline{O}_E$	$I/O_0 \sim I/O_{m-1}$
保持 (微功耗)	1	x	x	高阻
读	0	1	0	数据输出
写	0	0	x	数据输入
输出无效	0	1	1	高阻




7.2.1 静态随机存取存储器

2. RAM 存储单元

$X_i = 1$: T_5, T_6 导通, 存储单元与位线相通


$Y_j = 1$: T_7, T_8 导通, 位线与数据线相通



7.2.1 静态随机存取存储器

2. RAM 存储单元

写操作：设现态是 1， T_2 ， T_3 截止， T_1 和 T_4 导通




7.2.1 静态随机存取存储器

2. RAM 存储单元

写操作：设现态是 1，则 T_2 ， T_3 截止， T_1 和 T_4 导通


由位线输入 0 时，则 T_2 ， T_3 导通， T_1 和 T_4 截止




7.2.1 静态随机存取存储器

3. SRAM 的读写操作及时序图

(1) 典型读时序：设 *ADDRESS* 已就绪，且 $\overline{W}_E = 1$




(2) 典型写时序：



- SSRAM 的读写操作是在时钟脉冲同步控制下进行的
- SSRAM 增加了地址和输入寄存器、读写和丛发控制逻辑电路
- SSRAM 的丛发功能：
 - ◆锁存首地址后，在同步时钟作用下，由内部计数器产生连续的偏移地址
 - ◆在连续读写多字时，可减少外部地址总线占用时间，提高读写效率
 - ◆比如：内部的 2 位二进制计数器可产生连续 4 个低 2 位的偏移地址

7.2.2 同步静态随机存取存储器


A_{DV} 低电平时，使用一般模式读写，反之用丛发模式



7.2.3 动态随机存取存储器

1. DRAM 存储单元

- 静态随机存取存储器 SRAM 存储单元需 6 个 MOS 管，集成度受到限制
- 动态随机存取存储器 DRAM 存储单元需 1 个 MOS 管和 1 个小容量电容
- DRAM 是利用电容电荷存储效应
 - ◆电容充有电荷时，存储 1
 - ◆反之存储数据 0
- 电容上电荷易失，须定期刷新



7.2.3 动态随机存取存储器


写操作 $\overline{W_E} = 0$

$X=1$, T 导通, C 与位线 B 连通, 输入缓冲器选通, D_I 写入存储单元

读操作 $\overline{W_E} = 1$

$X=1$, T 导通, C 与位线 B 连通, 输出缓冲器选通, 数据从 D_O 输出


由于读操作会消耗 C 中电荷, 每次读后需要刷新



7.2.3 动态随机存取存储器


刷新操作可只选通行线实现

例如当 $X=1$, $\overline{W}_E=1$, $R_E=1$, 进行刷新, 这种刷新是整行刷新



7.2.3 动态随机存取存储器


DRAM 集成度高，容量大，为减少地址位，用行、列地址分时共享




7.2.3 动态随机存取存储器

DRAM 操作模式：


● **读 / 写操作**：行列地址分别送入地址寄存器后，在使能信号控制下完成读写操作



● **页模式操作**：行地址不变，只变列地址，有效提高连续地址读写速度



● **行刷新操作**：一次刷新指定行的所有单元




- 系统内存一般是由多个 **RAM** 芯片扩展而成的
- 存储容量的扩展：
 - ◆ 字长扩展（位扩展），通常 **RAM** 芯片字长为 **1**、**4**、**8**、**16** 和 **32** 位，当设计的存储器位数超过 **RAM** 芯片字长时，要进行位扩展
 - ◆ 字数扩展，当 **RAM** 芯片的存储容量达不到设计存储器容量要求时，要用多个 **RAM** 芯片进行字数扩展

7.2.4 存储器容量扩展

1. 字长（位数）的扩展

可将器件的地址线、控制线并联，各器件的数据输入 / 输出端作为字的一部分

例：用 $4K \times 4$ 位的 4 片芯片组成 $4K \times 16$ 位的存储系统



7.2.4 存储器容量扩展

2. 字数扩展

需增加高位地址，经译码后产生各器件的使能信号

例：用 $8K \times 8$ 位的芯片组成 $32K \times 8$ 位的存储系统

$8K \times 8$ 芯片：存储单元 $8K = 8 \times 1024 = 2^3 \times 2^{10} = 2^{13}$ ，13 根地址线 $A_0 \sim A_{12}$

$32K \times 8$ 存储系统：存储单元 $32K = 2^5 \times 2^{10} = 2^{15}$ ，15 根地址线 $A_0 \sim A_{14}$

利用外加译码器对 A_{13}, A_{14} 译码，即采用 2-4 线译码器，译码器输出控制存储器芯片的片选使能输入端，实现存储单元的扩展


芯片地址范围确定方法

片选信号确定后，保持片选地址不变，取芯片的地址最小和最大，就确定了该芯片的地址范围

7.2.4 存储器容量扩展

2. 字数扩展：需增加高位地址，经译码后产生各器件的使能信号

例：用 $8K \times 8$ 位的芯片组成 $32K \times 8$ 位的存储系统




7.2.4 存储器容量扩展

3. 字长、字数同时扩展

例：使用 IDT71V256 (32K×8b) SRAM 器件设计 64K×32b 存储器模块

Truth Table

$\overline{WE}$	$\overline{CS}$	$\overline{OE}$	I/O	Function
X	H	X	High-Z	Standby (LSB)
X	V _{HC}	X	High-Z	Standby (LSB ₁)
H	L	H	High-Z	Output Disable
H	L	L	Out	Read
L	L	X	DN	Write



解：

- 1) 容量对比： $64K \times 32b / (32K \times 8b) = 8$ (片)，设 $D_{EV}[7:0]$
- 2) 字长对比： $32b / 8b = 4$ 片一组，进行字长扩展
- 3) 字数对比： $64K / 32K = 2$ 组，设 $S_{ET[1]} \cdot D_{EV}[7:4]$ ， $S_{ET[0]} \cdot D_{EV}[3:0]$
- 4) 模块和器件地址位数： $64K = 2^{16}$ ， $32K = 2^{15}$ ，设 $M_{OD} \cdot A_{DDR}[15:0]$ ， $D_{EV} \cdot A_{DDR}[14:0]$
- 5) 模块低位地址直连各个器件： $M_{OD} \cdot A_{DDR}[14:0] \rightarrow D_{EV}[7:0] \cdot A_{DDR}[14:0]$
- 6) 模选信号与高位地址译码得到组选信号： $D_{EC}(\overline{M}_S, A_{DDR}[15]) \rightarrow \overline{S}_S[1:0]$

$\overline{M}_S$	$A_{DDR}[15]$	$\overline{S}_S[1]$	$\overline{S}_S[0]$
0	0	1	0
0	1	0	1


$$\overline{S}_{S[0]} = \overline{\overline{M}_S} \cdot \overline{A_{DDR}[15]}$$

$$\overline{S}_{S[1]} = \overline{\overline{M}_S} \cdot A_{DDR}[15]$$

7.2.4 存储器容量扩展

3. 同时实现字数、位数的扩展

例：使用 IDT71V256 (32K×8b) SRAM 器件设计 64K×32b 存储器模块



$\overline{M}_S$	$A_{DDR[15]}$	$\overline{S}_{S[1]}$	$\overline{S}_{S[0]}$
0	0	1	0
0	1	0	1


$$\overline{S}_{S[0]} = \overline{\overline{M}_S} \cdot \overline{A_{DDR[15]}}$$

$$\overline{S}_{S[1]} = \overline{\overline{M}_S} \cdot A_{DDR[15]}$$

7.2.5 RAM 应用举例——LED 点阵显示屏

设时钟频率 $f_{CP} > 800 \text{ Hz}$ ，则帧刷新率 $f_F > f_{CP} / 32 = 25 \text{ F/S}$

刚超过视觉暂留频率



康华光教材 7 版：

7.1.1 指出下列存储系统各具有多少个存储单元,至少需要几根地址线 and 数据线。

(1) $64\text{K} \times 1$ (2) $256\text{K} \times 4$ (3) $1\text{M} \times 1$ (4) $128\text{K} \times 8$

7.1.3 试确定用 ROM 实现下列逻辑函数时所需的容量:(1)实现两个 3 位二进制数相乘的乘法器;(2)将 8 位二进制数转换成十进制数(用 BCD 码表示)的转换电路。

7.2.5 试用具有片选使能 $\overline{CE}$ 、输出使能 $\overline{OE}$ 、读/写控制 $\overline{WE}$ 、容量为 $8\text{K} \times 8$ 位的 SRAM 芯片,设计一个 $16\text{K} \times 16$ 位的存储器系统,试画出其逻辑图。