

数字电路与逻辑设计

第3章 逻辑门电路

张江山

zhangjs@hust.edu.cn

信息工程系

3.1 逻辑门电路简介

3.2 基本 CMOS 逻辑门电路

3.3 CMOS 逻辑门电路的不同输出结构及参数

3.4 类 NMOS 和 BiCMOS 逻辑门电路 *

3.5 TTL 逻辑门电路 *

3.6 ECL 逻辑门电路 *

3.7 逻辑描述中的几个问题


3.8 逻辑门电路使用中的几个实际问题

3.9 用 VerilogHDL 描述 CMOS 逻辑门电路

1. 了解半导体器件的开关特性以及逻辑门内部电路结构
2. 理解三态门、OD 门和传输门的逻辑功能和应用
3. 了解 CMOS 逻辑门电路的输入与输出电路结构
4. 了解逻辑门应用接口问题
5. 了解 Verilog HDL 开关级建模方法


3.1 逻辑门电路简介 3.1.1 各种逻辑门电路系列简介

1. 逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路
2. 逻辑门电路的分类



1. TTL (Transistor-Transistor Logic) 集成电路


TTL 是应用最早较成熟的集成电路，曾被广泛应用



2. CMOS (Complementary Metal Oxide Semiconductor) 集成电路

速度已赶超 TTL 电路，功耗和抗干扰能力远优于 TTL 电路



目前已广泛应用于超大规模、甚大规模集成电路



3.1.2 开关电路

逻辑变量取值 0 或 1，对应电路中电子器件的“闭合”与“断开”

MOS 管或 BJT 管可作为开关，其中 MOS 管分类有



3.2.1 MOS 管及其开关特性

物质导电能力

导电能力取决于载流子的多少

N 型半导体

其中自由电子（负）浓度远大于空穴（正）浓度

自由电子为多数载流子（多子），空穴为少数载流子（少子）

P 型半导体

其中空穴浓度远大于自由电子

空穴为多数载流子（多子），自由电子为少数载流子（少子）

PN 结



本征半导体内的 N 型和 P 型半导体的交界处形成 PN 结

3.2.1 MOS 管及其开关特性

金属 - 氧化物 - 半导体场效应管 MOSFET，简称 MOS 管

分为：N 沟道 MOSFET，简称 NMOS

P 沟道 MOSFET，简称 PMOS




增强型 NMOS 管结构

3.2.1 MOS 管及其开关特性

1. N 沟道增强型 MOS 管

正极性开启电压 $V_{TN} = +|V_T|$

- $v_{GB} = v_{GS} = 0$ 时，漏源之间被两个背靠背的 PN 结隔离， v_{DS} 不能使 D 和 S 极之间产生电流 i_D
- $0 < v_{GB} = v_{GS} < V_{TN}$ 时，电场向下排斥栅极下方衬底表层空穴，并吸引自由电子，使衬底表面形成耗尽层， v_{DS} 仍不能产生漏极电流 i_D
- $v_{GB} = v_{GS} > V_{TN}$ 时，栅极下方表层汇聚的电子数量多于空穴，形成反型层，即 N 型沟道，此时 v_{DS} 可产生漏极电流 i_D



3.2.1 MOS 管及其开关特性

● 工作状态


无沟道, $i_D = 0$

$$v_{GB} = v_{GS} < V_{TN}$$

$$v_{GD} = v_{GS} - v_{DS} < V_{TN}$$

$$-\leftarrow v_{GS} \rightarrow + \leftarrow v_{GD} \rightarrow -$$

0 V 0.5 V 1 V




$$v_{GB} = v_{GS} > V_{TN}$$


$$v_{GD} = v_{GS} - v_{DS} < V_{TN}$$

$$-\leftarrow v_{GS} \rightarrow + \leftarrow v_{GD} \rightarrow -$$

0 V 5 V 5 V



i_D / v_{DS} 输出特性曲线 $V_{TN} = 1\text{ V}$




$$v_{GB} = v_{GS} > V_{TN}$$

$$v_{GD} = v_{GS} - v_{DS} > V_{TN}$$

$$-\leftarrow v_{GS} \rightarrow + \leftarrow v_{GD} \rightarrow -$$

0 V 5 V 1 V



$$r_{DSS} = \left. \frac{dv_{DS}}{di_D} \right|_{v_{GS}=\text{const}} = \frac{2v_{DS}}{K_N(v_{GS}-V_{TN})^2}$$


$$r_{DSO} = \left. \frac{dv_{DS}}{di_D} \right|_{v_{GS}=\text{const}} = \frac{1}{K_N(v_{GS}-V_{TN})}$$

电导常数 K_N 由工艺与沟道宽长比确定

沟道形成

变阻值 r_{DSO} 反比于当前 v_{GS}
漏极电流 i_D 正比于 v_{DS}

i_D / v_{GS} 转移特性曲线




3.2.1 MOS 管及其开关特性

2. 典型 MOS 管开关特性


(1) 增强型 NMOS 管

- 正极性开启电压 $V_{TN} = +|V_T|$
- $v_{GB} = v_{GS} > V_{TN}$ 时, 处于饱和或变阻区, 导通
- $v_{GB} = v_{GS} < V_{TN}$ 时, 处于截止区, $i_D = 0$




(2) 增强型 PMOS 管

- 结构与增强型 NMOS 管相反, 负极性开启电压 $V_{TP} = -|V_T|$
- $v_{GB} = v_{GS} < V_{TP}$ 时, 处于饱和或变阻区, 导通
- $v_{GB} = v_{GS} > V_{TP}$ 时, 处于截止区, $i_D = 0$




(3) 耗尽型 NMOS 管

- 绝缘层掺正离子, 已形成 N 沟道, 负极性夹断电压 $V_{TN} = -|V_T|$
- $v_{GB} = v_{GS} > V_{TN}$ 时, 处于饱和或变阻区, 导通
- $v_{GB} = v_{GS} < V_{TN}$ 时, N 沟道被夹断, 处于截止区, $i_D = 0$




(4) 耗尽型 PMOS 管

- 绝缘层掺负离子, 已形成 P 沟道, 正极性夹断电压 $V_{TP} = +|V_T|$
- $v_{GB} = v_{GS} < V_{TP}$ 时, 处于饱和或变阻区, 导通
- $v_{GB} = v_{GS} > V_{TP}$ 时, P 沟道被夹断, 处于截止区, $i_D = 0$




3.2.1 MOS 管及其开关特性

3. MOS 管的开关作用



以增强型 NMOS 为例：


- 输入低电平 $v_I < V_{TN}$ 时，处于截止区，输出高电平 V_{OH}
- 输入高电平 $v_I > V_{TN}$ 时，处于变阻区，输出低电平 V_{OL}
- 栅极、漏极与衬底之间，栅极与漏极之间，存在电容，开关状态转换伴随有充放电过程





3.2.1 MOS 管及其开关特性

例：如图所示各 MOSFET 管的 $|V_T| = 1\text{ V}$ ， $R_P = 2\text{ k}\Omega$ ，导通时电流 $i_D = 1\text{ mA}$ ， R_P 压降 2 V ，试确定其工作状态。


一般 NMOS 用于下拉管，S 极接地；PMOS 用于上拉管，S 极接电源；以使 S 极电压已知，由 v_{GS} 控制其开关状态。





增强型 NMOS




增强型 PMOS



增强型 NMOS



增强型 PMOS



解：(a) $V_{TN} = +1\text{ V}$ ， $v_{GB} = v_{GS} = 3\text{ V} \geq V_{TN}$ ，导通。 $v_{GD} = v_{GS} - v_{DS} = 2\text{ V} \geq V_{TN}$ ，处于变阻区；
 (b) $V_{TP} = -1\text{ V}$ ， $v_{GB} = v_{GS} = 0\text{ V} \geq V_{TP}$ ，处于截止区， $i_D \approx 0$ ；
 (c) $V_{TN} = +1\text{ V}$ ， $v_{GB} = v_{GS} = 0\text{ V} \leq V_{TN}$ ，处于截止区， $i_D \approx 0$ ；
 (d) $V_{TP} = -1\text{ V}$ ， $v_{GB} = v_{GS} = -3\text{ V} \leq V_{TP}$ ，导通。 $v_{GD} = v_{GS} - v_{DS} = -2\text{ V} \leq V_{TP}$ ，处于变阻区。

3.2.2 CMOS 反相器


1. 工作原理

CMOS 反相器电路如图

$$V_{TN} = 1V$$

$$V_{TP} = -1V$$

$$V_{DD} = 5V > (V_{TN} + |V_{TP}|)$$




v_I	v_{GSN}	T_N	v_{GSP}	T_P	v_O
0 V	0 V	截止	-5 V	导通	5 V
5 V	5 V	导通	0 V	截止	0 V

真值表

v_I	v_O
0	1
1	0

逻辑表达式: $L = \bar{A}$

逻辑图



3.2.2 CMOS 反相器

2. 电压传输特性和电流传输特性

- AB 段 ($v_I < 1\text{ V}$): T_N 截止, T_P 处于变阻区导通



$$v_O = 5\text{ V}, i_D \approx 0$$

- BE 段 ($1\text{ V} < v_I < 4\text{ V}$): 两管处于变阻区或饱和区均导通

◆ $v_I = 2.5\text{ V}$ 时, 两管处于饱和区, $v_O = 2.5\text{ V}$, i_D 为最大饱和电流

- EF 段 ($v_I > 4\text{ V}$): T_P 截止, T_N 处于变阻区导通


$$v_O = 0\text{ V}, i_D \approx 0$$



静态功耗低


3.2.2 CMOS 反相器

3. 输入逻辑电平和输出逻辑电平



无定义

(Transfer characteristic)



无定义

输入低电平的上限值 $V_{IL(max)}$

输入高电平的下限值 $V_{IH(min)}$

输出高电平的下限值 $V_{OH(min)}$

输出低电平的上限值 $V_{OL(max)}$



3.2.2 CMOS 反相器

4. CMOS 反相器的工作速度

CMOS 反相器驱动其他 MOS 管负载时，负载是容性阻抗

$v_I = 0$ 时， T_N 截止， T_P 导通，负载杂散电容 C_L 充电，由于 T_P 导通电阻小，故充电时间常数 RC 小，充电速度快。同理，可分析放电情况

因电路是互补对称的，故其导通与截止的开关时间相等




3.2.3 其它基本 CMOS 逻辑门

1. CMOS 与非门

$$V_{TN} = 1\text{ V} \quad V_{TP} = -1\text{ V}$$

(a) 电路结构



输入端越多，并、串管越多，
输出低电平时 $v_{OL} < V_{OL(max)}$ ，
PMOS 并联截止阻值越小，
NMOS 串联导通阻值越大，
 v_{OL} 越高，但不能高于 $V_{OL(max)}$


CMOS 与门一般是由与非门 + 非门实现
故 CMOS 与门的时延较长于与非门

(b) 工作原理

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	1
1	0	导通	截止	截止	导通	1
1	1	导通	截止	导通	截止	0

$$\text{与非门 } L = \overline{A \cdot B}$$


N 输入的与非门的电路？
输入端增加有什么问题？



3.2.3 其它基本 CMOS 逻辑门

2. CMOS 或非门

CMOS 或非门一般是由或非门 + 非门实现
故 CMOS 或非门的时延较长于或非门



$$V_{TN} = 1\text{ V} \quad V_{TP} = -1\text{ V}$$


<i>A</i>	<i>B</i>	T_{N1}	T_{P1}	T_{N2}	T_{P2}	<i>L</i>
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	0
1	0	导通	截止	截止	导通	0
1	1	导通	截止	导通	截止	0

N 输入的或非门的电路的结构？

$$\text{或非门 } L = \overline{A + B}$$




输入端增加有什么问题？

输入端越多，并、串管越多，
输出高电平时 $v_{OH} > V_{OH(min)}$ ，
PMOS 串联导通阻值越大，
NMOS 并联截止阻值越小，
 v_{OH} 越低，但不能低于 $V_{OH(min)}$



3.2.4 CMOS 传输门

CMOS 传输门电路的工作原理



对称型 T_N 和 T_P ，设 $V_{TP} = -1\text{ V}$ ， $V_{TN} = +1\text{ V}$
 v_I 的变化范围为 $0 \sim +5\text{ V}$

1. 当 $C = 0\text{ V}$ ， $\bar{C} = +5\text{ V}$ 时


T_N : $v_{GBN} = 0\text{ V} - 0\text{ V} < V_{TN}$ ，截止区

T_P : $v_{GBP} = 5\text{ V} - 5\text{ V} > V_{TP}$ ，截止区

开关断开，不能转送信号

3.2.4 CMOS 传输门

CMOS 传输门电路的工作原理



2. 当 $C = +5\text{ V}$, $\bar{C} = 0\text{ V}$ 时

T_N : $v_{GBN} = 5\text{ V} - 0\text{ V} > V_{TN}$, 导通

T_P : $v_{GBP} = 0\text{ V} - 5\text{ V} < V_{TP}$, 导通

(1) $v_I \approx v_O = 0 \sim 1\text{ V}$

T_N : $v_{GDN} = 5 - v_I \approx v_{GSN} = 5 \sim 4\text{ V} > V_{TN}$, 变阻区

T_P : $v_{GSP} = 0 - v_I \approx v_{GDP} = 0 \sim -1\text{ V} > V_{TP}$, 饱和区

(2) $v_I \approx v_O = 1 \sim 4\text{ V}$

T_N : $v_{GDN} = 5 - v_I \approx v_{GSN} = 4 \sim 1\text{ V} > V_{TN}$, 变阻区

T_P : $v_{GSP} = 0 - v_I \approx v_{GDP} = -1 \sim -4\text{ V} < V_{TP}$, 变阻区


(3) $v_I \approx v_O = 4 \sim 5\text{ V}$

T_N : $v_{GDN} = 5 - v_I \approx v_{GSN} = 1 \sim 0\text{ V} < V_{TN}$, 饱和区

T_P : $v_{GSP} = 0 - v_I \approx v_{GDP} = -4 \sim -5\text{ V} < V_{TP}$, 变阻区

开关闭合, 转送信号, $v_O \approx v_I$

3.3 CMOS 逻辑门电路的不同输出结构及参数



CMOS 集成电路在输入、输出端由反相器和二极管分别构成缓冲和保护电路
缓冲电路可使各种不同逻辑功能的集成电路具有统一的 I/O 电气特性参数


3.3.1 输入保护电路和缓冲电路

输入保护电路和缓冲电路

输入端保护电路

CMOS 集成电路输入端是栅极，栅极与沟道间的 SiO_2 层很薄，易被击穿。

二极管输入保护电路可使输入电压被限制在正常范围之内。




- (1) $-0.7\text{ V} < v_I < V_{\text{DD}} + 0.7\text{ V}$ ，允许输入电压范围， D_1, D_2 截止
- (2) $v_I > V_{\text{DD}} + 0.7\text{ V}$ ， D_1 导通， D_2 截止， $v_I = V_{\text{DD}} + 0.7\text{ V}$
- (3) $v_I < -0.7\text{ V}$ ， D_1 截止， D_2 导通， $v_I = -0.7\text{ V}$

3.3.2 CMOS 漏极开路（OD）门和三态输出门电路

CMOS 漏极开路门


普通 CMOS 门电路输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。



3.3.2 CMOS 漏极开路 (OD) 门和三态输出电路

CMOS 漏极开路门

(1) 漏极开路门的结构与逻辑符号




(a) 工作时必须外接电源和电阻

(b) 与非逻辑不变

(c) 可以实现线与功能

漏极开路门输出连接



$$L = \overline{A \cdot B \cdot C \cdot D}$$

3.3.2 CMOS 漏极开路（OD）门和三态输出电路


CMOS 漏极开路门

(2) 上拉电阻对 OD 门动态性能的影响

$L=1$ 时：对 C_L 充电，时间常数为 $R_P C_L$
 R_P 愈小，充电时间愈小，开关速度愈快

$L=0$ 时：通过导通管对 C_L 放电

R_P 愈小， C_L 放电初始电压越高，灌电流 I_{OL} 越大，功耗亦越大，故 R_P 过小可能导致 I_{OL} 超过允许的最大值 $I_{OL(max)}$



$$I_{OL} \leq I_{OL(max)} = \frac{V_{OL(max)}}{r_{DS}}$$


3.3.2 CMOS 漏极开路 (OD) 门和三态输出电路

CMOS 漏极开路门

(3) 上拉电阻的计算


a. 输出为 0 时，至少有 1 个 OD 门末端 NMOS 管导通

当只 1 个 OD 门导通时，要求其灌电流 $I_{OL} \leq I_{OL(max)}$



$$\frac{V_{DD} - V_{OL(max)}}{R} + I_{IL(total)} \leq I_{OL(max)}$$

$$R \geq R_{min} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$




3.3.2 CMOS 漏极开路 (OD) 门和三态输出电路

CMOS 漏极开路门


(3) 上拉电阻的计算

b. 输出为 1 时，全部 OD 门输出 1，须 $v_{OH} \geq V_{OH(min)}$



$$\frac{V_{DD} - V_{OL(max)}}{R} + I_{IL(total)} \leq I_{OL(max)}$$

$$R \geq R_{min} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$



$$V_{DD} - (I_{IH(total)} + I_{OH(total)}) R \geq V_{OH(min)}$$


$$R \leq R_{max} = \frac{V_{DD} - V_{OH(min)}}{I_{IH(total)} + I_{OH(total)}}$$

$$\frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}} \leq R \leq \frac{V_{DD} - V_{OH(min)}}{I_{IH(total)} + I_{OH(total)}}$$


3.3.2 CMOS 漏极开路（OD）门和三态输出门电路

三态（TSL）输出门电路

三态门有 3 种输出状态：输出高电平、输出低电平、高阻状态



逻辑功能：
控制信号高电平有效的时延缓冲



使能 EN	输入 A	输出 L
1	0	0
1	1	1
0	×	高阻

3.3.3 CMOS 逻辑门电路的重要参数

传输延迟时间

表征门电路开关速度参数，即输出信号相对于输入信号作用的延迟时间

t_{pHL} ：输出 H $\rightarrow$ L 的时间

t_{pLH} ：输出 L $\rightarrow$ H 的时间

平均传输延迟时间： $t_{pd} = \frac{t_{pHL} + t_{pLH}}{2}$

功耗


静态功耗：指电路无状态转换时的功耗

动态功耗：指电路在状态转换时的功耗

TTL 门电路主要是静态功耗，CMOS 电路主要是动态功耗，静态功耗很低

延时功耗积

是速度和功耗的综合指标 $DP = t_{pd} \cdot P_D$



3.3.3 CMOS 逻辑门电路的重要参数

扇入与扇出数

扇入数 N_I : 逻辑门的输入端个数

扇出数 N_O : 能带同类负载门输入端的最大数目

拉电流 I_{OH} : 驱动门输出高电平时, 被拉出的电流

灌电流 I_{OL} : 驱动门输出低电平时, 被灌入的电流



拉电流时带负载的扇出数 N_{OH} :
$$N_{OH} = \frac{I_{OH(max)}}{I_{IH}}$$

若增加负载门输入端, 拉电流将增加, 会引起 V_{OH} 降低, 但不得低于 $V_{OH(min)}$, 故限制了扇出数。

灌电流时带负载的扇出数 N_{OL} :
$$N_{OL} = \frac{I_{OL(max)}}{I_{IL}}$$

若增加负载门输入端, 灌电流将增加, 会引起 V_{OL} 升高, 但不得高于 $V_{OL(max)}$, 故限制了扇出数。

综上所述, 可用扇出数:
$$N_O = \min(N_{OH}, N_{OL})$$



3.8 门电路使用中的几个实际问题

驱动门输出与负载门输入的高低电平噪声容限：

驱动门输出电平不利时，负载门输入电平能容忍叠加的噪声幅度范围

负载门输入 V_{IH} 时噪声容限 V_{NH} ：



驱动门输出高电平下限时允许叠加的负极性噪声电压的最大值

$$V_{NH} = V_{OH(min)} - V_{IH(min)} = 1.4 \text{ V}$$

负载门输入 V_{IL} 时噪声容限 V_{NL} ：

驱动门输出低电平上限时允许叠加的正极性噪声电压的最大值

$$V_{NL} = V_{IL(max)} - V_{OL(max)} = 1.4 \text{ V}$$



3.8.1 门电路之间接口问题

驱动门输出与负载门输入的电压与电流须兼容

1) 逻辑门电路的电平兼容



驱动门输出电压与负载门的输入电压须有噪声容限

驱动门输出高电平应满足：

$$V_{OH(min)} \geq V_{IH(min)}$$

驱动门输出低电平应满足：

$$V_{OL(max)} \leq V_{IL(max)}$$



3.8.1 门电路之间接口问题

驱动门输出与负载门输入的电压与电流须兼容

2) 逻辑门电路的电流兼容


驱动门须对负载门提供足够大的灌电流或拉电流

灌电流情况应满足：

$$I_{OL(max)} \geq I_{IL(total)}$$

拉电流情况应满足：

$$I_{OH(max)} \geq I_{IH(total)}$$



3.8.1 门电路之间接口问题

CMOS 门驱动 TTL 门示例

CMOS 门 (CD4009) :

$$\underline{V_{OH(min)} = 4.95 \text{ V}}, \quad \underline{V_{OL(max)} = 0.05 \text{ V}}, \quad \underline{I_{OH(max)} = 0.88 \text{ mA}}, \quad \underline{I_{OL(max)} = 0.88 \text{ mA}}$$

$$\underline{V_{IH(min)} = 4 \text{ V}}, \quad \underline{V_{IL(max)} = 1 \text{ V}}, \quad \underline{I_{IH} = 0.3 \text{ uA}}, \quad \underline{I_{IL} = 0.3 \text{ uA}}$$

TTL 门 (74LS04) :

$$\underline{V_{OH(min)} = 2.7 \text{ V}}, \quad \underline{V_{OL(max)} = 0.5 \text{ V}}, \quad \underline{I_{OH(max)} = 0.4 \text{ mA}}, \quad \underline{I_{OL(max)} = 8 \text{ mA}}$$

$$\underline{V_{IH(min)} = 2 \text{ V}}, \quad \underline{V_{IL(max)} = 0.8 \text{ V}}, \quad \underline{I_{IH} = 20 \text{ uA}}, \quad \underline{I_{IL} = 0.4 \text{ mA}}$$


考虑 CD4009 CMOS 门驱动 74LS04 TTL 门

$$V_{OH(min)} \geq V_{IH(min)} \quad \checkmark$$

$$V_{OL(max)} \leq V_{IL(max)} \quad \checkmark$$

$$I_{OH(max)} \geq I_{IH(total)} \quad \checkmark$$

$$I_{OL(max)} \geq I_{IL(total)} \quad \checkmark$$



3.8.1 门电路之间接口问题

TTL 门驱动 CMOS 门示例

CMOS 门 (CD4009) :

$$V_{OH(min)} = 4.95 \text{ V} , V_{OL(max)} = 0.05 \text{ V} , I_{OH(max)} = 0.88 \text{ mA} , I_{OL(max)} = 0.88 \text{ mA}$$

$$\underline{V_{IH(min)} = 4 \text{ V}} , \underline{V_{IL(max)} = 1 \text{ V}} , \underline{I_{IH} = 0.3 \text{ uA}} , \underline{I_{IL} = 0.3 \text{ uA}}$$

TTL 门 (74LS04) :

$$\underline{V_{OH(min)} = 2.7 \text{ V}} , \underline{V_{OL(max)} = 0.5 \text{ V}} , \underline{I_{OH(max)} = 0.4 \text{ mA}} , \underline{I_{OL(max)} = 8 \text{ mA}}$$

$$V_{IH(min)} = 2 \text{ V} , V_{IL(max)} = 0.8 \text{ V} , I_{IH} = 20 \text{ uA} , I_{IL} = 0.4 \text{ mA}$$


考虑 74LS04 TTL 门驱动 CD4009 CMOS 门

$$V_{OH(min)} \geq V_{IH(min)} \quad \times$$

$$V_{OL(max)} \leq V_{IL(max)} \quad \checkmark$$

$$I_{OH(max)} \geq I_{IH(total)} \quad \checkmark$$

$$I_{OL(max)} \geq I_{IL(total)} \quad \checkmark$$



74LS04

CD4009 36/45


3.8.2 带负载时的接口电路

用门电路直接驱动显示器件

用反相器驱动一发光二极管 LED，设 LED 的正向压降为 V_F ，工作电流 $I_D < I_{OH(max)}$ 或 $I_D < I_{OL(max)}$


分两种情况讨论

(1) 门电路输出高电平



$$R = \frac{V_{OH} - V_F}{I_D}$$

(2) 门电路输出低电平



$$R = \frac{V_{CC} - V_F - V_{OL}}{I_D}$$

3.8.2 带负载时的接口电路

例：试用 74HC04 六个 CMOS 反相器中的一个作为接口电路，使门电路的输入为高电平时，LED 导通发光


解：先确定电路接口形式

查 74HC04 数据手册 $V_{CC} = 5\text{ V}$ 时， $V_{OL(\max)} = 0.33\text{ V}$ ， $I_{OL(\max)} = 4\text{ mA}$

查 LED 导通压降 V_F 为 1.6 V ，但其工作电流 I_D 不能超过 $I_{OL(\max)} = 4\text{ mA}$

故限流电阻不能小于 $R \geq R_{\min} = \frac{5 - 1.6 - 0.33}{0.004} = 768(\Omega)$

如图可取 810Ω






3.8.3 抗干扰措施

1. 多余输入端的处理

处理原则：保证输出逻辑关系正确，避免多余输入端悬空以防干扰

(1) 与门和与非门多余输入端处理

(2) 或门和或非门多余输入端处理



要考虑驱动门的扇出数


3.8.3 抗干扰措施

2. 去耦合滤波电容


一般电源是非理想的，存在一定内阻，数字电路在高、低状态之间交替变化时，可能会与电源产生相互影响，造成逻辑功能错乱

常采用去耦合滤波电容：

- (1) 在本电路板电源与地之间加一个 $10\sim 100\mu\text{F}$ 的大电容器
- (2) 各芯片的电源引脚附近（越近越好）与地之间加一个 $0.1\mu\text{F}$ 的电容器



3.9.1 CMOS 门电路的建模（自学）



开关级建模： VerilogHDL 描述 MOS 管电路建模，是最底层描述

nmos , pmos : NMOS 、 PMOS 管模型

rnmos , rpmos : 输入与输出端存在电阻的 NMOS 和 PMOS 管模型

supply1, supply0 : 电源线和地线


3.9.1 CMOS 门电路的建模（自学）

1. 设计举例

试用 Verilog 语言的开关级
建模描述 CMOS 与非门

```
pmos PName( 漏 , 源 , 栅 );
nmos NName( 漏 , 源 , 栅 );
```

```
module NAND2 (output L, input A, B);
  supply1 VDD;
  supply0 GND;
  wire W1;
  pmos TP1(L, VDD, A);
  pmos TP2(L, VDD, B);
  nmos TN1(L, W1, A);
  nmos TN2(W1, GND, B);
endmodule
```




3.9.1 CMOS 门电路的建模（自学）

用关键词 **cmos** 定义传输门模型

cmos TG(输出信号 , 输入信号 , TN 管控制信号 , TP 管控制信号);

例：用 Verilog 语言的开关级

建模描述下列异或门




```
module mymux2to1(output L, input A, B);  
  wire Anot, Bnot;  
  inverter G1(Anot, A);  
  inverter G2(Bnot, B);  
  cmos TG1(L, Anot, B, Bnot);  
  cmos TG2(L, A, Bnot, B);  
endmodule
```

3.9.2 CMOS 传输门的建模 (自学)

//CMOS 反相器

```
module inverter (output Vo, input Vi);  
  supply1 VDD;  
  supply0 GND;  
  pmos (Vo,VDD,Vi);  
  nmos (Vo,GND,Vi);  
endmodule
```



康华光教材 7 版

3.2.1

3.6.2

3.7.6