


- 1.1.2 一数字信号波形如图所示，试问该波形代表的二进制数是什么？



- 解：高电平表示 1，低电平表示 0

二进制数为：010110100

● 1.2.2 将十进制数转换成二进制数、八进制数和十六进制数。

1) 43

- 解：先转换成二进制数
整数部分采用短除法

$$\begin{aligned} 1) 43_D &= 101011_B \\ &= 101_011_B = 53_O \\ &= 10_1011_B = 2B_H \end{aligned}$$

2	43		
2	21		1
2	10		1
2	5		0
2	2		1
2	1		0
	0		1

LSB

MSB

- 1.2.2 将十进制数转换成二进制数、八进制数和十六进制数。

3) 254.25

- 解：3) 整数与小数分开做

整数部分采用凑数法

$$254_D = 256 - 2 = 2^8 - 2 = 11111110_B$$

小数部分采用连乘法


$$0.25 \times 2 = 0.5 \quad b_{-1} = 0$$

$$0.5 \times 2 = 1.0 \quad b_{-2} = 1$$

$$0.25_D = 0.01_B$$

$$\text{故 } 254.25_D = 011_111_110.010_B = 376.2_O$$

$$= 1111_1110.0100_B = FE.4_H$$



- 1.2.5 将十六进制数转换成二进制数

1) $23F.45_H$; 2) $A040.51_H$

- 解：

1) $23F.45_H = 0010_0011_1111.0100_0101_B$

2) $A040.51_H = 1010_0000_1000_0000.0101_0001_B$

- 1.3.1 写出下列各数的原码、反码和补码

2) $+10110_B$; 4) -10110_B

- 解：有符号数最高位是符号位

- ◆ 符号位 0 表示正数，值位表示其绝对值

- ◆ 符号位 1 表示负数，值位有原码、反码、补码三种形式

2) $+10110_B$ 只有原码形式 010110_{True}

4) -10110_B 有三种形式

- 原码值位是其绝对值的自然二进制码，即 110110_{True}

- 反码值位是其绝对值的自然二进制码的反： 101001_{Inverse}

- 补码值位是其绝对值关于 2 的补： $101010_{\text{Complement}}$

- 1.4.1 将下列十进制数转换成 8421BCD 码


1) 43; 3) 254.25

- 解：每个十进制符号需用 4 位 BCD 码表示


1) $43_D = 0100_0011_{8421BCD}$

2) $254.25_D = 0010_0101_0100.0010_0101_{8421BCD}$

- 1.6.1 已知输入信号 A 、 B 波形，画出各电路输出 L 的波形。



有 0 为 1, 全 1 为 0



相异为 1, 相同为 0

2.1.1 用真值表证明下列恒等式

2) $\overline{A \oplus B} = \overline{A} \overline{B} + AB$

证：设 $F_1 = \overline{A \oplus B}, F_2 = \overline{A} \overline{B} + AB$

A	B	$A \oplus B$	$\overline{A} \overline{B}$	AB	F_1	F_2
0	0	0	1	0	1	1
0	1	1	0	0	0	0
1	0	1	0	0	0	0
1	1	0	0	1	1	1

$F_1 = F_2$ 得证

2.1.2 用逻辑代数定律证明下列等式

$$2) \quad ABC + A\bar{B}C + AB\bar{C} = AB + AC$$

$$3) \quad A + A\bar{B}\bar{C} + \bar{A}CD + (\bar{C} + \bar{D})E = A + CD + E$$

证 2): $ABC + A\bar{B}C + AB\bar{C}$

$$= \underbrace{ABC + A\bar{B}C}_{AC} + \underbrace{AB\bar{C} + ABC}_{AB} = AC + AB \quad (1) \text{ 得证}$$

证 3): $\underbrace{A + A\bar{B}\bar{C}}_A + \bar{A}CD + (\bar{C} + \bar{D})E$

$$= \underbrace{A}_A + \bar{A}CD + (\bar{C} + \bar{D})E$$

$$\overline{A + \bar{A}B} = \overline{A + B}$$

$$= A + \underbrace{CD + (\bar{C} + \bar{D})E}_{CD + \bar{C}\bar{D}E}$$

$$\bar{A} + \bar{B} = \overline{AB}$$

$$= A + \underbrace{CD + \bar{C}\bar{D}E}_{CD + \bar{C}\bar{D}E}$$

$$\overline{A + \bar{A}B} = \overline{A + B}$$

$$= A + CD + E \quad (2) \text{ 得证}$$

2.1.4 用代数法化简下列各式

2) $(A+B)A\overline{B}$

解 2): $(A+B)A\overline{B}$
 $= A\overline{A}\overline{B} + \underline{BA\overline{B}}$
 $= A\overline{B}$

2.2.1 将下列各式转换成最简与-或式

2) $\overline{\overline{A+B+C+D} + \overline{C+D+A+D}}$

解 2): $\overline{\overline{A+B+C+D} + \overline{C+D+A+D}} \quad \overline{A+B} = \overline{A} \cdot \overline{B}$

$$= (A+B)(C+D) + (C+D)(A+D)$$

$$= \underbrace{AC}_{\dots\dots\dots} + \underbrace{AD}_{\dots\dots\dots} + \underbrace{BC}_{\dots\dots\dots} + \underbrace{BD}_{\dots\dots\dots} + \underbrace{AC}_{\dots\dots\dots} + \underbrace{CD}_{\dots\dots\dots} + \underbrace{AD}_{\dots\dots\dots} + \underbrace{D}_{\dots\dots\dots}$$

$$= AC + BC + D$$


2.3.3 画出实现下列逻辑式的电路，限使用非门和二输入端与非门

1) $L = AB + AC$

解 1): 转换成与非 - 与非形式

$$L = AB + AC = \overline{\overline{AB + AC}} = \overline{\overline{AB} \cdot \overline{AC}}$$

画出逻辑电路



2.2.1 将下列函数转换成最小项表达式

1) $L = A\bar{C}D + \bar{B}C\bar{D} + ABCD$

解 1): $L = A\bar{C}D + \bar{B}C\bar{D} + ABCD$


$$= A\bar{C}D(\bar{B} + B) + \bar{B}C\bar{D}(\bar{A} + A) + ABCD$$

$$= A\bar{B}\bar{C}D + AB\bar{C}D + \bar{A}\bar{B}C\bar{D} + A\bar{B}C\bar{D} + ABCD$$

$$= m_9 + m_{13} + m_2 + m_{10} + m_{15}$$

$$= \sum m(2, 9, 10, 13, 15)$$

2.4.2 已知函数 $L(A, B, C, D)$ 的卡诺图，求最简与或表达式解：




$$L = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C + \overline{A}B\overline{D} + \overline{A}B\overline{C}$$

2.4.3 用卡诺图化简下列各式

$$3) A\bar{B}CD + D(\bar{B}\bar{C}D) + (A+C)B\bar{D} + \bar{A}(\bar{B}+C)$$

解 3):
$$L = A\bar{B}CD + D(\bar{B}\bar{C}D) + (A+C)B\bar{D} + \bar{A}(\bar{B}+C)$$

$$= A\bar{B}CD + \bar{B}\bar{C}D + AB\bar{D} + BC\bar{D} + \bar{A}B\bar{C}$$




$$L = \bar{A}\bar{C}D + \bar{A}\bar{B}D + B\bar{D}$$


2.4.3 用卡诺图化简 5)

$$L(A, B, C, D) = \sum m(0, 1, 2, 5, 6, 8, 9, 10, 13, 14)$$

解 5):



$$L = \overline{B}\overline{C} + C\overline{D} + \overline{C}D$$




$$L = \overline{B}\overline{D} + C\overline{D} + \overline{C}D$$

化简的结果不是唯一的

2.4.3 用卡诺图化简下列各式

7) $L(A, B, C, D) = \sum m(0, 13, 14, 15) + \sum d(1, 2, 3, 9, 10, 11)$

解 7):



$$L = AD + AC + \overline{A}\overline{B}$$

2.4.1 已知逻辑函数 $L = A\bar{B} + B\bar{C} + C\bar{A}$ ，试用真值表、卡诺图和逻辑图（限用非门和与非门）表示

解： $L = \underline{A\bar{B}} + \underline{B\bar{C}} + \underline{C\bar{A}}$


函数 F 真值表

$A B C$	F
0 0 0	0
<u>0 0 1</u>	1
<u>0 1 0</u>	1
<u>0 1 1</u>	1
<u>1 0 0</u>	1
<u>1 0 1</u>	1
<u>1 1 0</u>	1
1 1 1	0

$$\begin{aligned}
 L &= A\bar{B} + B\bar{C} + C\bar{A} \\
 &= \overline{\overline{A\bar{B} + B\bar{C} + C\bar{A}}} \\
 &= \overline{\overline{A\bar{B}} \cdot \overline{B\bar{C}} \cdot \overline{C\bar{A}}}
 \end{aligned}$$

L A	BC			
	00	01	11	10
0	0	1	1	1
1	1	1	0	1


卡诺图



逻辑图

2.5.6 根据下面的 HDL 描述，画出数字电路的逻辑图




解：



```

module circuit(output L, input A, B);
    wire a1, a2, Anot, Bnot;
    and G1(a1, A, B);
    and G2(a2, Anot, Bnot);
    not G3(Anot, A);
    not G4(Bnot, B);
    or G5(L, a1, a2);
endmodule
    
```

3.7.2 电路如图，试用与非门实现
解：




4.1.4 试分析逻辑电路的功能

解：1) 表达式：

$$L = (A \oplus B) \oplus (C \oplus D)$$

2) 真值表

3) 功能描述：四位奇校验电路



A	B	C	D	L
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

4.2.1 用 2 输入与非门设计一个 3 输入组合逻辑电路，当输入的二进制码小于 3 时，输出为 0；输入大于等于 3 时，输出为 1。

解：

1) 逻辑抽象

输入： A, B, C

输出： L

2) 真值表


3) 化简与变换

$$\begin{aligned} L &= \overline{A + BC} \\ &= \overline{A + BC} \\ &= \overline{A} \overline{BC} \end{aligned}$$

A	B	C	L
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

L	BC	00	01	11	10
A					
0		0	0	1	0
1		1	1	1	1

Diagram showing Karnaugh map with groupings for BC (pink box) and A (yellow box).



4.2.6 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用 2 输入与非门设计该表决电路。

解：

1) 逻辑抽象


输入： A 为教练， B 、 C 、 D 为球迷

输出： L

2) 真值表

3) 化简

$$L = AB + AC + AD + BCD$$



<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>L</i>
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1


4) 化简转换为 2 输入端与非门形式

$$L = AB + AC + AD + BCD$$

$$= \overline{\overline{AB} \overline{AC} \overline{AD} \overline{BCD}}$$

含 4 输入非门，继续转换

$$= \overline{\overline{\overline{AB} \overline{AC} \overline{AD} B} \overline{\overline{AB} \overline{AC} \overline{AD} C} \overline{\overline{AB} \overline{AC} \overline{AD} D}}$$



4.4.22 试用 4 选 1 数据选择器产生逻辑函数


2) $L(A, B, C) = \sum m(1, 2, 6, 7)$

解：设选择器 2 个选控端 S_1, S_0 分别接 A, B

先列出逻辑函数真值表

按选控信号分解真值表

A	B	C	L	
0	0	0	0	$L = C$
0	0	1	1	
0	1	0	1	$L = \bar{C}$
0	1	1	0	
1	0	0	0	$L = 0$
1	0	1	0	
1	1	0	1	$L = 1$
1	1	1	1	



4.4.38 分析电路功能

解：

1) $A > B$ 时, $F_{A>B} = 1$,


$$A \odot 1 = A, B \oplus 1 = \bar{B}$$

$$S = A + \bar{B} + 1 = A - B$$



2) $A \leq B$ 时, $F_{A>B} = 0$,

$$A \odot 0 = \bar{A}, B \oplus 0 = B$$



$$S = \bar{A} + B + 1 = B - A$$



5.5.1 画出上升沿和下降沿触发的 D 触发器的波形





解：



5.5.10 画出 Q 端波形

解：各触发器状态转移条件是 R 和 C1

		$Q_1 \quad \overline{Q}_0$					
Q_0	Q_1	R_0	R_1	CP_0	CP_1	Q_0^{n+1}	Q_1^{n+1}
0	0	0	1	0	0	0	0
0	0	0	1	1	0	1	0
1	0	0	0	0	1	1	1
1	1	1	0	0	0	0	1
0	1	1	1	0	0	0	0





5.5.10 拓展实践：

- 1) 用行为级建模方式建立 D 触发器
- 2) 用综合仿真工具输出仿真波形



```
module D_FF(output Q, N, input D, C, R);
    reg Q;
    assign N = ~Q;
    always @ (posedge C, posedge R)
        if(R) Q <= 1'b0;
        else Q <= D;
endmodule
```

```
module test(output[1:0] Q, N, input[1:0] C);
    D_FF ff0(Q[0], N[0], 1'b1, C[0], Q[1]);
    D_FF ff1(Q[1], N[1], 1'b1, C[1], N[0]);
endmodule
```



5.5.10 拓展实践：

```
`include "test.v"
`timescale 1ms/100ns
module tb;
    reg[1:0] C;
    wire[1:0] Q, N;
    test tt(Q, N, C);
    initial begin
        C = 3;
        $dumpfile("tb.vcd");
        $dumpvars(0, tb);
        #50 $finish;
    end
    always begin
        #2 C[0] = ~C[0];
        #1 C[1] = ~C[1];
    end
endmodule
```




5.6.2 试用 Verilog HDL 行为级建模方式描述一个下降沿触发的 D 触发器，要求具有异步置 0 功能，即置 0 信号变为低电平时，将触发器的输出置 0。

解：


```
module d_ff_g1(output Q, N, input D, C, _R);
    reg Q;
    assign N = ~Q;
    always @ (negedge C or negedge _R)
    begin
        if(~R) Q <= 1'b0;
        else Q <= D;
    end
endmodule
```

5.6.3 阅读下列两个程序，画出它们的逻辑图。


```
module DFF1(output reg Qa, Qb, input D, CP);
  always @(posedge CP)
  begin
    Qa = D;
    Qb = Qa;
  end
endmodule
```



```
module DFF2(output reg Qa, Qb, input D, CP);
  always @(posedge CP)
  begin
    Qa <= D;
    Qb <= Qa;
  end
endmodule
```



6.5.14 确定计数器的模，并画出状态图。




解： $\overline{CR} = DECODER(1010_B) = DECODER(10_D)$

$\because 74x163$ 是同步清零端， $\therefore$ 有效末状态为 10，模为 11

$0000 \rightarrow 0001 \rightarrow 0010 \rightarrow 0011 \rightarrow \dots \rightarrow 1001 \rightarrow 1010 \rightarrow 0000$

6.5.18 确定计数器的模。




解： $\overline{CR} = \text{DECODER}(1010_1110_B) = \text{DECODER}(174_D)$

$\therefore 74x161$ 是异步清零端， $\therefore$ 有效末状态为 173，模为 174。

6.7.5 根据状态图完成 Verilog 行为描述。

解：

```
module Motor(output A, B, C,
              input M, P, _R);
    reg[2:0] Q;
    assign {A, B, C} = Q;
    always @(posedge P, negedge _R)
        if(~_R) Q <= 0;
        else begin
            case (Q)
                7: Q <= 0;
                0: Q <= 6;
                6: Q <= M ? 4 : 2;
                2: Q <= M ? 6 : 3;
                3: Q <= M ? 2 : 1;
                1: Q <= M ? 3 : 5;
                5: Q <= M ? 1 : 4;
                4: Q <= M ? 5 : 6;
            endcase
        end
endmodule
```



6.7.6 设计 0101 序列检测器 (需考虑重叠序列)。

1) 画状态图 ; 2) 用 D 触发器设计电路 ; 3) Verilog 行为描述 。


解 : 1) 原始状态图

2) 状态表化简

3) 状态编码

Q	Q^{n+1}/Y	
	$X=0$	$X=1$
a	$b/0$	$a/0$
b	$b/0$	$c/0$
c	$d/0$	$a/0$
d	$b/0$	$e/1$
e	$d/0$	$a/0$

$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$X=0$	$X=1$
00	01/0	00/0
01	01/0	11/0
11	10/0	00/0
10	01/0	11/1



6.7.6 设计 0101 序列检测器 (需考虑重叠序列)。

1) 画状态图 ; 2) 用 D 触发器设计电路 ; 3) Verilog 行为描述 。


解 : 1) 原始状态图

2) 状态表化简

3) 状态编码

X	$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1}$	Y
0	0 0	0 1	
0			
0	0 1	0 1	
0			
0	1 0	0 1	
0			
0	1 1	1 0	
0			
1	0 0	0 0	

$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1} / Y$	
	$X=0$	$X=1$
00	01/0	00/0
01	01/0	11/0
11	10/0	00/0
10	01/0	11/1



6.7.6 设计 0101 序列检测器 (需考虑重叠序列)。

1) 画状态图 ; 2) 用 D 触发器设计电路 ; 3) Verilog 行为描述 。

解 : 4) 方程式

$$D_1 = \bar{X} Q_1 Q_0 + X \bar{Q}_1 Q_0 + X Q_1 \bar{Q}_0$$


$$D_0 = \bar{X} \bar{Q}_0 + \bar{Q}_1 Q_0 + Q_1 \bar{Q}_0$$

$$Y = X Q_1 \bar{Q}_0$$

X	$Q_1 Q_0$	$Q_1^{n+1} Q_0^{n+1}$	Y
0	0 0	0 1	
0			
0	0 1	0 1	
0			
0	1 0	0 1	
0			
0	1 1	1 0	
0			
1	0 0	0 0	

D_1	Q	00	01	11	10
$X \backslash$					
0		0	0	1	0
1		0	1	0	1

D_0	Q	00	01	11	10
$X \backslash$					
0		1	1	0	1
1		0	1	0	1




6.7.6 设计 0101 序列检测器 (需考虑重叠序列)。

1) 画状态图 ; 2) 用 D 触发器设计电路 ; 3) Verilog 行为描述。

解 : 5) Verilog

```
module Detector(output reg Y, input X, C, _R);
    reg[1:0] Q, P; // 现态, 次态
    always @(posedge C, negedge _R)
        if(~_R) Q = 2'b0;
        else Q = P;
    always @(Q, X) begin
        case (Q)
            0: begin Y = 0; P = X ? 0 : 1; end
            1: begin Y = 0; P = X ? 3 : 1; end
            3: begin Y = 0; P = X ? 0 : 2; end
            2: begin Y = X ? 1 : 0; P = X ? 3 : 1; end
        endcase
    end
endmodule
```





7.1.1 下列存储系统的存储单元数 (容量), 需几根地址线 ?

1) $64\text{K} \times 1 \text{ bits}$; 2) $256\text{K} \times 4 \text{ bits}$; 3) $1\text{M} \times 1 \text{ bits}$; 4) $128\text{K} \times 8 \text{ bits}$ 。

解 : 1) 容量 64K bits , 16 根地址线

2) 容量 1M bits , 18 根地址线

3) 容量 1M bits , 20 根地址线

4) 容量 1M bits , 17 根地址线

7.1.3 实现下列逻辑函数需要多大容量的 ROM?

1) 实现 2 个 3 位二进制相乘的最大值是 49;

解：两个源操作数需由 ROM 地址端输入，故 ROM 地址需 6 位；
因最大积 49，即 110001_B ，故 ROM 字长需 6 位，即容量 $2^6 \times 6 \text{ bits}$ 。

2) 将 8 位二进制数转换成十进制数 (用 BCD 码表示) 的转换电路。

解：8 位二进制数需由 ROM 地址端输入，故 ROM 地址需 8 位；
最大的 8 位二进制数对应的十进制数为 255，故需 12 位 BCD 码表示；
由于百位不超过 2，故其 BCD 码高 2 位接地即可，故 ROM 字长至少 10 位，地址端 8 位即可，即容量 $2^8 \times 10 \text{ bits}$ 。

8.4.2 设计一个 4 位数字显示的简易频率计。要求：

- 1) 能够测试 100 Hz ~ 9999 Hz 方波信号 (幅度为 3 ~ 5 V) 的频率；
- 2) 电路输出基准时钟 1 Hz, 要求测量值以 8421 BCD 码输出；
- 3) 系统有复位按键；
- 4) 采用分层方法用 verilog 描述，进行行为仿真，并给出仿真波形。

解：// 十进制计数器

```
module counter(output reg[3:0] Q, input cr, en, cp);
    always @(posedge cp, posedge cr)
        if (cr) Q = 4'h0;
        else if (~en) Q = Q;
        else if (Q == 4'h9) Q = 4'h0;
        else Q = Q + 1;
endmodule

module cntReg(output reg[15:0] Q, input[15:0] D, input cp, cr);
    always @(posedge cp, posedge cr)
        if (cr) Q = 16'h0;
        else Q = D;
endmodule
```

8.4.2 设计一个 4 位数字显示的简易频率计。要求：

- 1) 能够测试 100 Hz ~ 9999 Hz 方波信号 (幅度为 3 ~ 5 V) 的频率；
- 2) 电路输出基准时钟 1 Hz, 要求测量值以 8421 BCD 码输出；
- 3) 系统有复位按键；
- 4) 采用分层方法用 verilog 描述，进行行为仿真，并给出仿真波形。

解：module freqCnt(output[15:0] bcd, cnt,
 output reg cntEn, output cntCr, regEn,
 input clk1Hz, sig, _rst);
 assign regEn = ~cntEn; // 计数非使能时，寄存器存入计数值
 assign cntCr = _rst & (~clk1Hz & regEn);
 always @(posedge clk1Hz, negedge _rst)
 if (~_rst) cntEn = 0;
 else cntEn = ~cntEn;
 counter U0(cnt[3:0], cntCr, cntEn, sig);
 counter U1(cnt[7:4], cntCr, cntEn, ~(cnt[3:0] == 4'h9));
 counter U2(cnt[11:8], cntCr, cntEn, ~(cnt[7:0] == 8'h99));
 counter U3(cnt[15:12], cntCr, cntEn, ~(cnt[11:0] == 12'h999));
 cntReg U4(bcd, cnt, regEn, ~_rst);
endmodule



```
`include "frequencyCnt.v"
`timescale 1us/100ns
module tb;
    reg _rst, signal, clk1Hz;
    integer sigFreq;
    wire[15:0] bcd, cnt;
    wire cntEn, cntCr, regEn;
    frequencyCnt test(bcd, cnt, cntEn, cntCr, regEn, clk1Hz, signal, _rst);
    initial begin
        _rst = 0;
        clk1Hz = 0;
        sigFreq = 100;
        signal = 0;
        $dumpfile("tb.vcd");
        $dumpvars(0, tb);
        #1000000 _rst = 1;
        #1900000 sigFreq = 10;
        #100000 sigFreq = 1000;
        #1900000 sigFreq = 10;
        #100000 sigFreq = 5000;
        #8000000 $finish;
    end
    always
        #500000 clk1Hz = ~clk1Hz; // freq = 1 Hz
    always
        #(1000000/sigFreq/2) signal = ~signal;
endmodule
```





10.1.1 已知 10 位倒 T 形电阻网络 D/A 转换器，电阻网络等效电阻为 R ，反馈电阻 $R_F = R$ ，参考电压为 V_{REF0}

1) 试求输出电压的取值范围

解： $\because v_O = -V_{REF} D / 2^n$ ，其中 $D_{min} = 0, D_{max} = 2^{10} - 1$

$$\therefore -V_{REF} (2^{10} - 1) / 2^n \leq v_O \leq 0$$

2) 若数字量 200_H 转换输出的电压 $v_O = 5\text{ V}$ ，问 V_{REF} 取多少？

解： $\because v_O = -V_{REF} D / 2^n$ ，代入 $D = 200_H = 2^9, n = 10, v_O = 5\text{ V}$

即， $5 = -2^9 V_{REF} / 2^{10}$ ，故 $V_{REF} = -5 \times 2^{10} / 2^9 = -10\text{ V}$

10.2.2 在逐次比较 A/D 转换器中，若 $n = 10$ ，已知时钟频率为 1 MHz ，则完成一次转换所需时间是多少？如要求完成一次转换的时间小于 $100\text{ }\mu\text{s}$ ，问时钟频率应选多大？

解：转换时间 $t = nT_{CP} = 10 / 10^6\text{ s} = 10\text{ }\mu\text{s}$

$$\because t_{max} = n / f_{CPmin}, \therefore f_{CPmin} = n / t_{max} = 10 / (100 \times 10^{-6})\text{ Hz} = 0.1\text{ MHz}$$

10.2.5 某双积分 A/D 转换器中，计数器为十进制计数器，其最大计数容量为 3000_{10} 。已知计数时钟频率 $f_{CP} = 30 \text{ KHz}$ ，积分器中 $R = 100 \text{ k}\Omega$ ， $C = 1 \mu\text{F}$ ，输入电压范围为 $0 \sim 5 \text{ V}$ ，试求：

1) 第一次积分时间 T_1

解： $T_1 = 2^n T_{CP} = 3000 T_{CP} = 3000 / f_{CP} = 3000 / (30 \times 10^3) \text{ s} = 100 \text{ ms}$

2) 求积分器的最大输出电压 $|V_{Omax}|$

解： $|V_{Omax}| = V_{Imax} T_1 / (RC) = 5 \times 0.1 / (100 \times 10^3 \times 10^{-6}) = 5 \text{ V}$

3) 当 $V_{REF} = 10 \text{ V}$ ，第二次积分计数器计数值 $\lambda = 2500_{10}$ 时，输入电压的平均值 V_I 为多少？

解： $\because \lambda = -2^n V_I / V_{REF}, \therefore V_I = -\lambda V_{REF} / 2^n = 2500 \times 10 / 3000 = -8.3 \text{ V}$

10.2.6 在双积分 A/D 转换器中，设时钟频率为 f_{CP} ，其分辨率为 n 位，写出最高的取样频率表达式。

解：
$$T_{\max} = T_1 + T_{2\max} = 2T_1 = 2 \times 2^n / f_{CP} = 2^{n+1} / f_{CP}$$

故转换频率不能超过 $f_{CP} / 2^{n+1}$

10.2.7 在双积分 A/D 转换器中输入电压 v_I 和参考电压 V_{REF} 在极性和数值上应满足什么关系？如 $|v_I| > |V_{REF}|$ 电路能完成模数转换吗？为什么？

解： v_I 和 V_{REF} 须极性相反，且要求 $|v_I| < |V_{REF}|$ 。

若 $|v_I| > |V_{REF}|$ ，第二次积分时间 $T_2 > T_1 = 2^n T_C$ ，故计数器计满反转时，比较器仍为高电平，无法确定计数值。