## 1、ISA 设计

1) RISC: 优点包括指令简单、指令集较小, 单条指令所需存储资源少; 指令周期相对较少, 指令执行速度较快; 流水线设计相对简单, 控制机制精简等。缺点指令不支持复杂计算, 对编译器性能依赖程度高, 寻址方式灵活性较低等。

CISC: 优点包括指令丰富、功能强大,支持复杂运算指令;寻址方式灵活多样;程序编译指令数量少等。缺点包括指令使用率不均衡,结构复杂电路实现难度较大,流水线程度相对较低,指令迭代演进保持兼容性难度较高等。

- 2) 回答 RISC 或 CISC 均可以:在总指令数一定的情况下,RISC 指令一般占内存空间小;在复杂任务条件下,有时 CISC 指令集所需的指令远小于 RISC,则 CISC 指令占内存空间小。
- 3) 回答 RISC 或 CISC 均可以: 假如微架构中有对应的复杂计算函数, 则 CISC 指令集适合; 若无,则可选择 RISC 指令集
- 4) PC 的位数一般由指令缓存的地址数决定。
- 5) Scaled Index Addressing Mode, 参考课件 4 第 31 页。

## 2、数据依赖图

## 假设指令从 A-K

A: LD 0(R1),F2

B: MULTD F0,F2,F4

C: ADDD F2,F4,F6

D: LD 8(R1),F4

E: MULTD F0,F4,F10

F: ADDD F2,F2,F2


G: ADDD F0,F2,F2


H: SD 8(R1),F2


I: ADDDI F0, #16, F0

J: DIVDI F10, #3, F12

K: BNEQ F6,F12,A







实线表示一个 LOOP 内的依赖关系 虚线表示如果出现 Branch K->A 的情况下,LOOP 间的依赖关系 忽略虚线不扣分 黑色为 RAW,蓝色为 WAW,红色为 WAR

## 3、Pipeline 时序分析

1)

Inst.	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
LD	IF	ID	EX	M	WB													
DADDI		IF	ID*	ID*	ID	EX	M	WB										
SD			IF*	IF*	IF	ID*	ID*	ID	EX	M	WB							
DADDI						IF*	IF*	IF	ID	EX	M	WB						
DSUB									IF	ID*	ID*	ID	EX	M	WB			
BNEZ										IF*	IF*	IF	ID*	ID*	ID	EX	M	WB
x													IF*	IF*	IF			
LD																IF	ID	EX

2)

Inst.	1	2	3	4	5	6	7	8	9	10	11	
LD	IF	ID	EX	MEM	WB							
DADDI		IF	ID*	ID	EX	MEM	WB					
SD			IF*	IF	ID	EX	MEM	WB				
DADDI					IF	ID	EX	MEM	WB			
DSUB						IF	ID	EX	MEM	WB		
BNEZ							IF	ID•	ID	EX	MEM	WB
x								IF*	IF	ID	EX	MEM
LD										IF	ID	EX