

Skriftlig Tentamen IE1204 Digital Design 2019-04-15, 08:00-12:00

Examiner/Examinator: Carl-Mikael Zetterling (IE1204) Responsible teacher/Ansvarig lärare: Johnny Öberg

Swedish/Svenska:

Tentamenstexten ska lämnas in när lösningarna lämnas in. Inga tillåtna hjälpmedel utom linjal. Examen består av fyra delar med 2 – 6 uppgifter och 10 poäng per del, och totalt 40 poäng. Uppgifterna är inte ordnade efter svårighetsgrad.

Del 1: From Zero to One (Chapter 1)

Del 2: Combinational Logic Design (Chapter 2)

Del 3: Sequential Logic Design (Chapter 3)

Del 4: Digital Building Blocks (Chapter 5)

X = 1 om studenten har minst 2 poäng per del

Y = 1 om studenten har minst 20 poäng totalt

P = 1 om studenter får godkänt på tentamen

Fx = 1 om studenten kan godkännas efter en extra uppgift

X	Y	P	Fx
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

För godkänt krävs minst 2 poäng per del OCH 20 poäng totalt.

Fx om (19 poäng OCH 2 poäng per del) ELLER (20 poäng och 2 poäng på 3 delar).

Betygskalan för tentamen. Resultat meddelas inom tre veckor.

0-19	20-23	24-27	28-31	32-35	36-39	40
F	Е	D	С	В	A	A+

Written Exam IE1204 Digital Design 2019-04-15, 08:00-12:00

English:

The exam consists of four parts with 2-6 exercises and 10 points per part, for a total of 40 points. The exercises are not in order of difficulty.

Part 1: From Zero to One (Chapter 1)

Part 2: Combinational Logic Design (Chapter 2)

Part 3: Sequential Logic Design (Chapter 3)

Part 4: Digital Building Blocks (Chapter 5)

X = 1 if student has at least 2 points from each module

Y = 1 if student has at least 20 points in total

P = 1 if student passes exam

Fx = 1 if a student can pass after an extra task

X	Y	P	Fx
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

To pass the exam requires at least 2 points from each module AND 20 points in total. Fx if (19 points AND 2 points per module) OR (20 points AND 2 points from 3 modules).

Grades are given as follows. The result will be announced within three weeks.

<u> </u>	. •11 •00 10110	. 1110 1050010 111				
0-19	20-23	24-27	28-31	32-35	36-39	40
F	Е	D	С	В	A	A+

Del 1/Part 1

1.1.Svenska: Antag 8-bitars 2-komplements binära tal. Alla beräkningar skall utföras mha binär aritmetik i två-komplements-form.

- a) Beräkna Z=X+Y. Blir det overflow i ett 8-bitars resultat? (1p)
- b) Beräkna W=X-Y. Blir det overflow i ett 8-bitars resultat? (1p)

English: Assume 8-bits 2's complement binary numbers. All calculations should be done using binary arithmetic and two's complement algebra.

- a) Calculate Z=X+Y. Is there an overflow in an 8-bit result? (1p)
- b) Calculate W=X-Y. Is there an overflow in an 8-bit result? (1p)

Suggested Solution:

a) Cin = Cout for last bit, No overflow.

b) Y=11010000 = -Y=00110000. Cin = Cout for last bit, No overflow.

	$(\underline{0})$	<u>1</u>	<u>1</u>						<u>Ctrl</u>
	1	0	1	1	0	1	0	1	(-75)
+	0	0	1	1	0	0	0	0	(+48)
0	1	1	1	0	0	1	0	1	(-27)

1.2. Svenska: Antag 8-bitars 2-komplements binära tal. Alla beräkningar skall utföras mha binär aritmetik i två-komplements-form.

$$X=011111110$$

Y = 00000110

- a) Beräkna Z=X*Y. Skriv 16-bitars resultatet på hexadecimal form. (1p)
- b) Beräkna W=X/Y. Skriv resultatet på hexadecimal form. (1p)

English: Assume 8-bits 2's complement binary numbers. All calculations should be done using binary arithmetic and two's complement algebra.

Y = 00000110

- a) Calculate Z=X*Y. Write the 16-bit result on hexadecimal form. (1p)
- b) Calculate W=X/Y. Write the result in hexadecimal form. (1p)

Suggested Solution:

a) To avoid multiplying the whole numbers together, we notice that X=126 or (128-2) and Y=6=(4+2)=(8-2). Thus, we can perform the multiplication by adding to shifted numbers together, X*6=(X*4+X*2):

Answer: X_{16} =0000 0010 1111 0100 = 02F4

b) We perfom the division straight on:

1.3. Svenska: Antag 8-bitars 2-komplements binära tal, med fyra fraktionsbitar. Alla beräkningar skall utföras mha binär aritmetik i två-komplements-form.

$$X=0110.0101$$

Y=0001.1110

- a) Beräkna Z=X+Y. Genererar beräkningen ett overflow? (1p)
- b) Beräkna W=X*Y. Svara på 16-bitars två-komplement form. (1p)

English: Assume 8-bits 2's complement binary numbers, with four fraction bits. All calculations should be done using binary arithmetic and two's complement algebra.

$$X=0110.0101$$

Y=0001.1110

- a) Calculate Z=X+Y. Does the calculation generate an overflow? (1p)
- b) Calculate W=X*Y. Answer in 16-bit 2's complement form. (1p)

Suggested Solution:

a) Cin is not = Cout for last bit, Overflow.

	<u>1</u>	<u>1</u>	<u>1</u>	<u>1</u>				<u>Ctrl</u>
(0 1	1	0	0	1	0	1	(6.3125)
+ (0 0	0	1	1	1	1	0	(1.875)
0	1 0	0	0	0	0	1	1	(-7.8125)

b) Y=0001.1110 => Y=(0010.0000-0000.0010). Cin = Cout for last bit, No overflow.


*X**2=1100.1010, X/8=0000.1100 1010

			<u>10</u>	<u>10</u>		<u>10</u>	<u>10</u>		<u>10</u>	<u>10</u>	<u>10</u>	<u>10</u>		<u>Ctrl</u>
	1	1	0	0		1	0	1	0	0	0	0	0	12.625
-	0	0	0	0		1	1	0	0	1	0	1	0	0.7890625
 0000	1	0	1	1	•	1	1	0	1	0	1	1	0	11.8359375


Ctrl: 6.3125*1.875=11.8359375

(Answer: 0B.D6)

1.4. Svenska: Härled sanningstabellen för följande CMOS-krets. (2 p) **English:** Derive the Truth table for the following CMOS circuit. (2 p)



Suggested Solution:




A	В	A'	Y'	Y
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	1	0

$$Y = (\overline{A}B)$$


1.5. Svenska: En student försöker att implementera en sanningstabell mha muxar och diverse grindar. Har studenten gjort rätt? Om inte, rätta till kretsen så att den överensstämmer med sanningstabellens Karnaugh-diagram. (2 p)


English: A student is trying to implement a truth-table using muxes and a couple of gates. Have the student done it correctly? If not, correct the circuit so that it corresponds to the Karnaughmap of the truth-table. (2 p)

	CD								
		00	01	11	10				
AB	00	0	1	0	1				
	01	1	0	1	0				
	11	0	1	0	0				
	10	1	1	1	0				



Suggested Solution:






Del 2/Part 2

- 2.1 **Svenska:** En display för en elektronisk tärning består av sju LED-dioder som kontrolleras av fyra signaler A, B, C, och D enligt figuren nedan. Som synes kan var och en av signalerna A, B, och C slå på två LED:ar, medan D bara kan slå på en LED. Vi vill konstruera en ABCD till binärkod konverterare (ABCD \rightarrow x2x1x0) för siffrorna 1,2,3,4,5, och 6. T.ex., när ABCD="1000" så visar tärningsdisplayen "2" och x2x1x0="010".
- a) Skriv den kompletta sanningstabellen för ABCD-till-binärkod-konverteraren. Antag att ingenting annat än de angivna tärningsslagen skall synas. Använd Don't Care för övriga möjliga mönsterkombinationer. (2p)
- b) Gör K-diagram för de tre binärkodsutgångarna (x_2 x_1 och x_0) och extrahera de minimala Booleska ekvationerna i Summa-produkt-form. (2p)
- c) Konstruera och rita kretsen för kod-konverteraren mha av enbart NAND-grindar. (1p)

English: A display for an electronic dice consists of seven LEDs that are controlled by four signals A, B, C, and D according to the figure below. As shown in the figure, A, B, and C turns two LEDs "on" while D turns one LED "on". We want to design an **ABCD** to **binary code** converter (ABCD \rightarrow x₂x₁x₀) for digits 1, 2, 3, 4, 5, and 6. For example, when ABCD = "1000" then the dice displays "2" and x₂x₁x₀ = "010".

- a) Draw the complete Truth table for the ABCD to binary code converter. Assume that nothing more than the illustrated dice dot patterns appear on the electronic dice. Use Don't Care for other dot patterns. (2p)
- b) Make K-maps for the three bits of the binary-code (x2, x1, and x0) and extract their minimized Boolean expressions on the Sum-of-Product form. (2p)
- c) Design and draw the circuit for the converter using only NAND gates. (1p)



Suggested Solution:

\sim	1	/	`
7	1 (la	١


Α	В	С	D	X2	X1	ХO
0	0	0	0	_	-	-
0	0	0	1	0	0	1
0	0	1	0	-	-	-
0	0	1	1	0	1	1
0	1	0	0	-	-	-
0	1	0	1	-	-	-
0	1	1	0	-	-	-
0	1	1	1	-	-	-
1	0	0	0	0	1	0
1	0	0	1	-	-	-
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	-	-	-
1	1	0	1	-	-	-
1	1	1	0	1	1	0
1	1	1	1	-	-	-

(b)


_	X2										
CD	B 00	01	11	10							
00	-	-	-	0							
01	0	-	-	-							
11	0	_	-	1							

1

	_ X1				
CD	00 B	01	11	10	
00	-	-	-	1	
01	0	-	<u> </u> -	_ <u>-</u>	
11	1	-	-	0	
10		l-	1	0	



OR



2.2 Svenska: För följande funktion:

$$f(a,b,c,d) = \bar{b}\bar{d} + b\bar{c} + b\bar{d}$$

a) Ta fram ett minimerat uttryck på "Product-of-Sum"-form. (1 p)

b) Konstruera och rita kretsen för det minimerade uttrycket med enbart NOR-grindar. (1 p)

English: Given the following function:


$$f(a,b,c,d) = \bar{b}\bar{d} + b\bar{c} + b\bar{d}$$

a) Derive the minimized "Product-of-Sum" expression. (1p)

b) Design and draw the circuit for the minimized expression using only NOR gates. (1p)


Suggested Solution:

2.2 (a)



$$f = (b + \bar{d})(\bar{c} + \bar{d})$$

(b)



- 2.3 Svenska: Följande krets har potentiella "glitchar" när en av ingångarna ändras.
- (a) Gör en K-map för att förklara varför "glitchar" kan förekomma. (1 p)

Använd insignalsordningen som den visas i K-map nedan. Rita dina K-maps i din lösning.


- (b) Modifiera det Boolska uttrycket och K-map för att undvika "glitches". (1 p)
- (c) Rita den modifierade kretsen. (1 p)


English: The following circuit has potential glitches when one of the inputs changes.

(a) Make a K-map to explain why glitches can occur. (1 p)

Use the input orders shown in the K-map. Redraw the K-map in the answer sheet.


- (b) Modify the Boolean expression and K-map to avoid glitches. (1 p)
- (c) Draw the modified circuit. (1 p)






Suggested Solution:

2.3 (a)



(b)



Del 3/Part 3

3.1 **Svenska:** Designa en FSM med följande egenskaper:

Om ingången En=1 så skall den stega ett steg framåt.

Om ingången En=0 så skall den stega två steg bakåt.

Sekvensen repeteras enligt: 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, etc

a)	Rita tillståndsdiagrammet.	(1p)

- b) Skriv ner tillståndstabellen. Förutsätt att D-vippor används. (1,5p)
- c) Gör K-maps och ta fram uttrycken för nästa tillstånd. (1,5p)

English: Design an FSM with the following behavior:

If the input S=1 the FSM should count one step forward.


If the input S=0 the FSM should count two steps backward.

The sequence repeats as such: 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, etc

a)	Draw the state diagram.	(1r
αj	Diaw the state diagram.	(1)


- b) Write down the state table. Assume that D-flipflops are used. (1,5p)
- c) Gör K-maps och ta fram uttrycken för nästa tillstånd (1,5p)


Suggested Solution:



<u>U)</u>			
Previous	Code	Next state	Next state
State		S=1 (forward 1)	S=0 (reverse 2)
0	0 0 0	0 0 1	110
1	0 0 1	0 1 0	111
2	0 1 0	0 1 1	0 0 0
3	0 1 1	100	0 0 1
4	100	1 0 1	0 1 0
5	101	110	0 1 1
6	110	111	100
7	111	0 0 0	1 0 1

c) $\begin{aligned} q_2 &+= \overline{S} \overline{q}_2 q_1 + \overline{S} q_2 q_1 + S q_2 q_1 + q_2 q_1 \overline{q}_0 + S \overline{q}_2 q_1 q_0 \\ q_1 &+= \overline{S} \overline{q}_1 + \overline{q}_1 q_0 + S q_1 \overline{q}_0 \\ q_0 &+= \overline{S} q_0 + S \overline{q}_0 \end{aligned}$






q_1	q_0 q_0 +			
Sq ₂	00	01	11	10
00	0	1	1	² 0
01	4	1	1	6 0
11	1	0	15 O	14
10	1	9 0	0	1

- **3.2. Svenska:** Den synkrona kretsen nedan detekterar vilken av pulserna P1 och P2 som kommer först. Bara den första pulsen räknas. Efter Reset startar det om. Nu vill vi ha en Asynkron krets (utan vippor) som gör samma sak. **Ledning:** hantera Reset separat.
- a) Ta fram och rita tillståndsdiagrammet och ställ upp flödesdiagrammet för funktionen. (1p)
- b) Gör en passande state assignment så att excitationstabellen är fri från kritiska signal-race. (0,5p)
- c) Ta fram hazard-fria uttryck för nästa tillstånd och output (0,5p)


English: The Synchronous sequential circuit below detects which of the pulses P1 and P2 arrives first. Only the first pulse is counted. After Reset it starts over. Now we want an Asynchronous sequential circuit (without flip-flops) that does the same thing. **Hint:** treat Reset separately.

- a) Draw the state diagram and set up a proper flow table for the sequential circuit. (1p)
- b) Make a suitable state assignment with an excitation table that provides circuits that are free from critical race. (0.5p)
- c) Develop hazard free expressions for the next state and output. (0.5p)



Suggested Solution:

a) State diagram with state assignments



b) Excitation table for Reset = 1 (For Reset = 0 all entries are 00)

Present state	Next state	Next state	Next state	Next state
Q2Q1	P2P1=00	P2P1=01	P2P1=11	P2P1=10
00	00	01	XX	10
01	01	01	XX	01
11	XX	XX	XX	XX
10	10	10	XX	10

c) K-maps and Hazard free expressions

P2F	P2P1 Q2+ (Reset = :			et = 1)
Q2Q1	00	01	11	10
00	0	0	-	1
01	0	5	7 -	1
11	-	-	-	-
10	1	⁹ 1	<u></u>	10


P2I	21	Q1+ (Reset = 1)		
Q2Q1	00	01	11	10
00	0	1	-	2
01	1	1	-	1
11	-	-	15	14
10	8 0	1	11	0

P2I	21	Q2+/Q1+ (Reset = 0)			
Q2Q1	00	01	11	10	
.00	0	0	3	0	
01	⁴ O	0	7	6	
11	12 -	13 -	15 -	14 -	
10	8 0	9 0	11 -	0	

Q2+ = Q2·Reset + P2·Reset

 $Q1+ = Q1\cdot Reset + P1\cdot Reset$

Schematic (not required)



3.3. **Svenska:** Givet den synkrona sekvenskretsen nedan. Antag att start-tillståndet är (00).

- a) Beräkna minimitiden T [ns] mellan klockpulser för säker operation. (1 p)
- b) Uppfylls villkoret för "hold time" i kretsen? Om inte, fixa felet. Förklara din lösning. (1 p)
- c) Ta fram Boolska uttryck för nästa tillstånd. (1 p)
- d) Rita tillståndsdiagrammet. (1 p)

Grindar: $t_{pdAND} = 3$ ns, $t_{pdOR} = 3$ ns, $t_{cdAND} = 2$ ns, $t_{cdOR} = 2$ ns

Vippor: $t_{setup} = 3$ ns, $t_{hold} = 2$ ns, $t_{peq} = 2$ ns, $t_{ceq} = 1$ ns


English: The figure shows a synchronous sequential circuit. Assume the initialized state is (00).

a) Calculate the minimum time T [ns] between the clock pulses that provides safe operation. (1 p)

(1 p)

- b) Is hold time constraint met in the circuit? If not, fix it. Explain your solution.
- c) Derive the Boolean expressions for the next states. (1 p)
- d) Draw the state diagram. (1 p)

Gates: $t_{pdAND} = 3$ ns, $t_{pdOR} = 3$ ns, $t_{cdAND} = 2$ ns, $t_{cdOR} = 2$ ns Flip-flops: $t_{setup} = 3$ ns, $t_{hold} = 2$ ns, $t_{pcq} = 2$ ns, $t_{ccq} = 1$ ns



J	K	Q
0	0	Q_0
0	1	0
1	0	1
1	1	\overline{Q}_0

Suggested Solution:

a) Critical Path = $T_{CP} = (Q_2->AND->OR->D_2)=t_{pcq}+t_{pdAND}+t_{pdOR}+t_{setup}=2+3+3+3=11$ ns

b) No. Q2->J1, t_{ccq} =1ns< t_{hold} . Fix: Connect J1 and K1 via buffers (AND gate) => t_{ccq} + t_{buffer} =1+2=3> t_{hold}


c) Draw a state table:

Present			Next	
Q ₂	Q_1	J_2/K_2	Q ₂₊	Q ₁₊
0	0	1	1	0
0	1	0	0	0
1	0	0	1	1
1	1	1	0	1

$$Q_1+=Q_2$$

$$J_2/K_2 = Q_1 \cdot Q_2 + \overline{Q_1} \cdot \overline{Q_2} = Q_1 \, XNOR \, Q_2$$

 Q_2 toggles if (Q2 AND Q1) OR (NOT Q2 AND NOT Q1) (first and last row) So Q2 \pm = NOT Q1



(2-bit Reverse Grey Code counter)

Del 4/Part 4

4.1. Svenska: Antag 32-bitars flyttal, IEEE standard 754 (sign bit, 8-bit exponent, 23-bit fraction)

 $X = 0xC0F0\ 00000$

 $Y = 0x3FF0\ 0000$

Utför additionen Z=X+Y. Svara på 32-bitars IEEE 754 flyttalsform.

(1p)

English: Assume 32 bit floating point, IEEE standard 754 (sign bit, 8-bit exponent, 23-bit fraction)

 $X=0xC080\ 0000$

 $Y = 0x3F80\ 00000$

Calculate the addition Z=X+Y. Answer in 32-bit IEEE 754 floating point form.

(1p)

Suggested Solution:

$$X=-1.875*2^{(129-127)}=-1.875*2^2=-111100_2$$
 Ctrl: -7.5 $Y=+1.875*2^{(127-127)}=+1.875=+001111_2$ Ctrl:1.875 Ctrl: $Z=X+Y=-7.5+1.875=-5.625$

Z=Sign=1 Exp=100 0000 1 Mantiss= (1).011 0100 Ctrl: -1.40625*2⁽¹²⁹⁻¹²⁷⁾=-5.625

Answer: Z=0xC0B4 0000₁₆

Copy-paste-error English version:

$$X=-1*2^{(129-127)}=-4$$

 $Y=1*2^{(127-127)}=1$

$$Z=X+Y=-3=-1.5*2=Sign=1$$
 Exp=100 0000 0 Mantissa=(1).100 0000

Z=1100 0000 0100 0000 [0]16= 0xC040 0000


4.2. Svenska: En räknare består av en 4-bitars left-shifter, där shift ut har kopplats till shift in via en D-vippa, och fyra D-vippor. Vipporna klockas samtidigt. Räknaren startar med en reset/set som sätter alla vippor till $(q_3q_2q_1q_0=0001)$ och carry-vippan till 0. Vad blir hela sekvensen?

(2 p)

English: A counter consists of a 4-bit left-shifter, where shift out has been connected to shift in via a D-flip-flop, and four D flip-flops. The flip-flops are clocked simultaneously. The counter starts with all the flip-flops at $(q_3q_2q_1q_0 = 0001)$ and the carry-flop set to 0. What is the full sequence?


(2 p)

0001 -> ____ -> etc...



Answer: (Carry DFF in parenthesis) Register 4 bits (0) 0001 -> (0) 0010 -> (0) 0100 -> (1) 0000 -> (0) 0001

4.3. Svenska: Du skall bygga en fyra bitars shifter. Shiftern skall ha följande Ingångar/funktioner:



Kod/Code	Funktion/Function	Ingång/Input	Resultat/Result
$(S_2S_1S_0)$			$(Q_3Q_2Q_1Q_0)$
000	Pass		$A_3A_2A_1A_0$
001	<< 1		A ₂ A ₁ A ₀ "0"
010	<< 2		A ₁ A ₀ "00"
011	<< 3	$A_3A_2A_1A_0$	A ₀ "000"
100	>>4	$A_3A_2A_1A_0$	"0000"
101	>>3		"000" A ₃
110	>>2		"00" A ₃ A ₂
111	>>1		"0" A ₃ A ₂ A ₁

- a) Ställ upp Karnaugh-diagrammen för utgångarna (Q₃Q₂Q₁Q₀). K-diagrammet skall ha 3 ingångar (S₂S₁S₀). Använd A_i istället för 1:or. Härled de booleska ekvationerna för kretsen. (4p) b) Implementera kretsen mha en 3:8-dekoder och grindar. Rita kretsen, inklusive den interna strukturen på 3:8-dekodern. (1p)
- c) Identifiera och markera den längsta kritiska vägen (vilken ingång/utgång och hur många grindar).
 - (1 p)

d) Hur många transistorer består shiftern av?

(1 p)

Antalet transistorer per grind är: NOT: 2, NAND2/NOR2: 4, AND2/OR2: 6, och lägg till 2 transistorer för varje extra ingång. Förklara eventuella antaganden.

English: You shall build a four bit shifter. The shifter should function according to the table above a) Draw the K-maps for the outputs $(Q_3Q_2Q_1Q_0)$. The K-maps should have 3 inputs $(S_2S_1S_0)$. Use A_i instead of 1:s. Derive the Boolean equations for the circuit. (4 p)

- b) Implement the circuit using a 3:8-decoder and gates. Draw the circuit, including the internal structure of the 3:8-decoder. (1p)
- c) Identify the longest critical path (which input/output and the number of gates). (1 p)
- d) How many transistors does the shifter consist of? (1 p)

The number of transistors per gate is: NOT - 2, NAND2/NOR2 - 4, AND2/OR2 - 6, and add 2 transistors per extra input. Explain your assumptions if needed.

Suggested Solution:

a) Larger Implicants must contain the same A_i (there are none in this example):

$$S_{1}S_{0}$$

$$00 01 11 10$$

$$S_{2} 0 A3 A2 A0 A1$$

$$1 0 0 0 0$$

$$Q_{3}=S_{000}A_{3}+S_{001}A_{2}+S_{010}A_{1}+S_{011}A_{0}$$

$$S_{1}S_{0}$$

$$00 01 11 10$$

$$S_{2} 0 A2 A1 0 A0$$

$$1 0 0 A3 0$$

$$Q_{2}=S_{000}A_{2}+S_{001}A_{1}+S_{010}A_{0}+S_{111}A_{3}$$

		S_1S_0				
		00	01	11	10	
S_2	0	A0	0	0	0	
	1	0	A3	A1	A2	
		$O_0 = S_{000} A_0 + S_{101} A_2 + S_{110} A_2 + S_{111} A_2$				

- c) See next page
- d) Critical path goes through one inverter on S_i->Q_i for instance S₀->Q₃. 4 Gates, Inv->AND3->AND2->OR4

e)

Gate Type	Transform	Transistor Count	Total
3 Inverter (2 tr)		3*2	6
8 And 3 = NAND 3 + Inv (6+2)		8*8	64
16 AND2 => 16 NAND2 (4)	DaMaraan	16*4	64
4 OR4 => 4 NAND4 (8)	DeMorgan	4*8	32
Sum			166

