

Skriftlig Tentamen IE1204 Digital Design 2019-01-14, 14:00-18:00

Examiner/Examinator: Carl-Mikael Zetterling (IE1204) Responsible teacher/Ansvarig lärare: Johnny Öberg

Swedish/Svenska:

Tentamenstexten ska lämnas in när lösningarna lämnas in. Inga tillåtna hjälpmedel utom linjal. Examen består av fyra delar med 2 – 6 uppgifter och 10 poäng per del, och totalt 40 poäng. Uppgifterna är inte ordnade efter svårighetsgrad.

Del 1: From Zero to One (Chapter 1)

Del 2: Combinational Logic Design (Chapter 2)

Del 3: Sequential Logic Design (Chapter 3)

Del 4: Digital Building Blocks (Chapter 5)

X = 1 om studenten har minst 2 poäng per del

Y = 1 om studenten har minst 20 poäng totalt

P = 1 om studenter får godkänt på tentamen

Fx = 1 om studenten kan godkännas efter en extra uppgift

| X | Y | P | Fx |
|---|---|---|----|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |

För godkänt krävs minst 2 poäng per del OCH 20 poäng totalt.

Fx om (19 poäng OCH 2 poäng per del) ELLER (20 poäng och 2 poäng på 3 delar).

Betygskalan för tentamen. Resultat meddelas inom tre veckor.

| 7 8 | | | | | | | |
|-----|------|-------|-------|-------|-------|-------|----|
| | 0-19 | 20-23 | 24-27 | 28-31 | 32-35 | 36-39 | 40 |
| | F | Е | D | С | В | A | A+ |

Written Exam IE1204 Digital Design 2019-01-14, 14:00-18:00

English:

The exam consists of four parts with 2-6 exercises and 10 points per part, for a total of 40 points. The exercises are not in order of difficulty.

Part 1: From Zero to One (Chapter 1)

Part 2: Combinational Logic Design (Chapter 2)

Part 3: Sequential Logic Design (Chapter 3)

Part 4: Digital Building Blocks (Chapter 5)

X = 1 if student has at least 2 points from each module

Y = 1 if student has at least 20 points in total

P = 1 if student passes exam

Fx = 1 if a student can pass after an extra task

| X | Y | P | Fx |
|---|---|---|----|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |

To pass the exam requires at least 2 points from each module AND 20 points in total. Fx if (19 points AND 2 points per module) OR (20 points AND 2 points from 3 modules).


Grades are given as follows. The result will be announced within three weeks

| Cross are Brian as remember 1110 result will be written with the will be will be written the will be written. | | | | | | | |
|---|------|-------|-------|-------|-------|-------|----|
| | 0-19 | 20-23 | 24-27 | 28-31 | 32-35 | 36-39 | 40 |
| | F | Е | D | С | В | A | A+ |


Del 1/Part 1

| 1.1. Svenska: Antag 8-bitars 2-komplements binära tal | | | | | |
|--|-------------|--|--|--|--|
| X=10110001 | | | | | |
| <i>Y=01010001</i> | | | | | |
| a) Beräkna Z=X+Y. Blir det overflow i ett 8-bitars resultat? | (1p) | | | | |
| b) Beräkna W=X-Y. Blir det overflow i ett 8-bitars resultat? | | | | | |
| English: Assume 8-bits 2's complement binary numbers | | | | | |
| X=10110001 | | | | | |
| Y=01010001 | | | | | |
| a) Calculate Z=X+Y. Is there an overflow in an 8-bit result? | (1p) | | | | |
| b) Calculate W=X-Y. Is there an overflow in an 8-bit result? | (1p) | | | | |
| | | | | | |
| 1.2. Svenska: Antag 8-bitars 2-komplements binära tal | | | | | |
| X=10000000 | | | | | |
| Y=00010000 | | | | | |
| a) Beräkna Z=X*Y. Skriv 16-bitars resultatet på hexadecimal form. | (1p) | | | | |
| b) Beräkna W=X/Y. Svara på 4-bitars tvåkomplements binär form. | (1p) | | | | |
| English: Assume 8-bits 2's complement binary numbers | | | | | |
| X=100000000 | | | | | |
| Y=00010000 | | | | | |
| a) Calculate Z=X*Y. Write the 16-bit result on hexadecimal form. | (1p) | | | | |
| b) Calculate W=X/Y. Write the result in 4-bit 2's complement form. | (1p) | | | | |
| 1.3. Svenska: Antag 8-bitars 2-komplements binära tal, med fyra fraktions | shitar | | | | |
| X=1111.0001 | ortar | | | | |
| Y=0011.1111 | | | | | |
| a) Beräkna Z=X+Y. | (1p) | | | | |
| b) Beräkna W=X*Y. Svara på 16-bitars två-komplement form. | (1p) | | | | |
| English: Assume 8-bits 2's complement binary numbers, with four frac | | | | | |
| X=1111.0001 | 741011 0140 | | | | |
| Y=0011.1111 | | | | | |
| a) Calculate Z=X+Y. | (1p) | | | | |
| b) Calculate W=X*Y. Answer in 16-bit 2's complement form. | (1p) | | | | |
| , | (-17) | | | | |


1.4. Svenska: Rita sanningstabellen för följande CMOS-krets. (2 p) **English:** Draw the Truth table for the following CMOS circuit. (2 p)



1.5. Svenska: Rita sanningstabellen för följande Multiplexer-krets. (1 p) **English:** Draw the Truth table for the following Multiplexor circuit. (1 p)



1.6. Svenska: Rita sanningstabellen för följande circuit. (1 p) **English:** Draw the Truth table for the following circuit. (1 p)




Del 2/Part 2

- 2.1. Svenska: Konstruera en avkodare som kodar talen 0-9 (BCD-kod b₃b₂b₁b₀) till rätt signaler som kontrollerar lysdioderna i en 7-segments display. Notera att för att en lysdiod ska vara tänd måste motsvarande utgång ha en logisk 0:a, se exemplet i figuren nedan.
- a) Rita hela 16 x 7 sanningstabellen för BCD till 7-segmentsavkodaren. Oanvända ingångskombinationer skall sättas till Don't Care ('-'). (3,5 p)
- b) Gör K-maps för segmenten A och B och ta fram minimala Boolska uttryck. (2 p)Använd insignalsordningen som den visas i K-map nedan. Rita dina K-maps i din lösning.
- c) Konstruera och rita kretsen för segment C med enbart NAND-grindar.
- d) Konstruera och rita kretsen för segment D med en 4 till 1 multiplexer och valfria grindar. (1 p)

English: Design a decoder that maps the numbers 0-9 (BCD-code $-b_3b_2b_1b_0$) to appropriate signals which controls the LEDs of a seven-segment display. Note that in order to turn the LED on, the corresponding output should be a logic "0", see example below.

- a) Draw the complete 16 x 7 Truth table for the BCD to seven-segment decoder. Unused input combinations should be set to Don't Care ('-').
- b) Make K-maps for segments A and B and extract their minimized Boolean expressions. (2 p) Use the input orders shown in the K-map below. Redraw the K-map in the answer sheet.
- c) Design and draw the circuit for segment C using only NAND gates. (1 p)
- d) Design and draw the circuit for segment D using a 4 to 1 multiplexer and any gates. (1 p)



| | | b_1b_0 | | | | |
|----------|----|----------|----|----|----|--|
| | | 00 | 01 | 11 | 10 | |
| | 00 | | | | | |
| b_3b_2 | 01 | | | | | |
| | 11 | | | | | |
| | 10 | | | | | |

2.2 **Svenska:** För följande funktion:

$$f(a,b,c,d) = \bar{b} + \bar{d} + a\bar{c} + \bar{a}c$$

a) Rita Karnaugh-diagrammet för funktionen

(0,5p)

b) Ta fram ett minimerat uttryck på "Product-of-Sum"-form.

(1 p)

c) Konstruera och rita kretsen för det minimerade uttrycket med enbart NOR-grindar.

(1 p)

English: Given the following function:

$$f(a, b, c, d) = \bar{b} + \bar{d} + a\bar{c} + \bar{a}c$$

a) Draw the Karnaugh-map for the function

(0,5p)

b) Derive the minimized Product-of-Sum expression.

(1 p)

(1 p)

c) Design and draw the circuit for the minimized expression using only NOR gates.

Del 3/Part 3

3.1 **Svenska:** Designa en FSM med följande egenskaper:

Om ingången En=1 så skall den stega 3-bitars Gray-kod i ordning, dvs, 000,001,011,010,110,111,101,100. Sedan skall sekvensen upprepas.

Om insignalen En=0 så skall den stanna i nuvarande tillstånd.

- a) Rita tillståndsdiagrammet. (1p)
- b) Skriv ner tillståndstabellen. Förutsätt att D-vippor används. (1,5p)
- c) Gör K-maps och ta fram uttrycken för nästa tillstånd. (1,5p)

English: Design an FSM with the following behaviour:

If the input En=1 the FSM shall go through the 3-bit Gray-code sequence in order, i.e., 000,001,011,010,110,111,101,100. The sequence should then be repeated.

If the input En=0, the FSM shall stay in its present state.

- a) Draw the FSM. (1p)
- b) Write down the state table. Assume that D-flipflops are used. (1,5p)
- c) Gör K-maps och ta fram uttrycken för nästa tillstånd (1,5p)
- **3.2. Svenska:** Konstruera en Asynkron sekvenskrets som räknar pulser på ingången *X*. Om antalet pulser på ingången *X* är udda så skall utgången Y vara 1. Om antalet pulser på ingången *X* är jämnt så skall utgången *Y* vara 0. (**Ledning**. Det räcker med fyra tillstånd).
- a) Ta fram och rita tillståndsdiagrammet och ställ upp flödesdiagrammet för funktionen. (1p)
- b) Gör en passande state assignment så att excitationstabellen är fri från kritiska signal-race. (0,5p)
- c) Ta fram hazard-fria uttryck för nästa tillstånd och output. (0,5p)

English: Design an Asynchronous sequential circuit that counts pulses on the input *X*. If the number of pulses on the input *X* is odd, the output *Y* should be 1. If the number of pulses on the input *X* is even, the output *Y* should be 0. (**Hint**. Four states are enough).

- a) Draw the state diagram and set up a proper flow table for the sequential circuit. (1p)
- b) Make a suitable state assignment with an excitation table that provides circuits that are free from critical race. (0.5p)
- c) Develop hazard free expressions for the next state and output. (0.5p)


- 3.3. **Svenska:** Givet den synkrona sekvenskretsen nedan. Antag att start-tillståndet är (000).
- a) Beräkna minimitiden T [ns] mellan klockpulser för säker operation. (1 p)
- b) Uppfylls villkoret för "hold time" i kretsen? Om inte, fixa felet. Förklara din lösning. (1 p)
- c) Ta fram Boolska uttryck för nästa tillstånd. (1 p)
- d) Rita tillståndsdiagrammet. (1 p)

Grindar: $t_{pdNAND} = 2$ ns, $t_{pdAND} = 3$ ns, $t_{pdXOR} = 4$ ns, $t_{cdNAND} = 1$ ns, $t_{cdAND} = 2$ ns, $t_{cdXOR} = 2$ ns Vippor: $t_{setup} = 3$ ns, $t_{hold} = 2$ ns, $t_{pcq} = 2$ ns, $t_{ccq} = 1$ ns

English: The figure shows a synchronous sequential circuit. Assume the initialized state is (000).

- a) Calculate the minimum time T [ns] between the clock pulses that provides safe operation. (1 p)
- b) Is hold time constraint met in the circuit? If not, fix it. Explain your solution. (1 p)
- c) Derive the Boolean expressions for the next states. (1 p)
- d) Draw the state diagram. (1 p)

Gates: $t_{pdNAND} = 2$ ns, $t_{pdAND} = 3$ ns, $t_{pdXOR} = 4$ ns, $t_{cdNAND} = 1$ ns, $t_{cdAND} = 2$ ns, $t_{cdXOR} = 2$ ns $t_{pdNAND} = 2$ ns, $t_{pdND} = 2$ ns, $t_{pdND} = 2$ ns, $t_{pdND} = 2$ ns, $t_{pdND} =$




Del 4/Part 4

- 4.1. **Svenska:** Ett minne kan grovt beskrivas enligt figuren nedan. Beroende på vilken sorts minne det är ser själva minneselementet olika ut.
- a) Hur ser minneselementet för ett SRAM ut? Beskriv kort hur det fungerar vid skrivning och läsning. (1p)
- b) Hur ser minneselementet för ett DRAM ut? Beskriv kort hur det fungerar vid skrivning och läsning. (1p)


English: A memory can be roughly drawn according to the figure below. Depending on the type of memory, the actual memory cell is different.

- a) What does the memory cell for an SRAM look like? Describe shortly how it works during reads and writes. (1p)
- b) What does the memory cell for a DRAM look like. Describe shortly how it works during reads and writes. (1p)



4.2. **Svenska:** En räknare består av en 4-bitars adderare och fyra D-vippor. Vipporna klockas samtidigt. Räknaren startar med att alla vippor är vid noll ($q_3q_2q_1q_0 = 0000$). Vad blir hela sekvensen? (2 p)

English: A counter consists of a 4-bit adder and four D flip-flops. The flip-flops are clocked simultaneously. The counter starts with all the flip-flops at zero ($q_3q_2q_1q_0 = 0000$). What is the full sequence? (2 p)



- 4.3 **Svenska:** Du skall bygga en fyra bitars ripple-carry adderare mha fyra stycken full-adderare (dvs 4 st enbits-adderare).
- a) Ställ upp sanningstabellen för fulladderen. (1p)
- b) Härled de minimala booleska ekvationerna för utgångarna Sum och Cout. (1 p)
- c) Rita den interna strukturen för 4-bitars ripple-carry adderaren. Varje full-adderares interna struktur skall vara synlig. Identifiera den längsta kritiska vägen (vilken ingång/utgång och hur många grindar).


 (1 p)
- d) Hur manga transistorer består ripple-carry adderaren? (1 p)

Antag att antalet transistorer per grind är: NOT: 2, NAND/NOR: 4, AND/OR: 6, XOR: 8 och lägg till 2 transistorer för varje extra ingång. Förklara eventuella antaganden.

English: You shall build a four bit ripple-carry adder using four full-adders (i.e., 4 onebit adders).

- a) Derive the truth table for the fulladder. (1 p)
- b) Derive the minimized boolean equations for the outputs Sum and Cout. (1 p)
- c) Draw the internal structure of the four-bit ripple-carry adder. Every full-adders internal structure should be visible. Identify the longest critical path (which input/output and the number of gates).
 - (1 p)
- d) How many transistors is the ripple-carry adder built of? (1 p)

Assume the number of transistors per gate as NOT: 2, NAND/NOR: 4, AND/OR: 6, XOR: 8, and add 2 transistors per extra input. Explain your assumptions if needed.



4.4 **Svenska:** Antag 32-bitars flyttal, IEEE standard 754 (sign bit, 8-bit exponent, 23-bit fraction)

X=0xC080 0000

Y=0x3F80 0000

- a) Utför additionen Z=X+Y. Svara på 32-bitars IEEE 754 flyttalsform. (1p)
- b) Utför multiplikationen W=X*Y. Svara på 32-bitars IEEE 754 flyttalsform. (1p)

English: Assume 32 bit floating point, IEEE standard 754 (sign bit, 8-bit exponent, 23-bit fraction)

 $X = 0xC080\ 0000$

Y=0x3F80 0000

- a) Calculate the addition Z=X+Y. Answer in 32-bit IEEE 754 floating point form. (1p)
- b) Calculate the multiplication W=X*Y. Answer in 32-bit IEEE 754 floating point form. (1p)