

thalia sousa

thalia.nascimento.sousa02@aluno.ifce.edu.br
IP: 2804:248:4004:53b0:b5de:b995:a0c8:3632

SEMB-P2

SEMB.IFCE

38.9%

Points: 7 out of 18
Duration: 00:40:01
Date started: Mon 31 Aug '20 16:10
Date finished: Mon 31 Aug '20 16:50
0 Left

This Test was automatically finished when either:
1. Its time limit was reached when taking the Test.
2. An attempt to resume this Test was not allowed due to date or time limits.

Answers

✓ Correctly answered ✗ Incorrectly answered ➡ Missed correct option

All Questions | 5 Correct | 10 Incorrect | 2 Unanswered

Question 1 of 17

AA

Com os processadores VLIW (EPIC) a detecção de paralelismo é movida do processador para o compilador. Isso evita gastos com silício e energia em tempo de execução, aumentando a eficiência energética em relação aos superescalares normais.

Correct answer: **A)**
Selected answer: **B)**

➡ **A)** True
✗ **B)** False

Points: 0 out of 1

Question 2 of 17

AAA

Quando é necessário prolongar os cabos de conexão entre computadores ligados por uma interface UART, uma das estratégias é aumentar os níveis de tensão. Os _____ podem ser usados para isso.

Answer given:

✗ **No answer given**

Accepted answers:

drivers RS-232
drivers RS232

Points: 0 out of 1

Question 3 of 17

A

Um compilador sendo executado em uma plataforma e gerando código executável em outra plataforma é chamado *Cross compiler*.

Correct answer: **A)**
Selected answer: **A)**

- ☒ **A)** True
☐ **B)** False

Points: 1 out of 1

Question 4 of 17

AAA

O ASIC e o FPGA são equivalentes em sua capacidade de produzir hardware específico. Entretanto, o ASIC pode oferecer maior desempenho (velocidade) e eficiência energética.

Correct answer: **A)**
Selected answer: **A)**

- ☒ **A)** True
☐ **B)** False

Points: 1 out of 1

Question 5 of 17

AAA

Uma estratégia para diminuir o tempo de computação de uma aplicação é a introdução de cache no sistema. Adicionalmente, esse método ajuda a diminuir a potência.

Correct answer: **A)**
Selected answer: **B)**

- ☒ **A)** True
☐ **B)** False

Points: 0 out of 1

Question 6 of 17

AAA

O DSP utiliza instruções do tipo SIMD. Isso permite diminuir o tempo de computação e a aumentar a eficiência energética.

Correct answer: **A)**
Selected answer: **B)**

- ☒ **A)** True
☐ **B)** False

Points: 0 out of 1

Question 7 of 17

AA

A disponibilidade de compiladores para todas as plataformas é um dos motivos para a Linguagem C ser predominante no desenvolvimento de aplicações embarcadas.

Correct answer: **A)**
Selected answer: **B)**

→ **A)** True

✗ **B)** False

Points: 0 out of 1

Question 8 of 17

A

Segundo o critério de Nyquist, a frequência de amostragem para digitalização de um sinal deve ser maior ou igual à maior frequência contida no sinal.

Correct answer: **B)**
Selected answer: **A)**

✗ **A)** True

→ **B)** False

Points: 0 out of 1

Question 9 of 17

A

Aumentar a memória de um SoC tem um prejuízo duplo, no preço e na potência dissipada.

Correct answer: **A)**
Selected answer: **B)**

→ **A)** True

✗ **B)** False

Points: 0 out of 1

Question 10 of 17

A

O aumento da complexidade das aplicações embarcadas levou ao uso de linguagens de mais alto nível de abstração.

Correct answer: **A)**
Selected answer: **A)**

✓ **A)** True

B) False

Points: 1 out of 1

Question 11 of 17

AA2

SoC que oferecem _____ como parte de sua lógica interna são chamados sistemas híbridos.

Answer given:

✓ FPGA

Accepted answers:

um módulo FPGA
um módulo reconfigurável
um FPGA
um reconfigurável
FPGA

Points: 1 out of 1

Question 12 of 17

AAA

As primeiras aplicações embarcadas eram escritas em linguagem _____. Uma das razões para isso era _____.

Answer given:

✗ Assembly, compiladores compatíveis que influenciavam no melhor desempenho

Accepted answers:

Assembly, a falta de compiladores
Assembly, a baixa complexidade das aplicações

Points: 1 out of 2

Question 13 of 17

A

Um processador "de prateleira" apresenta menor desempenho (velocidade) que um processador *soft-core* (implementado em FPGA) equivalente.

Correct answer: B)
Selected answer: A)

✗ A) True

➔ B) False

Points: 0 out of 1

Question 14 of 17

AA

Dado um ADC com resolução de 12 bits, frequência de clock de 100 kHz e que utiliza o método de aproximação sucessiva, o tempo de uma conversão é de _____ us.

Answer given:

✗ 0,012

Accepted answers:

120

Points: 0 out of 1

Question 15 of 17

A

Um processador (CPU) pode apresentar menor _____ como desvantagem, se comparado a um circuito dedicado, mas tem maior _____ como vantagem.

Answer given:

✗ desempenho, preço de venda

Accepted answers:

eficiência energética, flexibilidade
desempenho, flexibilidade
desempenho; flexibilidade
eficiência energética; flexibilidade

Points: 1 out of 2

Question 16 of 17

A

Nos barramentos de comunicação, como o I2C, os mesmos sinais conectam todos os dispositivos. Já no padrão UART, a conexão é ponto a ponto.

Correct answer: **A)**

Selected answer: **A)**

✓ **A)** True

B) False

Points: 1 out of 1

Question 17 of 17

Generic

Qual o grau de dificuldade dessa avaliação?

Correct answer: **A) B) C) D) E)**

Selected answer: **No answer given**

➔ **A)** Muito Fácil

➔ **B)** Fácil

➔ **C)** Média

➔ **D)** Difícil

➔ **E)** Muito Difícil

Points: 0 out of 0