

电工电子实验报告

课程名称: <u>电工电子基础实验 A</u> 实验名称: <u>集成触发器及应用</u> 计数与分频电路

学院: 自动化学院、人工智能学院

班 级: B210416

学 号: <u>B21080526</u>

姓 名: <u>单家俊</u>

指导教师: 任青颖

学 期: 2022-2023 学年第二学期

电工电子实验教学中心

集成触发器及应用、计数与分频电路

(正文部分采用五号宋体)

一、 实验目的

- 1、掌握集成触发器和计数器的逻辑功能
- 2、熟悉用触发器构成计数器和任意进制计数器的设计方法
- 3、掌握集成触发器的基本应用
- 4、掌握数字电路多个输出波形相位关系的正确测试方法
- 5、了解非均匀周期信号波形的测试方法

二、 主要仪器设备及软件

硬件: Xilinx (XC3S50ANTQG144)

软件: ISE Design Suit 14.7 (Xilinx 公司)

三、 实验原理(或设计过程)

计数器:

- ◆计数器是数字系统中一种用得最多的时序逻辑部件,他的基本功能是记录输入脉冲的 个数,可用于分频、定时、产生顺序脉冲和序列码以及数值运算等。
- ◆计数器分类:按照工作方式可以分为异步和同步计数器;按照进位制可以分为二进制和十进制;按照计数方式可分为加法和可逆计数器。触发器:

触发器是组成时序逻辑电路的基本单元,集成触发器主要有三大类:锁存触发器、D 触发器和 JK 触发器。

(1) D 锁定触发器

D 锁定触发器有四锁定触发器 74LS75。

表 7.14	74LS75 功能表	
锁存	输入端	输 出 端
CP	D	Q
1	0	0
1	1	1
0	Ø	不变

锁定触发器具有以下三个特点:

- ①锁定触发器不会出现不定状态,输入信号只需要一个,使用方便。
- ②锁定触发器在 CP= "0"时,状态不因输入信号变化而变化。
- ③锁定触发器是电平触发的触发器,在时钟脉冲作用期间(CP="1"),D端的状态不允许变化。也就是说,锁定触发器没有克服空翻,只能作为寄存器而不能作为计数器、移位寄存器。

(2) 维持阻塞 D 触发器

维持阻塞 D 触发器克服了空翻现象,因而维持阻塞 D 触发器可以作为计数器和移位寄存器。

表 7.15	74LS74 功能表				
CP	D	R	S	Q_{n+1}	
†	0	1	1	0	
f	1	1	1	1	
Ø	Ø	.0	1	0	
Ø	Ø	1	0	. 1	
Ø	Ø	0	0	不定	
0, 1, ↓	Ø	1	1	不变	

(3) JK 触发器

①主从 JK 触发器

主从 JK 触发器有 74LS72 单 JK 触发器和 74LS112 双 JK 触发器。

	输 入 端		时钟脉冲	输出端
Q _n	J	K	CP	Q _{n+1}
0	0	0	0→1 1→0	0
0	0 .	1	0→1 1→0	0
0	日 1 年 1 年 1 年 1 年 1 日 1 日 1 日 1 日 1 日 1 日 1	0	0→1 1→0	0 7.14
0	1	F 100 I	0→1 1→0	0 1
1	0	0	0→1 1→0	1
1	0	が を が は が は に に に に に に に に に に に に に	0→1 1→0	1 0
1	1	0	0→1 1→0	1 1
328 A VIII	1 1	的中1 国本族	0→1 1→0	1 0

②边沿 JK 触发器

边沿 JK 触发器不仅可以克服空翻现象,而且仅在时钟脉冲的上升沿或下降沿对输入激励信号响应,这样可以很大程度上提高抗干扰能力。

四、 实验电路图




图 节拍分配电路




图 M=7 计数器




图 二进制加法计数器与二进制减法计数器




图 占空可控比电路

五、 实验内容和实验结果

实验一: M=7 的计数器


设计过程:

符号含义: CP 为时钟信号 CLR 为清零信号 QO-Q3 分为计数器输出端。


状态转移表:

Q3Q2Q1Q0	L
0000	0
0001	0
0010	0
0011	0
0100	0
0101	0
0110	1

电路图:



预测波形图:



仿真波形:




ucf 文件:



示波器波形:



手绘波形图:




实验二: 节拍分配电路

设计过程:


符号含义: CP 为时钟信号 CLR 为清零信号 F1-F5 分为 5 个节拍输出端。 状态转移表:

T. C. T. D. T.	
Q3Q2Q1Q0	L
0000	0
0001	0
0010	0
0011	0
0100	1


电路图:




预测波形图:



仿真波形:



ucf 文件:



实验三: 二进制加法计数器与二进制减法计数器

设计过程:

符号含义: CP 为时钟信号 Q2Q1 分为计数器输出端。

电路图:




图 二进制加法计数器




图 二进制减法计数器

预测波形图:




图 二进制加法计数器




图 二进制减法计数器

仿真波形:




图 二进制加法计数器




图 二进制减法计数器

ucf 文件:

```
| Similation | State |
```

手绘波形图:





图 加法计数器(上) 减法计数器(下)

实验四:占空可控比电路


设计过程:

符号含义: CP 为时钟信号 CLR 为清零信号 K3K2K1 为三个控制信号 Fout 为输出信号

电路图:




预测波形图:



仿真波形:



ucf 文件:



示波器波形:










手绘波形图:



六、 结果分析

对于实验一,由波形图可知, Q0Q1Q2Q3 从 0000 变化到 0110, 然后循环, 复合 M=7 的计数器, 结果正确。

对于实验二,由波形图可知,F1-F5轮流输出1,结果正确。

对于实验三,Q2Q1 从 00 变化到 11,符合二进制加法计数器,Q2Q1 从 11 变化到 00,复合二进制减法计数器。

对于实验三,控制开关 K3K2K1从000变化到110的过程中,占空比由12.5%以此上升到87.5%,结果正确。

七、实验小结

此次实验,我掌握了计数器的使用,会设计出不同模长的计数器。了解了分频的概念,能够利用计数器实现任意分频的电路。此外,我学会了触发器的运用,能够使用这些器件模拟仿真出一些与实际问题相关的设计。