## Mikroişlemci Sistemleri

Dr. Öğr. Üyesi Erkan Uslu 14 YTÜ-CE

#### Ders-14 Konular

- Hafıza Birimleri
  - ROM
    - Masked ROM
    - PROM
    - EPROM
    - EEPROM
    - Flash Memory
  - RAM

- SRAM
- DRAM
- Adres Çözümleme
- 8086 Hafıza Birimleri Arayüzü
- Örnekler

## ROM (Read Only Memory)

- ROM hafıza birimi çalışması sırasında sadece okunabilir
- ROM → non-volatile : enerjisi kesildiğinde verisi kaybolmaz
- 8086 reset vektöründe bir ROM yerleşiktir

#### ROM Çeşitleri

- Masked ROM
- PROM (programmable read-only memory)
- EPROM (erasable programmable read-only memory)
- EEPROM (electrically erasable programmable read-only memory)
- Flash Memory

#### Masked ROM

- Üretim aşamasında programlanır
- Kullanıcı tarafından yeniden programlanamaz
- Yüksek miktarda üretim için uygun maliyettedir


#### **PROM**

- Sigorta (fuse) link teknolojisi kullanır
- Kullanıcı tarafından 1 kere programlanabilir
- OTP (one time programmable) olarak da isimlendirilir

#### **EPROM**

- Kullanıcı tarafından çok defa silinip yazılabilir
- Silme işleminde tüm içerik silinir
- Silme işlemi UV ışık altında 15-20 dk tutularak

yapılır




#### **EEPROM**

- Devrede programlanabilir
- Byte seviyesinde tekil silme imkanı var

#### Flash ROM

- Yığın olarak silinebilir
- EEPROM göre daha az esnektir




# 4x4 ROM Program: Adr./Data

0 - A


1 - 3

2 - 5

3 - 7



#### ROM Blok Diyagram



 $2^{n}$  x m kapasiteli ROM  $\overline{OE} \longleftrightarrow \overline{RD}$   $\overline{CS} \longleftrightarrow$  Adres çözümleme

## RAM (Random Access Memory)

- RAM → volatile memory
- Hızlı okuma ve yazma
- Bilgisayarda «main memory» olarak kullanılır
- Random access vs. sequential access


#### RAM Çeşitleri

- SRAM (static random access memory)
- DRAM (dynamic random access memory)

#### **SRAM**

- SRAM çapraz eşleştirilmiş değil kapıları kullanır.
- Hafıza bölgesine yeni bir veri yazılana kadar enerjisi mevcut olduğu sürece veriyi saklar


#### SRAM Hücresi



WL: word line (adres), BL: bit line (data)


#### SRAM – 1 Yazma Mantığı

- BL=1 and  $\overline{BL}$ =0
- WL=1




#### SRAM – 0 Yazma Mantığı

- BL=0 and  $\overline{BL}$ =1
- WL=1




## SRAM – Okuma Mantığı

• WL=1




## SRAM Blok Diyagram



 $2^{n}$  x m kapasiteli SRAM  $\overline{RE} \longleftrightarrow \overline{RD}$   $\overline{WE} \longleftrightarrow \overline{WR}$   $\overline{CS} \longleftrightarrow \text{Adres çözümleme}$ 


# SRAM İç Yapısı




#### **DRAM**

- Kapasite + Transistor çiftlerinden oluşur
- Tuttuğu lojik değer belirli aralıklarla güncellenmek zorundadır
- Her bir hücresi SRAM'a göre entegrede 4 kat daha az yer kaplar
- 0 değeri kayıpsız saklanır, 1 değeri güncellenmezse kaybedilir


#### **DRAM Hücresi**




#### DRAM – 1 Yazma Mantığı




## DRAM – 0 Yazma Mantığı



#### DRAM - Güncelleme



## DRAM Blok Diyagramı



2<sup>2n</sup> x m kapasiteli DRAM


 $\overline{RE} \longleftrightarrow \overline{RD}$ 

 $\overline{WE} \longleftrightarrow \overline{WR}$ 

 $\overline{RAS}$  : row select

 $\overline{CAS}$  ( $\overline{CS}$ ) : column select

## DRAM İç Yapısı




#### 8086 Adres Uzayı


- 8086 → 20 adres ucu, 16 veri ucu var
- Hafıza birimleri → 8 veri ucuna sahip
- 8086 → çift adresten 16 bitlik, tek adresten 8 bitlik, çift adresten 8 bitlik işlemleri bir okuma/yazma çevriminde yapmayı desteklemeli

## 8086 Adres Uzayı


- 20 uç ile  $2^{20} = 1M$  hafıza gözü adreslenebilir
- Hafıza birimi 
   birim kapasite 1 byte (8 veri ucu)
- 8086 adresleme kapasitesi → 1MB




#### 8086 Adres Uzayı – çift adresten 8 bit işlem




#### 8086 Adres Uzayı – tek adresten 8 bit işlem



## 8086 Adres Uzayı – çift adresten 16 bit işlem



#### 8086 Adres Uzayı – tek adresten 16 bit işlem




#### Adres Çözümleme

- Hafıza ve I/O çipleri ortak veri ve adres yollarını kullanır
- Bir seferde yola veri çıkan tek bir çip sağlamak için ADRES ÇÖZÜMLEME kullanılır
- Hafıza ve I/O çipleri sadece belirli adres aralıklarına yerleştirmek için ADRES ÇÖZÜMLEME gereklidir

## Adres Çözümleme (AÇ)

- AÇ lojiği ile hafıza birimi için CS işareti üretilir
- A1-Ai hafıza biriminin adres uçlarına bağlanır
- A(i+1)-A19 uçları AÇ lojiğine girdi olur
- M/IO ucu AÇ'de kullanılırsa  $\rightarrow$  isolated I/O
- $M/\overline{IO}$  ucu AÇ'de kullanılmazsa  $\rightarrow$  memory mapped I/O
- A0,  $\overline{BHE}$  AÇ'de kullanılırsa  $\rightarrow$  seperate bank decoder yöntemi
- A0, BHE; RD, WR işaretleri ile birleştirilerek kullanılıyorsa  $\rightarrow$  seperate bank strobe yöntemi


## Isolated I/O – Memory Mapped I/O



## Seperate Bank Decoder – Seperate Bank Strobe

- Seperate Bank Decoder: Verilen adres
   aralığına giren çift ve tek adresler için ayrı ayrı
   CS üretilir
- Seperate Bank Strobe : Verilen adres aralığı için  $\overline{CS}$  üretilir, çift ve tek adresler için ayrı okuma/yazma işaretleri üretilir

#### Seperate Bank Decoder – Seperate Bank Strobe




#### Adres Çözümleme

- AÇ lojiği için
  - Çok girişli NAND kapısı
  - Dekoder entegresi
  - PAL, PLD (programlanabilir lojik elemanlar)

#### Adres Çözümleme – 3x8 decoder (74138)


INPUTS					OUTDUTS						ED			
ENABLE			SELECT			OUTPUTS							SELECTED OUTPUT	
<b>E</b> 1	<b>E2</b>	<b>E3</b>	С	В	Α	<b>Y0</b>	<b>Y1</b>	<b>Y2</b>	<b>Y3</b>	<b>Y4</b>	<b>Y5</b>	<b>Y6</b>	<b>Y7</b>	SELECTED OUTPUT
L	Χ	Χ	Χ	Χ	Χ	Н	Н	Н	Н	Н	Н	Н	Н	NONE
Χ	Χ	Н	Χ	Χ	Χ	Н	Н	Н	Н	Н	Н	Н	Н	NONE
Χ	Н	Χ	Χ	Χ	Χ	Н	Н	Н	Н	Н	Н	Н	Н	NONE
Н	L	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	<u> 70</u>
Н	L	L	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	<u> </u>
Н	L	L	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н	<u> </u>
Н	L	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н	<u> </u>
Н	L	L	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н	<u> </u>
Н	L	L	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н	<del>Y</del> 5
Н	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н	<u>76</u>
Н	L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	<u>77</u>



X: Don't Care, L: Low, H: High

#### Adres Çözümleme – 2x4 decoder (74139)

INPL		OUT	ED J				
ENABLE		UUI	ELECTEI				
$\overline{m{E}}$	В	Α	<del>70</del>	<b>Y1</b>	<b>Y2</b>	<b>Y3</b>	SELECT OUTP
Н	Χ	Χ	Н	Н	Н	Н	NONE
L	L	L	L	Н	Н	Н	<u> 70</u>
L	L	Н	Н	L	Н	Н	<u> 71</u>
L	Н	L	Н	Н	L	Н	<u>¥2</u>
L	Н	Н	Н	Н	Н	L	<u> </u>



X: Don't Care, L: Low, H: High