

## Funktionen in C

$f(\dots) \{ \dots \}$

$g(\dots) \{ \dots \}$

$f$  ruft  $g$  auf

$g$  ruft  $g$  auf


⇒ Rückwärts verkettete Liste(!)



Verwaltet:

Klassisch Stack

Verkettung mit Returnadresse  
und Framepointer



aktuelle Architekturen  
Kontextwechsel, vgl.  
Listenvverwaltung

## Objekthierarchie

Referenzen auf Objekte  
≅ 2 Pointern

Klasse 1, S1 01

Klasse 2, S2 02

Klasse 3, S3 03

Klasse 3 mo;  
statisch: Liste  
dynamisch: rückwärts  
verketteten Baum

pro aktivem


Funktionsaufruf:

- Parameter
- Return adresse
- lokale Variablen  
und
- Verwaltungsdate

Name: Frame/Rahmen

Benötigt: ESP, EIP, EBP

Base Pointer  
Frame Pointer



Bsp.:

```

mov EAX, 5
push 2
call f
add ESP, 4

```

} f(2);

EAX = ? (hier im Bsp. 2)

pop EAX

Caller Saved

Callee - saved	Caller - saved
ESP	EAX
EBP	ECX
EBX	EDX
ESI	
EDI	

Warum die Aufteilung:

1. Es muss Caller-Saved Register geben


2. Arithmetische Operationen sind "einfacher" als Adreßberechnungen

## Auf-/Abbau des Stackframes:

```
int f(int n) {  
    int l;  
    return n;  
}
```

Prolog:

```
push EBP  
mov EBP, ESP  
push EBX  
push ESI  
push EDI  
sub ESP, 4
```



Epilog:

```
mov EAX, DWORD PTR [EBP+8]  
add ESP, 4  
pop EDI  
pop ESI  
pop EBX  
ret
```

## Deklarationsspezifikation:

--declspec(naked)

## Anmerkungen:

1. Return:

In C:

```
push Parameter  
call fkt  
add ESP, n  
und in fkt:  
...  
ret
```

In Java

```
push Parameter  
call fkt  
...  
und in fkt  
...  
ret n
```

2. Enter / Leave :

Enter Bytes, 0

$\hat{=}$  push EBP  
mov EBP, ESP  
sub ESP, Bytes

Leave :

mov ESP, EBP  
pop EBP

3. Adressieren von Werten im Stackframe:  
über

EBP

ESP

+ feste Offsets  
- ein Register weniger  
verfügbar  
+ Allokieren dynamisch  
Speicher im Stack  
ist möglich  
Subtraktion von ESP  
 $\hat{=}$  malloc

nur malloc  
 $\rightarrow$  heap

4. push und pop Sequenzen  
brauchen Code bytes + Zeit

1/2 Register, Caller, andere Hälfte Caller  
Saved

1/2 Context


Gesamt Context Wechsel:

pushall / popall

Aktuelle Architekturen, z.B. ARM

Multiple Load/Store Instruktionen

ldm {R1, R3, R0}, R5



Idm {....}, R5++ | ++R5  
 --R5  
 R5--

⇒ Push/Pop Sequenzen werden bei ARM auf je eine Instruktion reduziert

## 5. Register allocation:

Optimiere Zuordnung von Werten zu Registern

Ziel: Anzahl der Speicherzugriffe reduzieren

Idee:

