

Opcode	Rs	Rt	Rd	SA	Funct	Assembly		
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100000	add	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> + <i>Rt</i> , Exception: integer overflow
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100001	addu	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> + <i>Rt</i>
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100100	and	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> & <i>Rt</i>
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100111	nor	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = ~( <i>Rs</i>   <i>Rt</i> )
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100101	or	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i>   <i>Rt</i>
000000	00000	<i>Rt</i>	<i>Rd</i>	<i>sa</i>	000000	sll	<i>Rd</i> , <i>Rt</i> , <i>sa</i>	# <i>Rd</i> = <i>Rt</i> << <i>sa</i>
000000	00000	<i>Rt</i>	<i>Rd</i>	<i>sa</i>	000010	srl	<i>Rd</i> , <i>Rt</i> , <i>sa</i>	# <i>Rd</i> = <i>Rt</i> >>> <i>sa</i> , zero extended
000000	00000	<i>Rt</i>	<i>Rd</i>	<i>sa</i>	000011	sra	<i>Rd</i> , <i>Rt</i> , <i>sa</i>	# <i>Rd</i> = <i>Rt</i> >> <i>sa</i> , sign extended
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	101010	slt	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = ( <i>Rs</i> < <i>Rt</i> ) ? 1 : 0, signed comparision
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	101011	sltu	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = ( <i>Rs</i> < <i>Rt</i> ) ? 1 : 0, unsigned comparision
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100010	sub	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> - <i>Rt</i> , Exception: interger overflow
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100011	subu	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> - <i>Rt</i>
000000	<i>Rs</i>	<i>Rt</i>	<i>Rd</i>	00000	100110	xor	<i>Rd</i> , <i>Rs</i> , <i>Rt</i>	# <i>Rd</i> = <i>Rs</i> ^ <i>Rt</i>
001000	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		addi	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = <i>Rs</i> + sign_extend(imm), Exception: integer overflow	
001001	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		addiu	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = <i>Rs</i> + sign_extend(imm)	
001100	<i>Rs</i>	<i>Rt</i>	16 bit zero-extended		andi	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = <i>Rs</i> & zero_extend(imm)	
000100	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		beq	<i>Rs</i> , <i>Rt</i> , imm	# PC = (PC+4)+(Rs==Rt)? sign_extend(imm)<<2 :0	
000101	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		bne	<i>Rs</i> , <i>Rt</i> , imm	# PC = (PC+4)+(Rs!=Rt)? sign_extend(imm)<<2 :0	
100000	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		lb	<i>Rt</i> , imm( <i>Rs</i> )	# <i>Rt</i> = sign_extend( MEM_B[ <i>Rs</i> +sign_extend(imm)] )	
100100	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		lbu	<i>Rt</i> , imm( <i>Rs</i> )	# <i>Rt</i> = zero_extend( MEM_B[ <i>Rs</i> +sign_extend(imm)] )	
001111	00000	<i>Rt</i>	16 bit		lui	<i>Rt</i> , imm	# <i>Rt</i> = imm << 16	
100011	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		lw	<i>Rt</i> , imm( <i>Rs</i> )	# <i>Rt</i> = sign_extend( MEM_W[ <i>Rs</i> +sign_extend(imm)] )	
001101	<i>Rs</i>	<i>Rt</i>	16 bit zero-extended		ori	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = <i>Rs</i>   zero_extend(imm)	
101000	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		sb	<i>Rt</i> , imm( <i>Rs</i> )	# MEM_B[ <i>Rs</i> +sign_extend(imm)] = lsb( <i>Rt</i> )	
001010	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		slti	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = ( <i>Rs</i> < sign_extend(imm)) ? 1 : 0, signed comparision	
001011	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		sltiu	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = ( <i>Rs</i> < sign_extend(imm)) ? 1 : 0, unsigned comparision	
101011	<i>Rs</i>	<i>Rt</i>	16 bit sign-extended		sw	<i>Rt</i> , imm( <i>Rs</i> )	# MEM_W[ <i>Rs</i> +sign_extend(imm)] = <i>Rt</i>	
001110	<i>Rs</i>	<i>Rt</i>	16 bit zero-extended		xori	<i>Rt</i> , <i>Rs</i> , imm	# <i>Rt</i> = <i>Rs</i> ^ zero_extend(imm)	
000010	26 bit				j	addr	# PC = ( (PC+4) & 0xF0000000 )   ( addr << 2 )	
000011	26 bit				jal	addr	# \$ra = PC+8; PC = ( (PC+4) & 0xF0000000 )   ( addr << 2 )	
000000	<i>Rs</i>	00000 00000 00000			001000	jr	<i>Rs</i>	# PC = <i>Rs</i>