

TEMA 2: Análisis físico

Facultad de Informática, UCM

Problemas de Tecnología y Organización de Computadores

Ejercicio.1 — En el circuito de la figura los valores que aparecen dentro de cada nube son el retardo mínimo y máximo de la lógica contenida en la nube. Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj. El retardo de propagación clk a Q de los registros es $t_{ck-q} = 0,40$ ns, $t_{setup} = 0,25$ ns y $t_{hold} = 0,1$ ns. Por último, la frecuencia de reloj es 100 MHz. Con todos estos valores, ¿habrá violaciones de setup en el circuito? ¿Cuál es el margen (positivo o negativo) del que se dispone en el registro de destino?



Idear una solución para que el circuito pueda funcionar a una frecuencia de trabajo 200 MHz.
NOTA: La biblioteca de componentes que se utiliza en el diseño consta de un CLKBUF (búfer de reloj) con un retardo de 0.45 ns.


Ejercicio. 2 (Ex. Febrero 2013).

En el circuito de la figura los valores que aparecen dentro de cada nube son el retardo mínimo y máximo de la lógica contenida en ellas. Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj. El retardo de propagación clk a Q de los registros es, $t_{clk-q} = 0,12$ ns, $t_{setup} = 0,1$ ns y $t_{hold} = 0,05$ ns.

A.- Calcular los márgenes de setup en los registros de destino si la frecuencia de reloj fuese 250 MHz. ¿habrá violaciones de setup en el circuito?

B. ¿Cuál sería la frecuencia de reloj máxima a la que podría trabajar este circuito?


C. Si la frecuencia de reloj fuese 500 MHz, y con su estructura actual, el circuito tendría violaciones de setup. Modificar el diseño para que sea capaz de trabajar a 500 MHz y calcular los márgenes de setup para el nuevo diseño. Nota: No se conoce la estructura lógica de las nubes y por tanto la solución no puede ser proponer modificar su estructura.



Ejercicio. 3 (Ex. Septiembre 2013) En el circuito de la figura los valores que aparecen dentro de cada nube son el retardo máximo de la lógica contenida en ellas. Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj. Los parámetros de los registros son: $t_{clk-q} = 0,12$ ns, $t_{setup} = 0,1$ ns y $t_{hold} = 0,05$ ns.

A.- Calcular los márgenes de setup en los registros de destino si la frecuencia de reloj fuese 250 MHz. ¿habrá violaciones de setup? ¿Cuál sería la frecuencia de reloj máxima a la que podría trabajar este circuito?

B.- Si la frecuencia de reloj fuese 500 MHz, y con su estructura actual, el circuito tendría violaciones de setup. Para que el circuito pudiese trabajar a 500 MHz es necesario segmentarlo. Indicar dónde se deberían introducir los registros de segmentación y calcular los nuevos márgenes de setup para el camino o los caminos que presentaban violaciones de setup. Supóngase que el retardo de reloj para los nuevos FF es de 0,22 ns.



Ejercicio. 4. (Ex. Febrero 2016). Sea el circuito de la figura, y los valores de propagación de sus componentes los siguientes:

$$ADD(a \rightarrow s) = 2,75 \text{ ns},$$

$$ADD(b \rightarrow s) = 2,60 \text{ ns},$$

$$MUL(a \rightarrow s) = 2,75 \text{ ns},$$


$$MUL(b \rightarrow s) = 2,60 \text{ ns},$$

$$MUX(sel \rightarrow out) = 0,50 \text{ ns}$$

$$MUX(0 \rightarrow out) = 0,50 \text{ ns}$$

$$MUX(1 \rightarrow out) = 0,40 \text{ ns}.$$

Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj. Los parámetros de los registros son: $clk-2-q = 0,10 \text{ ns}$, $tsetup = 0,15 \text{ ns}$, $thold = 0,20 \text{ ns}$.




- ¿Podría este circuito funcionar correctamente a 250 MHz? Justificar la respuesta.
- Supóngase que el retardo $MUL(a \rightarrow s)$ es variable. Indicar el rango de valores de este parámetro para los que el circuito pueda funcionar correctamente a 250 MHz.
- Asumiendo que el retardo de $MUL(a \rightarrow s)$ es 2,75 ns, para que el circuito pudiera funcionar a una frecuencia de 250 MHz, habría que segmentarlo. Indicar dónde hay que añadir el/los registro(s) de segmentación para que fuera posible; y demostrar si, efectivamente, se consigue hacer funcionar el circuito a 250 MHz o no. ¿Se introducen nuevas violaciones de hold con esta modificación? Si es así, ¿cómo se podrían resolver? Suponer que el retardo de reloj de el/los nuevo(s) registro(s) es de 0,30 ns.

Ejercicio. 5 (Ex Enero 2019)

Dado el circuito de la figura, los valores de propagación de sus componentes son los siguientes:

$$\begin{aligned} \text{Comb}(a \rightarrow c) &= \text{Comb}(b \rightarrow c) = 1,5 \text{ ns}, & \text{ADD}(a \rightarrow s) &= \text{ADD}(b \rightarrow s) = 1,00 \text{ ns}, \\ \text{ADD}(c_{in} \rightarrow s) &= 0,50 \text{ ns}, & \text{MUL}(a \rightarrow m) &= \text{MUL}(b \rightarrow m) = 2,50 \text{ ns}. \end{aligned}$$

Los valores en las líneas de reloj son el retardo de propagación desde la fuente de reloj hasta la entrada de reloj. Los parámetros de los registros son: $t_{clk-2-q} = 0,15 \text{ ns}$, $t_{setup} = 0,20 \text{ ns}$, $t_{hold} = 0,10 \text{ ns}$.



- Encontrar el camino crítico y justificar si el circuito puede funcionar correctamente a 200 MHz.
- Indicar la máxima frecuencia a la que puede funcionar correctamente.
- ¿Sería posible, mediante segmentación, que el circuito funcionase a 200 MHz? Si es el caso, indíquese dónde habría que ubicar los registros de segmentación para hacerlo posible; y compruébese si efectivamente, el circuito segmentado puede funcionar a 200 MHz. Supóngase que el retardo de reloj de el/los nuevo(s) registro(s) es de 0,10 ns.