00_机组

- ## 第一章：计算机基础：
  - 固件是软件，是存储在某个硬件中不在变动的软件
  - 三个不知道哪里来的定义
    - MTBF：平均第一次工作时间，值越大越好，是从第一次使用开始到出故障的平均时间
    - MTTF：平均失效之前工作的时间，值越大越好，代表两次失效之间实际工作的时间
    - MTTR：平均修复时间，值越小越好
  - 主频并非越大越好，越大的主频对应越高的功耗
  - 冯诺依曼的基本特点：按地址访问并顺序执行指令
  - 指令时间计算：
    - CPI*（1/Hz）=一条指令的实际消耗时间
    - IPS=1/（CPI*（1/Hz））=(1/Hz)/CPI=主频/CPI
- ## 第二章：存储器
  - 芯片线路计算：
    - 地址线：如果DRAM采用地址线复用，则除2计算
    - 数据线
    - CE片选线：如果采用DRAM复用，则是两条（行选通，列选通），否则是1条
    - 读写控制线：1条或2条
  - 关于存储器的总体构成框架如下：
    - 内存
      - 寄存器
      - cache
      - 主存：（主存包括ROM和RAM，bios算作主存）
        - 接口卡中的ROM
        - 显卡中的RAM

            - 内存条
    - 外存：光盘，磁盘
- 每个磁道存放的信息量是一定的，因此靠内的磁道位密度较高，也因此磁盘容量受到内圈位密度制约
- 两次映射大题：
    - cache和主存的地址映射是硬件自动完成的，逻辑地址到物理地址的映射是OS完成的
    - 全相连映射一般使用相连存储器实现，相连存储器就是cache，同时制作了快表
    - 直接相连无须考虑替换问题，只有全相连和组相连会出现替换
- cache选择算法中，只有LRU是栈算法
- 全写法和回写法：
    - 读操作并不会造成数据不一致，只有写操作会，因此要通过两种方法对写进行约束
    - 全写是在cache命中时同时更改cache和主存，回写是只更新cache和脏位
    - 两者如果未命中，全写法会写分配或非写分配，回写法只会写分配，写分配的意思是分配一个cache块和主存对应

第三章：总线：

- **总线的分类
    - 片内总线（AMBA）
    - 系统总线
        - 包括数据线，地址线，控制线
    - 通信总线：
        - 同步异步是针对通信总线设定的
        - 互锁信息，同步信息都通过通信总线传输
    - IO总线：比如USB，PCI
- **总线结构
    - 单总线结构：
        - 只有系统总线，即只有数据地址控制线

        - IO和主存的统一编址使用的就是单总线结构
    - 双总线结构：
        - 主存总线
        - IO总线
    - 三总线结构：
        - 主存总线
        - IO总线
        - DMA总线：本质是主存和IO设备的总线，是另类的IO总线
    - 不同速率的总线使用桥接器进行链接
- **总线仲裁种类：**
    - 集中仲裁
        - 链式查询
            - 优先级固定，离CPU越近优先级越高，仅需一根控制线，扩展容易
            - 对硬件电路敏感
        - 计数器定时查询
            - 优先级可以改变或者不变
            - 对电路故障不敏感
        - 独立请求：响应快，次序控制灵活
    - 分布仲裁：
        - 无须中央仲裁器，有总线请求时，从自己的仲裁器发送仲裁号
        - 在自举仲裁方案下，N根请求数据线可以连接N+1个设备，具有最低优先级的设备直接接在请求线最后
            - 仲裁号大的回留在线上，最后选择当前最大仲裁号的设备请求成功
    - 仲裁结束后，获得总线控制权的设备发送总线忙信号
- **通信方式：**
    - 同步通信
    - 异步通信：三个握手
        - 异步通信时握手信息不止一位
    - 半同步通信：同时采用时钟信号和握手信号

- # 第四章：IO
  - **IO接口**
    - IO接口分类：
      - 程序查询接口
      - 中断接口
      - DMA接口
    - IO接口的寄存器和线材：
      - 数据线：（双向）
        - 链接状态控制寄存器和数据寄存器
        - 状态寄存器向CPU发送IO状态信息，控制寄存器接受CPU发送给IO的信息，两者时间上串行，共用一个寄存器
        - 数据显示传送命令状态，中断类型号，数据
      - 地址线：（一般是单向，DMA双向）
      - 控制线：（提供主存周期情况）
    - IO接口和IO端口：
      - IO接口：IO寄存器+控制逻辑（控制线提供）
        - 可以连接多个外设
        - 对IO系统的系统调用（比如读写）是由IO接口中的程序完成的
      - IO端口：IO的寄存器
        - IO编址针对的是IO端口，需要为每个端口标注端口号，给出方法对其进行访问
    - IO指令编址方式：
      - 统一编址：
        - 统一编址用于单总线结构，应用于RISC设计
        - 统一编址占用了主存地址，减少了主存地址数
        - 可以使用访存指令访问，可以使用额外方法访问
        - 执行速度慢
      - 独立编址：
        - 控制信号多，控制复杂

        - 使用输入输出指令访问
- **中断**
    - 中断分类
        - 异常（内中断）（异常无法被屏蔽）：
            - 内中断是指CPU内部产生的异常
            - 指令没有执行成功，断点是当前指令地址
            - 异常是由CPU检测时发现的，没有办法告知CPU，异常只能使用软件识别
            - 分类：
                - 硬故障中断（由硬件引发，主要是连接线，比如存储器校验错，总线错）
                - 终止：控制器出错，存储器校验错这些使得计算机无法进行
                - 软件中断：
                - 故障：（基本是统称），比如缺页缺段，操作码非法，除数0
                - 陷入（trap）：人为设计软件断点，访管中断属于这个
        - 中断（外中断，由硬件引发）：
            - 外中断是外部设备向CPU发送的中断请求
            - 指令执行成功，断点是下一条指令地址
            - 中断是由中断请求线输送告知CPU的，中断可以采用硬件识别或者软件识别
                - 硬件识别：中断向量寻址
                - 软件识别：特定软件对异常状态寄存器轮询
            - 分类：
                - 可屏蔽中断（判优优先级最低）：
                - 不可屏蔽中断（判优优先级最高）：
    - 多重中断和单重中断流程：（多重中断需要保存屏蔽字）
        - 单重中断：关中断，保存断点，中断服务程序寻址/送中断向量，保存现场，中断服务程序，恢复现场，开中断

        - 多重中断：关中断，保存断点，中断服务程序寻址/送中断向量 ，保存现场和屏蔽字，开中断，中断服务程序，关中断，恢复现场和屏蔽字，开中断
    - 中断流程解释：
        - 中断请求
        - 中断判优（高到低顺序如下）
            - 不可屏蔽中断（外中断）：机器掉电，RAM检测失败
            - 硬件异常（内中断）：一般由总线产生
            - 软件中断（内中断）：
                - 陷入：编程的断点，访管指令
                - 故障：缺页，操作数非法（一堆中断的统称）
            - 可屏蔽中断：
                - 普遍外中断：定时器中断，外部信号中断
                - DMA完成的中断
                - IO中断
                - 重启中断
        - 中断响应
            - 硬件自动完成（即使用中断隐指令完成，隐指令不是指令）
                - 关中断
                - 保存断点：保存PC和PSW，通常保存在栈，有些保存在特定寄存器
                - 中断服务程序寻址：使用硬件或软件的方法识别软件源
            - 中断程序完成（操作系统的工作）
                - 保存现场和屏蔽字：现场是用户工作寄存器的内容，一般是通用寄存器
                - 开中断
                - 执行中断服务程序
                - 关中断
                - 恢复现场和屏蔽字
                - 开中断

- **DMA**
  - DMA是一种特殊的硬件，他属于北桥芯片，南桥收集IO设备，发送给北桥处理
  - 响应DMA请求的条件时当前的机器周期执行完
  - DMA访问的三种方法：
    - CPU停止：传送一组数据块
    - 周期挪用：逐字传送
    - 交替访存：
  - DMA存在两种请求：
    - DMA请求：外设发送给DMA，请求DMA控制器服务
    - 总线请求：DMA发送给CPU的请求，这并非中断请求
- ~~注意：408考纲中不包含通道方式，通道是DMA方式的升级，这里略去不表~~

- 第五章：数据计算
- 第六章：指令
- 第七章：**CPU**