

هدف: آشنا با واحد محاسبات و منطق (ALU)

1- آشنایی با تراشه 74LS181

1-1- ساختار مدار:

ساختار مدار از دو بخش اصلی *Datapath* (وظیفه انتقال، ذخیره و پردازش داده ها) و *Controller* (وظیفه تولید سیگنال های کنترلی بر اساس $M_2M_1M_0$) است.

1-2- ALU – 74LS181 IC:

در این مدار از IC زیر استفاده شده که ورودی های اصلی آن عبارتند از:

$$A_0 A_1 A_2 A_3$$

$$B_0 B_1 B_2 B_3$$

$$S_0 S_1 S_2 S_3$$

$$M, CN$$

خروجی ها هم $F_0 F_1 F_2 F_3$ هستند. سیگنال های S_i نوع عملیات را مشخص میکنند. سیگنال M نیز نوع *Mode* را مشخص میکند. (به این صورت که اگر $M = 0$ باشد، *Arithmetic Mode* و اگر $M = 1$ باشد، *Logic Mode*)

در جدول زیر خروجی و نحوه کارکرد این قطعه آمده است:

SELECTION				ACTIVE-HIGH DATA		
				M = H LOGIC FUNCTIONS	M = L; ARITHMETIC OPERATIONS	
S3	S2	S1	S0		$\overline{C_n} = H$ (no carry)	$\overline{C_n} = L$ (with carry)
L	L	L	L	$F = \overline{A}$	$F = A$	$F = A \text{ PLUS } 1$
L	L	L	H	$F = \overline{A + B}$	$F = A + B$	$F = (A + B) \text{ PLUS } 1$
L	L	H	L	$F = \overline{AB}$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ PLUS } 1$
L	L	H	H	$F = 0$	$F = \text{MINUS } 1 \text{ (2's COMPL)}$	$F = \text{ZERO}$
L	H	L	L	$F = \overline{AB}$	$F = A \text{ PLUS } \overline{AB}$	$F = A \text{ PLUS } \overline{AB} \text{ PLUS } 1$
L	H	L	H	$F = \overline{B}$	$F = (A + B) \text{ PLUS } \overline{AB}$	$F = (A + B) \text{ PLUS } \overline{AB} \text{ PLUS } 1$
L	H	H	L	$F = A \oplus B$	$F = A \text{ MINUS } B \text{ MINUS } 1$	$F = A \text{ MINUS } B$
L	H	H	H	$F = A\overline{B}$	$F = \overline{AB} \text{ MINUS } 1$	$F = \overline{AB}$
H	L	L	L	$F = \overline{A + B}$	$F = A \text{ PLUS } AB$	$F = A \text{ PLUS } AB \text{ PLUS } 1$
H	L	L	H	$F = \overline{A \oplus B}$	$F = A \text{ PLUS } B$	$F = A \text{ PLUS } B \text{ PLUS } 1$
H	L	H	L	$F = B$	$F = (A + \overline{B}) \text{ PLUS } AB$	$F = (A + \overline{B}) \text{ PLUS } AB \text{ PLUS } 1$
H	L	H	H	$F = AB$	$F = AB \text{ MINUS } 1$	$F = AB$
H	H	L	L	$F = 1$	$F = A \text{ PLUS } A^\dagger$	$F = A \text{ PLUS } A \text{ PLUS } 1$
H	H	L	H	$F = A + \overline{B}$	$F = (A + B) \text{ PLUS } A$	$F = (A + B) \text{ PLUS } A \text{ PLUS } 1$
H	H	H	L	$F = A + B$	$F = (A + \overline{B}) \text{ PLUS } A$	$F = (A + \overline{B}) \text{ PLUS } A \text{ PLUS } 1$
H	H	H	H	$F = A$	$F = A \text{ MINUS } 1$	$F = A$

1-3-Multiplexer

برای انتخاب منبع داده ی ورودی رجیسترها از قطعه 74LS157 استفاده کردیم که یک MUX دو به یک است. سیگنال Select مشخص میکند کدام گروه ورودی منتقل شوند.

ENABLE	SELECT INPUT	INPUTS		OUTPUT
$\bar{E}$	S	I_0	I_1	Z
H	X	X	X	L
L	H	X	L	L
L	H	X	H	H
L	L	L	X	L
L	L	H	X	H

در این آزمایش سلکت های مالتی پلکسری را که به رجیستر A متصل است این گونه تعیین میکنیم که اگر $S_A = 0$ مقدار D_i ها لود شود و اگر $S_A = 1$ مقدار F_i ها لود شود. برای مالتی پلکسر B نیز به این صورت که اگر $S_B = 0$ مقدار B_i ها و اگر $S_B = 1$ مقدار D_i ها لود شود.

1-4-Register

برای ذخیره سازی داده ها (مقادیر A_i و B_i) از قطعه 74LS175 استفاده کردیم. هر 74LS175 شامل 4 فلیپ فلاپ است و بنابراین میتواند یک داده ی چهاربیتی را ذخیره کند. در مدار ما هر دو رجیستر $Reset$, $Clock$ مشترک دارند.

1-5-طراحی مسیر داده یا datapath

ورودی Register ها توسط یک MUX انتخاب میشوند که گفتیم:

Select	Input of register
$S_A = 0$	D
$S_A = 1$	F
$S_B = 0$	B
$S_B = 1$	D

طریقه ی $feedback$ در مدار:

خروجی ALU یعنی همان F به ورودی MUX مربوط به Register A بازگردانده شده است بنابراین:

$$ALU \rightarrow F \rightarrow MUX A \rightarrow Register A$$

خروجی Register B به ورودی MUX خودش بازگردانده شده بنابراین:

$$Register B \rightarrow MUX B \rightarrow Register B$$

این $feedback$ باعث می شوند زمان هایی که قرار نیست B تغییر کند، مقدار قبلی آن حفظ شود.

1-6- جدول خواسته شده ی آزمایش:

Operation	M0	M1	M2
$A \leftarrow D$	0	0	0
$B \leftarrow D$	1	0	0
$A \leftarrow A$	0	1	0
$A \leftarrow B$	1	1	0
$A \leftarrow 0$	0	0	1
$A \leftarrow \text{NOT } A$	1	0	1
$A \leftarrow A \text{ AND } B$	0	1	1
$A \leftarrow A + B$	1	1	1

1-7- جدول controller مدار:

M2	M1	M0	Operation	SA	SB	S3	S2	S1	S0	M
0	0	0	$A \leftarrow D$	0	0	1	1	1	1	1
0	0	1	$B \leftarrow D$	1	1	1	1	1	1	1
0	1	0	$A \leftarrow A$	1	0	1	1	1	1	1
0	1	1	$A \leftarrow B$	1	0	1	0	1	0	1
1	0	0	$A \leftarrow 0$	1	0	0	0	1	1	1
1	0	1	$A \leftarrow \text{NOT } A$	1	0	0	0	0	0	1
1	1	0	$A \leftarrow A \text{ AND } B$	1	0	1	1	1	0	1
1	1	1	$A \leftarrow A + B$	1	0	1	1	0	1	0

برای مرتب تر و ساده تر شدن مدار Controller از Decoder (74LS138) استفاده کردیم. این قطعه یک دیکودر 3 به 8 است که ورودی ها M_2, M_1, M_0 هستند و خروجی ها $Y_0 \dots Y_7$ هستند.

M2	M1	M0	Active Output
0	0	0	$Y_0 = 0$
0	0	1	$Y_1 = 0$
0	1	0	$Y_2 = 0$
0	1	1	$Y_3 = 0$
1	0	0	$Y_4 = 0$
1	0	1	$Y_5 = 0$
1	1	0	$Y_6 = 0$
1	1	1	$Y_7 = 0$

1-8- خروجی های کنترلر:

خروجی های کنترلر باید شامل $S_A, S_B, S_3, S_2, S_1, S_0, M$ باشد. که طبق جدول کنترلر مدار داریم:

آزمایشگاه مدار های منطقی – ترم تابستان 1404

گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

$$S_A = Y_0$$

$$S_B = NOT(Y_1)$$

$$S_3 = Y_4 . Y_5$$


$$S_2 = Y_3 . Y_4 . Y_5$$

$$S_1 = Y_5 . Y_7$$

$$S_0 = Y_3 . Y_5 . Y_6$$

$$M = Y_7$$

1-9- مدار در پروتئوس:



آزمایشگاه مدار های منطقی – ترم تابستان 1404


گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

1-10- تست مدار:


1- $M = 000$

عملیات در این مرحله لود شدن D در A است: (به عنوان مثال عدد 9 را در A لود کردیم و قبل از زدن کلاک در رجیستر لود نمیشود.)




2- $M = 001$

عملیات در این مرحله لود شدن B در D است: (به عنوان مثال عدد 3 را در B لود کردیم، عکس بعد از زدن کلاک است.)




3- $M = 010$

عملیات در این مرحله لود شدن مقدار A در رجیستر و در نتیجه قرار گیری پشت ورودی های ALU است:
به این ترتیب در A مقدار 9 و در B مقدار 3 لود شده است.



4- $M = 011$

عملیات در این مرحله لود کردن B در A است: (در شکل زیر قبل از زدن کلاک واضح است که 3 پشت رجیستر A لود شده است)




آزمایشگاه مدار های منطقی – ترم تابستان 1404

گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)


$M = 100$ -5

در این مرحله A کلیر یا صفر میشوند (شکل زیر قبل از زدن کلاک گرفته شده است)



$M = 101$ -6

در این حالت نات A پشت رجیستر لود میشود:




آزمایشگاه مدار های منطقی – ترم تابستان 1404

گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)


$M = 110$ -7

در این مرحله اند A , B در AUL و در F قرار گرفته و پشت رجیستر A مقدار 1 قرار دارد.



$M = 111$ -8

در این حالت جمع حسابی دو عدد A , B در پشت رجیستر A لود میشود (در شکل زیر $A = 6$, $B = 7$ است و پشت A مقدار 13 لود شده است)



2- ساخت مدار داخلی یک ALU


در این آزمایش باید مطابق با جدول زیر یک ALU بسازیم:

Operation select					Operation	Function
S_3	S_2	S_1	S_0	C_{in}		
0	0	0	0	0	$F = A$	Transfer A
0	0	0	0	1	$F = A + 1$	Increment A
0	0	0	1	0	$F = A + B$	Addition
0	0	0	1	1	$F = A + B + 1$	Add with carry
0	0	1	0	0	$F = A + \overline{B}$	Subtract with borrow
0	0	1	0	1	$F = A + \overline{B} + 1$	Subtraction
0	0	1	1	0	$F = A - 1$	Decrement A
0	0	1	1	1	$F = A$	Transfer A
0	1	0	0	x	$F = A \wedge B$	AND
0	1	0	1	x	$F = A \vee B$	OR
0	1	1	0	x	$F = A \oplus B$	XOR
0	1	1	1	x	$F = \overline{A}$	Complement A
1	0	x	x	x	$F = shr A$	Shift right A into F
1	1	x	x	x	$F = shl A$	Shift left A into F

همان طور که مشاهده می‌شود مدار باید بتواند عملیات حسابی، منطقی و شیفت دادن را انجام دهد. با کمی دقت می‌بینیم که حالات $S_3 = 0, S_2 = 0$ عملیات حسابی، $S_3 = 0, S_2 = 1$ عملیات منطقی و $S_3 = 1$ شیفت دادن را انجام می‌دهند. پس با قطعه 74153 که مالتی پلکسر است از روی S_2, S_3 تشخیص می‌دهیم که خروجی‌های مدار باید از کدام بخش بیایند. سپس هر بخش را طراحی می‌کنیم.

بخش اول - عملیات حسابی:

تمام عملیات این بخش از مدار با یک تمام جمع کننده 4 بیتی یعنی **قطعه 7483** قابل انجام هستند. برای طراحی این بخش، از مالتی پلکسر با سلکت‌های S_0, S_1 استفاده می‌کنیم تا تعیین کنیم که ورودی جمع کننده از چه چیزی تامین شود. در تمام حالات، یکی از ورودی‌ها عدد A است. پس فقط تعیین ورودی دوم به مالتی پلکسر نیاز دارد. اگر $S_0 = 0, S_1 = 0$ ورودی دوم 0000، اگر $S_0 = 1, S_1 = 0$ ورودی دوم عدد B، اگر $S_0 = 0, S_1 = 1$ ، ورودی دوم **عدد B'** و اگر $S_0 = 1, S_1 = 1$ ، ورودی دوم 1111 خواهد بود. خروجی‌های این تمام جمع کننده را ARITH-0 تا ARITH-3 نام گذاری کردیم. در بخش اصلی مدار در حالت $S_2 = 0, S_3 = 0$ ، خروجی‌های F_0 تا F_3 به ترتیب از ARITH-0 تا ARITH-3 تامین می‌شوند. مدار بخش حسابی را در شکل زیر مشاهده می‌کنید:




بخش دوم – عملیات منطقی:

در این بخش بر اساس $S1, S0$ تعیین می‌کنیم که کدام عملیات منطقی میان A, B انجام شود. اگر $S1 = 0, S0 = 0$ ؛ خروجی $A \text{ AND } B$ ، اگر $S1 = 0, S0 = 1$ ؛ خروجی $A \text{ OR } B$ ، اگر $S1 = 1, S0 = 0$ ؛ خروجی $A \text{ XOR } B$ و اگر $S1 = 1, S0 = 1$ ؛ خروجی A' خواهد بود. نام گذاری خروجی‌ها به ترتیب LOGIC-0 تا LOGIC-3 است که خروجی‌های مدار اصلی در حالت $S1 = 0, S0 = 1$ هستند. بخش منطقی مدار در شکل زیر مشاهده می‌شود:

آزمایشگاه مدار های منطقی - ترم تابستان 1404


گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) - فاطمه مصطفوی (404109758)




بخش سوم - شیفیت:

اینجا از یک مالتی پلکسر استفاده می‌کنیم تا بر اساس S_2 تشخیص دهد که به راست باید شیفیت دهد یا به چپ. اگر $S_2 = 0$ مدار عدد A را یک بیت به راست شیفیت می‌دهد و بیت پرارزش را 0 می‌گذارد و اگر $S_2 = 1$ به چپ شیفیت می‌دهد و بیت کم ارزش را 0 می‌گذارد. خروجی‌های این بخش به ترتیب SHIFT-0 تا SHIFT-3 نامیده شده‌اند و در مدار اصلی در حالت $S_3 = 1$ خروجی‌ها از این بخش می‌آیند. شکل زیر بخش شیفیت مدار را نشان می‌دهد:



حال بخش اصلی مدار را نشان می‌دهیم:




آزمایشگاه مدار های منطقی – ترم تابستان 1404

گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

این هم نمای کلی مدار:




آزمایشگاه مدار های منطقی – ترم تابستان 1404

گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

چند نمونه تست هم در تصاویر زیر آورده ایم:

اول تست عملیات منطقی AND:




آزمایشگاه مدار های منطقی – ترم تابستان 1404


گزارش کار آزمایش 4

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

تست عملیات حسابی $A + B$:



تست شیفت به راست A:



تست شیفِت به چپ:

