


## هدف آزمایش سوم: نحوه کار شمارنده‌ها

### 1- شمارنده دودویی آسنکرون

#### 1-1- شمارنده دودویی آسنکرون با چهار فلیپ فلاپ


مدار طراحی شده به صورت زیر است:



در این مدار از 4 فلیپ فلاپ  $JK$  استفاده شده است که در آن  $J = 1, K = 1$  تا مانند فلیپ فلاپ  $T$  عمل کرده و با هر لبه بالا رونده کلاک، آن  $Q$   $NOT$  شود. وقتی  $COUNT\_UP = 1, COUNT\_DOWN = 0$  شمارنده رو به بالا می‌شمرد. برای این کار کلاک هر فلیپ فلاپ از  $Q$  کلاک قبلی (با بیت کم ارزش‌تر) می‌آید. زیرا هنگام شمارش رو به بالا یک بیت تنها وقتی تغییر می‌کند که بیت سمت راست آن از 1 به 0 رفته باشد. یعنی قرینه آن از 0 به 1 رفته باشد. وقتی هم  $COUNT\_UP = 0, COUNT\_DOWN = 1$  شمارنده رو به پایین می‌شمرد. در این حالت کلاک هر فلیپ فلاپ از  $Q$  کلاک قبلی می‌آید. چون وقتی به پایین می‌شمریم، یک بیت تنها هنگامی تغییر می‌کند که بیت سمت راست آن از 0 به 1 رفته باشد. اگر  $COUNT\_DOWN XOR COUNT\_UP = 0$  هیچ اتفاقی نمی‌افتد. این مدار یک ورودی آسنکرون  $RESET$  نیز دارد که هر گاه 1 شود شمارنده عدد 0 را خروجی خواهد داد.

## 1-2- امکان load به صورت parallel با قابلیت Preset, Clear

مدار طراحی شده در شکل زیر آمده است:



| load count | function      | این مدار قابلیت لود موازی به صورت آسنکرون دارد. به این صورت که هرگاه $LOAD = 1$ و ورودی‌های موازی به ورودی $PRESET$ فلیپ فلاپ داده می‌شوند و همان لحظه خروجی مورد نظر تولید می‌شود. برای شمردن به بالا $COUNT = 0, LOAD = 0$ و برای شمردن به پایین $COUNT = 1, LOAD = 0$ باید داده شود. در حالتی که هر دوی $COUNT$ و $LOAD$ یک باشند نیز هیچ اتفاقی نمی‌افتد. |
|------------|---------------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 0 0        | count up      |                                                                                                                                                                                                                                                                                                                                                               |
| 0 1        | count down    |                                                                                                                                                                                                                                                                                                                                                               |
| 1 0        | parallel load |                                                                                                                                                                                                                                                                                                                                                               |
| 1 1        | do nothing    |                                                                                                                                                                                                                                                                                                                                                               |

## 2- شمارنده دودویی سنکرون

طراحی شمارنده سنکرونی که اعداد 0 تا 7 را سه تا سه تا بشمارد:

مطابق خواسته‌ی آزمایش، مدار مورد نظر باید اعداد 0 تا 7 را به گونه‌ای بشمارد که هر 2 عدد متوالی 3 واحد اختلاف داشته باشند؛ به عبارتی، شمارنده طراحی شده باید دنباله زیر را بشمارد.

$$0 \rightarrow 3 \rightarrow 6 \rightarrow 1 \rightarrow 4 \rightarrow 7 \rightarrow 2 \rightarrow 5 \rightarrow 0 \rightarrow \dots$$

با توجه به این که قرار است مدار با JKFF طراحی شود، ابتدا با رسم جدول حالت با توجه به مقدار ورودی، مقادیر هر کدام از J و K ها را تعیین می‌کنیم:

$$X = 0 \text{ (down)}, X = 1 \text{ (up)}$$

گزارش کار آزمایش 3

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

| Decimal State | X | Current State<br>( $Q_2Q_1Q_0$ ) | Next State<br>( $Q_2^+Q_1^+Q_0^+$ ) | $J_2$ | $K_2$ | $J_1$ | $K_1$ | $J_0$ | $K_0$ |
|---------------|---|----------------------------------|-------------------------------------|-------|-------|-------|-------|-------|-------|
| 0             | 0 | 000                              | 101 (5)                             | 1     | d     | 0     | d     | 1     | d     |
| 1             | 0 | 001                              | 110 (6)                             | 1     | d     | 1     | d     | d     | 1     |
| 2             | 0 | 010                              | 111 (7)                             | 1     | d     | d     | 0     | 1     | d     |
| 3             | 0 | 011                              | 000 (0)                             | 0     | d     | d     | 1     | d     | 1     |
| 4             | 0 | 100                              | 001 (1)                             | d     | 1     | 0     | d     | 1     | d     |
| 5             | 0 | 101                              | 010 (2)                             | d     | 1     | 1     | d     | d     | 1     |
| 6             | 0 | 110                              | 011 (3)                             | d     | 1     | d     | 0     | 1     | d     |
| 7             | 0 | 111                              | 100 (4)                             | d     | 0     | d     | 1     | d     | 1     |
| 0             | 1 | 000                              | 011 (3)                             | 0     | d     | 1     | d     | 1     | d     |
| 1             | 1 | 001                              | 100 (4)                             | 1     | d     | 0     | d     | d     | 1     |
| 2             | 1 | 010                              | 101 (5)                             | 1     | d     | d     | 1     | 1     | d     |
| 3             | 1 | 011                              | 110 (6)                             | 1     | d     | d     | 0     | d     | 1     |
| 4             | 1 | 100                              | 111 (7)                             | d     | 0     | 1     | d     | 1     | d     |
| 5             | 1 | 101                              | 000 (0)                             | d     | 1     | 0     | d     | d     | 1     |
| 6             | 1 | 110                              | 001 (1)                             | d     | 1     | d     | 1     | 1     | d     |
| 7             | 1 | 111                              | 010 (2)                             | d     | 1     | d     | 0     | d     | 1     |


سپس، با رسم جدول کارنو، هر یک از  $J$  و  $K$ ها را به دست می‌آوریم. (جداول کارنو در چرک نویس رسم شده اند و در اینجا صرفا جواب نهایی آمده است.)

$$K_0 = J_0 = 1$$

$$K_1 = J_1 = Q_0 \oplus X$$

$$J_2 = K_2 = \bar{X}\bar{Q}_1 + \bar{X}\bar{Q}_0 + XQ_1 + XQ_0 = \overline{(X \oplus Q_1) \cdot (X \oplus Q_0)}$$


اکنون با استفاده از 3 فلیپ فلاپ و گیت های مورد نیاز، مدار را طراحی می‌کنیم.



### 3- شمارنده BCD

طبق دستور عمل برای این سوال از IC زیر با شماره 74190 استفاده کردیم که دیتا شیت آن به این صورت است:

74190 IC Pinout



| Pin   | Name                      | Description                                                                                                 |
|-------|---------------------------|-------------------------------------------------------------------------------------------------------------|
| 1     | UD (Up/Down)              | When LOW, the counter counts up; when HIGH, the counter counts down.                                        |
| 2     | CLK (Clock)               | The counter advances on the rising edge of the clock signal.                                                |
| 3     | PL (Parallel Load)        | Loads the BCD value from A, B, C, and D inputs when LOW and EN is HIGH.                                     |
| 4     | GND (Ground)              | Ground (0V) connection.                                                                                     |
| 5-8   | NC (No Connect)           | Pins are not internally connected; left unconnected.                                                        |
| 11-14 | QA, QB, QC, QD            | Outputs representing the binary-coded decimal (BCD) value of the current count.                             |
| 10    | ENABLE (EN)               | When HIGH, enables the counter to respond to clock and control inputs. When LOW, the counter is disabled.   |
| 15    | RCO (Ripple Carry Output) | Generates a pulse on overflow (9 to 0) for cascading counters. Used as the clock input for another counter. |
| 16    | Vcc (Supply Voltage)      | Positive supply voltage input, typically connected to +5V.                                                  |

در مدار از قطعات BCD – 7SEG برای نشان دادن 7 – segment ها استفاده کردیم و برای لود هم از قطعات THUMBSWITCH – BCD استفاده کردیم که با دو دکمه increase و decrease میتوان آن را کم و زیاد کرد.

ورودی های E (Enable), PL(Parallel Load) ورودی های Active – Low هستند و به ترتیب در صورتی که صفر باشند مدار میتواند لود کند و بشمارد.

خروجی RCO (Ripple Clock Output) نیز در صورتی یک میشود که شمارنده از 9 به صفر تبدیل شود و اگر این خروجی را به clock تراشه بعدی بدهیم در صورتی می شمارد که یکان از 9 به صفر تبدیل شود.

طبق دستور عمل باید از 0 تا 63 رو بتوانیم بشماریم در نتیجه گیت U8 که یک AND هشت تایی می باشد برای تشخیص عدد 64 داریم که در صورتی که این گیت 1 شود ورودی PL نیز صفر شده و مقادیر موجود در  $D_i$  ها را Load می کند.

مدار را این قابلیت را دارد که هم بتوانیم به صورت دستی با THUMBSWITCH – BCD ها تغییر بدهیم و بتوانیم آسنکرون Load کنیم و هم وقتی UP – Count میکنیم و به 63 میرسیم در مرحله بعد با گیت U8 عدد 64 را تشخیص می دهیم و با مالتی پلکسر های اضافه شده عدد 00 را Load میکنیم و همین طور وقتی Down\_Count میکنیم و به 00 میرسیم در مرحله بعد با گیت U15 عدد 99 (که بعد از 00 با IC داده شده count میشود) را تشخیص میدهیم و با مالتی پلکسر های اضافه شده عدد 63 را Load میکنیم.

## آزمایشگاه مدار های منطقی – ترم تابستان 1404

### گزارش کار آزمایش 3

گروه 2: یکتا ثابتی (404171025) – فاطمه مصطفوی (404109758)

برای مالتی پلکسر ها از چهار تا IC با شماره 74153 استفاده کردیم (که در مجموع 8 بیت خروجی دارد که بتوانیم دو رقم BCD را نشان دهیم) که دو بیت میتواند برای هر سلکت خروجی دهد و دو بیت برای Select دارد.

اگر گیت U8 را  $DETECT_{64}$  و گیت U15 را  $DETECT_{99}$  بنامیم داریم:

(بیت اول سلکت A و بیت دوم B است.)

|           | B | A |
|-----------|---|---|
| Manual    | 0 | 0 |
| DETECT_99 | 0 | 1 |
| DETECT_64 | 1 | 0 |
| Manual    | 1 | 1 |

شکل مدار شرح داده شده به این صورت است:

