

بسمه تعالی



پروژه درس معماری و سازمان کامپیوتر

نیمسال تحصیلی ۴۰۴۲

استاد درس: دکتر امیر خورسندی
دستیاران آموزشی: حسین غلامی، وانیا کرد، پویا پورعبدالله

مقدمه

معماری RISC-V^۱ در حال حاضر یکی از محبوب‌ترین معماری‌ها در حوزه‌های آموزشی، تحقیقاتی و حتی صنعتی به شمار می‌رود که بسیاری از ریزپردازنده‌ها و میکروکنترلرهای نام آشنا از جمله هسته پردازنده‌های سیستم شخصی Intel یا میکروکنترلرهای ARM بر پایه آن شکل گرفته‌اند. سادگی در طراحی سخت‌افزار، پشتیبانی از خط لوله و سایر روش‌های پردازش موازی، امکان سفارشی‌سازی، وجود مستندات رسمی و ابزارهای متن‌باز از جمله مزایای کلیدی RISC-V هستند. بنابراین ما هم سعی داریم در این پروژه ضمن معرفی نسخه اختصاصی IUTCOMP404، با مجموعه‌ای از ویژگی‌های عمومی و برخی از قابلیت‌های اختصاصی معماری RISC که به منظور افزایش سرعت و کاهش حجم کد طراحی شده‌اند آشنا شویم. بدیهی است که با توجه به محدودیت زمانی پروژه، امکان بررسی کامل همه قابلیت‌های RISC-V وجود ندارد.

در راستای انجام این پروژه، پس از مطالعه دقیق این دستورات عمل توصیه می‌گردد که ابتدا یک مطالعه اجمالی از مستندات RISC V داشته باشید. سپس در ادامه و در قالب یک جلسه توجیهی، دستیاران آموزشی یک نسخه پایه پیاده‌سازی شده از IUTCOMP404 را در اختیار شما خواهند گذاشت و بر اساس آن ابعاد گوناگون این معماری شامل دستورات پایه موجود، روند دریافت و پردازش یک دستور و در نهایت نحوه کار با محیط شبیه‌سازی را به شما آموزش خواهند داد. در ادامه از شما خواسته می‌شود که مطابق بخش‌های تعریف شده در زیر، اصلاحاتی را در جهت بهبود عملکرد این معماری انجام دهید. البته لازم به ذکر است که در کل زمان انجام پروژه، دستیاران آموزشی در کنار شما خواهند بود تا با برگزاری جلسات توجیهی^۲، ارائه مطالب تکمیلی و پاسخ به سؤالات، روند پیشرفت پروژه را تسهیل کنند.

شرح کلی پروژه

این پروژه شامل سه بخش است. بخش اول پایه پروژه را تشکیل می‌دهد و هدف آن ارتقاء عملکرد پردازنده IUTCOMP404 از طریق پیاده‌سازی یک خط لوله ۵ مرحله‌ای مطابق با توصیف ارائه شده است. در بخش دوم، سعی خواهد شد تا به کمک یک اصلاح جزئی تحت عنوان Forwarding، بهره‌وری خط لوله ۵ مرحله‌ای سیستم افزایش یابد. در بخش سوم هم که انجام آن اختیاری و برای دریافت امتیاز بیشتر خواهد بود، هر گروه به انتخاب خود یک اصلاحیه در جهت افزایش سرعت سیستم (با نام Double Issue) و یا یک اصلاحیه در جهت کاهش هزینه سخت‌افزار و مدیریت مصرف حافظه (با

^۱ وب سایت رسمی RISC-V


^۲ شرکت در جلسات عمومی اعلام شده از سوی دستیاران آموزشی درس برای دریافت امتیاز پروژه الزامی خواهد بود.

نام مجموعه دستورات ثانویه) را به سیستم اضافه خواهد کرد. بدیهی است که کسب امتیاز تشویقی منوط به صحت عملکرد بخش‌های الزامی خواهد بود.

در ادامه هر یک از این بخش‌ها و انتظاراتی که از شما در آن بخش هست شرح داده خواهند شد. البته برای کوتاه شدن مطلب، این توضیحات به صورت مختصر آورده شده‌اند و توضیحات تکمیلی در زمان و به شیوه مناسب توسط دستیاران آموزشی به شما ارائه می‌گردد.

۱. پیاده‌سازی خط لوله ۵ مرحله‌ای

در این بخش، بایستی معماری IUTCOMP404 پایه را که درون نرم‌افزار Logisim Evolution پیاده‌سازی شده است و به صورت کامل توسط دستیاران آموزشی درس در اختیار شما قرار خواهد گرفت، با اصلاحات مناسب مجهز به خط لوله ۵ مرحله‌ای مطابق شکل زیر نمایید.



در این خط لوله در مرحله نخست، دستور از حافظه دستورات Fetch می‌شود. در مرحله بعدی، در لبه پایین رونده پالس ساعت عملوندهای دستور از بانک ثبات‌ها استخراج می‌شوند و در ورودی ALU آماده پردازش خواهند شد. دقت شود که معماری مذکور از نوع Load/Store است. بنابراین عملوندهای همه دستورات غیر از Load و Store درون بانک ثبات‌ها قرار دارند. در مرحله سوم، دستورات محاسباتی و شرطی درون ALU اجرا خواهند شد. در مرحله چهارم دستورات Load و Store با دسترسی به حافظه عملوندها، کار خود را انجام می‌دهند و در نهایت در لبه بالا رونده پالس ساعت در مرحله پنجم، نتیجه دستورات محاسباتی یا Load درون ثبات مقصد قرار خواهد گرفت. همه این تمهیدات برای کاهش حداکثری مخاطرات و در نتیجه رسیدن به حداکثر کارایی در خط لوله صورت پذیرفته است. اگر شرایط به گونه‌ای پیش برود که دستورات واکنشی شده در پالس‌های متوالی استقلال کافی از یکدیگر داشته باشند، خط لوله مطابق نمودار زیر در هر پالس ساعت یک مرحله از دستورات متوالی را پیش خواهد برد و در نتیجه پس از پر شدن خط لوله، به ازای هر پالس ساعت، اجرای یک دستور تکمیل خواهد شد.

ld x1,0(x2)	IF	ID	EX	MEM	WB		
sub x4,x1,x5		IF	ID	EX	MEM	WB	
and x6,x1,x7			IF	ID	EX	MEM	WB
or x8,x1,x9				IF	ID	EX	MEM WB

شما برای انجام این بخش پروژه کافی است با تعبیه ثبات‌های میانی (خاکستری رنگ) در محل‌های مناسب از معماری پایه، مراحل را از هم تفکیک و عملاً یک خط لوله ایجاد نمایید. این ثبات‌ها اطلاعات مربوط به دستور فعال در هر مرحله را درون خود ذخیره می‌کنند.

خروجی این بخش شامل پروژه اصلاح شده در نرم‌افزار Logisim Evolution به همراه یک گزارش فنی حداکثر یک صفحه‌ای خواهد بود که باید درون یک پوشه به نام Pipeline قرار گیرد.

۲. افزودن ویژگی Forwarding به معماری IUTCOMP404

فرض کنید می‌خواهید برنامه زیر را بر روی پردازنده دارای خط لوله که در بخش اول پیاده‌سازی کرده‌اید اجرا نمایید:

ADD R1, R2, R3
SUB R4, R1, R5



به نظر شما آیا پردازنده، در اجرای این برنامه می‌تواند همان گونه که انتظار می‌رود بدون هر گونه وقفه به نتیجه نهایی دست یابد یا با مشکلی مواجه می‌شود؟
برای این که مشکل واضح تر نمایان شود، به جدول زیر که در آن عملوندهای دستورات مشخص شده، دقت کنید:

	t0	t1	t2	t3	t4	t5
ADD R1, R2, R3	IF	ID	R2 + R3	-	R1 = R2 + R3	
SUB R4, R1, R5		IF	ID	R1 - R5	-	R4 = R1 - R5

ما انتظار داریم در مرحله اجرای دستور دوم (t3)، محتوای R5 از محتوای R1 که مقدار R2 + R3 درون آن ریخته شده کم شود. اما این مقدار مجموع در مرحله پنجم درون R1 ریخته می‌شود. اگر ما این موضوع را مدیریت نکنیم، برنامه ما بدون این که متوجه خطا شود، پیش خواهد رفت و در پایان یک مقدار اشتباه برمیگرداند و این یعنی فاجعه!
برای حل این مشکل، اصولاً باید در صورت وابستگی بین دستورات متوالی، دستور دوم را به اندازه کافی متوقف کرد، تا نتیجه دستور اول آماده شود. این روند مطابق شکل زیر منجر به سقوط چند پالسی در خط لوله و در نتیجه افت کارایی خواهد شد.

	t0	t1	t2	t3	t4	t5	t6	t7
ADD R1, R2, R3	IF	ID	R2 + R3	-	R1 = R2 + R3			
SUB R4, R1, R5		IF	ID	stall	stall	R1 - R5	-	R4 = R1 - R5

اما آیا واقعاً راه حلی برای رفع این مشکل بدون از دست رفتن کارایی وجود ندارد؟
با دقت بیشتر، شاید چراغی در ذهن روشن شود. ما نتیجه واقعی دستور اول را در پایان زمان t2 درون ALU داریم. دقیقاً پیش از زمانی که دستور دوم در ابتدای t3 به آن واقعاً نیاز دارد. این نتیجه در ثبات‌های جداکننده پس از مرحله اجرا در دسترس است و فقط آن را در بانک ثبات‌های اصلی ذخیره نکرده‌ایم. پس اگر مسیر کوتاه‌تری بتوان تعبیه کرد که این نتیجه را زودتر در اختیار دستور بعدی بگذارد، مشکل حل خواهد شد. به این مسیر که در پردازنده‌های امروزی تعبیه شده، مسیر Forwarding می‌گویند.

بر اساس آن چه که در این مثال بیان شد، از شما می‌خواهیم که طرح مناسب برای ایجاد مسیرهای Forwarding در خط لوله ۵ مرحله‌ای طرح کنید. برای این کار باید همه حالت‌هایی که به ازای آن‌ها وابستگی ایجاد می‌شود را شناسایی و مسیر مناسب را اضافه نمایید. در واقع اگر وابستگی تشخیص داده شد، ورودی ALU باید به کمک یک سری مالتی پلکسر بتواند عملوند را از ثبات‌های اصلی

و یا یکی از ثبات‌های جدا کننده مراحل دریافت کند. البته یک سوال مهم هنوز پابرجا است که آیا همه حالت‌های وابستگی با این روش برطرف خواهند شد؟
خروجی این بخش باید به صورت یک توضیح مختصر در مورد راه حل و یک نسخه اصلاح شده از بخش اول پروژه که راه حل پیشنهادی را در برمی‌گیرد در پوشه‌ی Forwarding قرار گیرد.

۳. مصالحه بین سرعت و حجم کد

تا این مرحله، پردازنده IUTCOMP404 با استفاده از خط لوله پنج مرحله‌ای و مکانیزم Forwarding به سطح قابل قبولی از کارایی رسیده است. در این بخش تلاش می‌کنیم تا این پردازنده را از جهات دیگر بهبود دهیم. اما همان گونه که در متن درس بارها اشاره شده، بهبود هر ویژگی معمولاً با پرداخت هزینه در بخشی دیگر همراه خواهد بود. به بیان دیگر، در معماری کامپیوتر همواره یک مصالحه^۳ میان پارامترهای مختلف از جمله کارایی، اندازه کد، مصرف انرژی، پیچیدگی سخت‌افزار و ... وجود دارد و عملاً «هیچ چیز مجانی به دست نمی‌آید».

در این بخش پروژه، شما باید به انتخاب خود، یکی از مسیرهای بهبود زیر را انتخاب نمایید:

• افزایش کارایی

در این مسیر هدف اصلی افزایش سرعت اجرای برنامه‌ها و تعداد دستورات اجرا شده در هر پالس ساعت است. برای دستیابی به این هدف، قابلیت Dual-Issue به پردازنده اضافه خواهد شد تا امکان اجرای همزمان دو دستور فراهم شود. طبیعتاً این کار نیازمند اعمال پیچیدگی بیشتر در سخت‌افزار به منظور افزایش تعداد واحدهای ALU و نیز افزایش پهنای حافظه دستورات و گذرگاه مربوطه به اندازه ۶۴ بیت خواهد بود.

• کاهش هزینه سخت‌افزار

در این مسیر هدف اصلی کاهش هزینه پیاده‌سازی سیستم، به‌ویژه در بخش حافظه دستورات و گذرگاه مربوطه است. بدیهی است که با کاهش عرض این حافظه، یک دستور ۳۲ بیتی باید در ۲ پالس ساعت واکنش شود که این منجر به افت کارایی خواهد شد. برای جبران این افت کارایی، مجموعه‌ای از دستورات فشرده ۱۶ بیتی با نام مجموعه دستورات ثانویه به پردازنده افزوده می‌شود.

همان گونه که دیده می‌شود این دو راه حل از نظر پهنای حافظه دستورات و گذرگاه مربوط در نقطه مقابل همدیگر واقع می‌شوند و لذا پیاده‌سازی هر دو به صورت همزمان با چالش‌هایی مواجه خواهد بود. بنابراین در این پروژه صرفاً پیاده‌سازی یکی از دو راه حل برای دریافت امتیاز کفایت خواهد نمود. در ادامه، جزییات بیشتر در رابطه با هر یک از این دو بخش ارائه می‌شود.

۱/۳. افزودن قابلیت DoubleIssue

حتماً با انجام بخش دوم پروژه متوجه شده اید که در پردازنده با خط لوله ۵ مرحله‌ای، حتی تحت بهترین شرایط، باز هم به دلیل برخی مخاطرات اجتناب‌ناپذیر، در برخی پالس‌ها خط لوله دچار

^۳ Trade-off

سقوط شده و بنابراین از دست یافتن به کارایی ایده‌آل که در آن در هر پالس ساعت یک دستور اجرا می‌شود فاصله می‌گیریم.

برای عبور از این مرز عملکردی، در این بخش قابلیت Dual-Issue را به پردازنده IUTCOMP404 اضافه می‌کنیم. ایده اصلی ساده است: اگر پردازنده بتواند در یک پالس ساعت، به جای یک دستور، دو یا چند دستور را همزمان واکنشی، دیکود، اجرا و بازنشانی کند، آنگاه می‌توان به کارایی حتی بیش از یک دستور در هر پالس دست یافت. با این کار در عمل، پردازنده از حالت پایه Single-Issue به حالت Superscalar ارتقا می‌یابد.

در این بخش از پروژه، ما از شما می‌خواهیم که یک نسخه Dual-Issue از IUTCOMP404 را طراحی و پیاده‌سازی نمایید که امکان اجرای همزمان دو دستور را فراهم می‌کند. برای این منظور ابتدا بایستی تعیین کنید که چه تغییراتی در بخش‌های مختلف خط لوله، ALU، حافظه و ... نیاز است و اصلاحات لازم را به خروجی بخش دوم پروژه اضافه نمایید.

البته این کار نیاز به دقت زیادی دارد و شما باید مراقب وابستگی بین خود دو دستوری که همزمان واکنشی می‌شوند هم باشید. هم چنین این دو دستور نباید از هم در تولید نتیجه سبقت بگیرند و گرنه نتیجه برنامه را تغییر خواهند داد.

خروجی این بخش شامل یک توضیح مختصر در مورد چالش و راه حل پیشنهادی به همراه یک نسخه جدید از پروژه Logisim Evolution خواهد بود که راه حل پیشنهادی را در برمی‌گیرد. این موارد باید در پوشه‌ی DualIssue قرار گیرند.

۲/۳. افزودن مجموعه دستورات ثانویه

یکی از چالش‌های مهم در طراحی پردازنده‌های ارزان‌قیمت جهت استفاده در سیستم‌های تعبیه‌شده^۴، کاهش هزینه‌های سخت‌افزاری به ویژه در بخش حافظه است. لذا ما هم در این بخش برای کاهش هزینه پردازنده، پهنای حافظه دستورات و گذرگاه مربوطه در معماری IUTCOMP404 را از ۳۲ بیت به ۱۶ بیت کاهش می‌دهیم. اما از آن جا که این معماری از مجموعه دستورات ۳۲ بیتی استفاده می‌کند، واکنشی هر دستور نیازمند دو دسترسی به خانه‌های متوالی حافظه در دو پالس ساعت مجزا خواهد بود که این امر سرعت کلی پردازنده را کاهش می‌دهد. برای حل این مشکل، در این بخش یک مجموعه دستور ثانویه ۱۶ بیتی به پردازنده اضافه می‌شود. این مجموعه دستورات که در واقع زیرمجموعه‌ای از دستورات کلی را پوشش می‌دهند تنها در یک سیکل واکنشی شده و در نتیجه کارایی را حفظ خواهند کرد.

در این اصلاحیه بخش‌های ALU، ثبات‌ها و مسیر داده پردازنده ۳۲ بیتی باقی می‌مانند. اما پهنای حافظه دستورات و گذرگاه مربوطه به ۱۶ بیت کاهش پیدا می‌کند. دستورات ۳۲ بیتی در دو پالس واکنشی و سپس کدگذاری و اجرا خواهند شد. اما دستورات ثانویه ۱۶ بیتی در یک پالس واکنشی شده و در مرحله کدگذاری بلافاصله به دستور معادل ۳۲ بیتی خود از مجموعه دستورات اولیه در معماری پایه IUTCOMP404 ترجمه شده و سپس اجرا می‌شوند. قالب کلی دسته‌های مختلف این مجموعه دستورات ثانویه در جدول زیر نشان داده شده اند که نحوه ترجمه آن‌ها به دستورات معادل ۳۲ بیتی توسط دستیاران آموزشی درس توضیح داده خواهند شد. البته بدیهی است که دو دستور هم برای فعال / غیر فعال کردن حالت واکنشی و دیکد ۱۶ بیتی دستورات در نظر گرفته خواهند شد.

Bits 15:11	Bits 10:8	Bits 7:3	Opcode (2:0)	Category
rs	funct3	rd	000	Load
imm	funct3	rd	001	ALU Imm
rs2	funct3	rs1	010	Store
rs	funct3	rd	011	ALU Reg
imm		rd	100	JAL
imm		rd	101	LUI
rs	funct3	imm	110	Branch/ Control
rs	funct3	rd	111	Multiply

در این بخش شما باید ابتدا در قالب یک گزارش، طرح خود را برای تغییر پهنای حافظه دستورات و همچنین پیاده‌سازی مکانیزم دقیق پشتیبانی از دستورات فشرده و نحوه تغییر حالت پردازنده برای اجرای دستورات اولیه یا ثانویه را تشریح نمایید.

سپس این گزارش را به همراه یک نسخه جدید از پروژه Logisim Evolution که راه حل پیشنهادی را در برمی‌گیرد در پوشه‌ی ThumbInstructions قرار دهید.

گروه‌بندی

شما می‌توانید این پروژه را در قالب گروه حداقل سه و یا حداکثر چهار نفره انجام بدهید. البته گروه‌های سه نفره ۱۰ درصد امتیاز بیشتری خواهند گرفت. در نظر داشته باشید که نمره هر شخص بر اساس میزان فعالیت او در پروژه مشخص خواهد شد. جزئیات گروه‌بندی باید ظرف حداکثر یک هفته از تاریخ اعلام پروژه (تا پایان روز پنجشنبه ۷ خردادماه) به دستیاران آموزشی درس اطلاع داده شود.

تحويل پروژه

شما تا پایان روز ۲۳ تیر ماه ۱۴۰۵ فرصت دارید که پوشه‌های مربوط به بخش‌های انجام شده پروژه را در یک جا جمع‌نموده و سپس آن را در قالب یک فایل فشرده که به صورت CA_Project_stdNum.zip نامگذاری شده در تکلیفی با عنوان پروژه نهایی درس درون سامانه ی یکتا بارگذاری کنید. این کار باید توسط تمامی اعضای گروه به صورت مجزا انجام پذیرد.

ارائه پروژه

این پروژه يك ارائه نیز در روز ۲۴ تیرماه خواهد داشت که جزییات آن متعاقباً اعلام خواهد گردید.

راه‌های ارتباطی با دستیاران آموزشی درس

شما می‌توانید سوالات و مشکلات خود را داخل [گروه درس](#) مطرح کنید.

نکات پایانی

در پایان توصیه می‌گردد در انجام پروژه به موارد زیر دقت کنید:

- مطالعه دقیق مستندات **RISC-V**: قبل از هر چیز، مروری بر مستندات رسمی معماری RISC-V که پایه معماری IUTCOMP404 است و مجموعه دستورات آن داشته باشید تا بهتر از دامنه پروژه آگاه شوید.
- تنظیم ساختار پروژه: پیش از آغاز انجام پروژه، ساختار فایل‌ها و پوشه‌ها را بر اساس استاندارد تیم مشخص کنید تا از بی‌نظمی در ایجاد فایل‌ها جلوگیری شود.
- تعریف محدوده کار: لیستی از بخش‌های اجباری و اختیاری پروژه تهیه کنید و با اعضا تیم روی آن توافق کنید تا از اتلاف وقت بر سر قابلیت‌های اضافی پیش از اتمام بخش‌های اصلی و پایه جلوگیری شود.
- تقسیم وظایف و زمان‌بندی: وظایف مختلف را بین اعضای تیم تقسیم کنید و جدول زمانی ساده‌ای برای هر فاز تعریف کنید. سعی کنید همه اعضا طبق این جدول کار را پیش ببرند تا در موعد مقرر کار به انتها برسد.
- توسعه تدریجی و تست مداوم: قابلیت‌ها را به بخش‌های کوچک مجزا تقسیم کنید و پیش از جمع همه بخش‌ها، برای هر قسمت یک تست واحد یا مثال ساده بنویسید تا بتوانید از صحت عملکرد آن مطمئن شوید.
- مستندسازی هم‌زمان: مطابق با خواسته‌های هر بخش، هر نکته طراحی و اصلاحیه در معماری را در اولین فرصت در فایل‌های doc مستندسازی کنید. تهیه تاریخچه تغییرات (Changelog) می‌تواند برای ثبت تصمیمات و فرضیات مفید باشد.
- استفاده از کنترل نسخه: با توجه به انجام گروهی پروژه سعی نمایید از Git یا ابزار مشابه استفاده کنید و قبل از هر تغییر بزرگ، شاخه (branch) مجزا ایجاد و پس از آزمون، ادغام (merge) کنید.
- تعامل مستمر با دستیاران آموزشی: در حالت کلی به صورت مستمر و در شرایط خاص برخورد با یک مشکل، با دستیاران آموزشی در ارتباط باشید تا مطمئن شوید مسیر پیشرفت پروژه منطبق بر انتظارات است.
- شرکت در جلسات توجیهی: در نهایت مجدداً تأکید می‌گردد که به جهت اختصار، مطالب این دستورالعمل همه جزئیات را در بر نمی‌گیرد و حتماً لازم است برای دریافت اطلاعات تکمیلی، در جلسات توجیهی که دستیاران آموزشی برای انتقال محتوای تکمیلی برگزار می‌کنند شرکت نمایید.

موفق باشید :)