

باسمه تعالی


توضیحات تکمیلی فاز های پروژه معماری کامپیوتر

توضیحات فاز ۱:

هدف از پایپ لاین: جدا کردن هر مرحله از فرایندی که دستور طی می کند با سایر مراحل با ثبات ، تا اجرای آن کامل شود.

برای درک چگونگی اجرای پایپ لاین لازم به درک عملکرد فعلی مدار است.

ثبات های پایپ لاین مطابق فراهم کردن چنین فاصله ای بین مراحل می کند قرار گرفته است.



ماژول های معادل با هر مرحله اجرای یک دستور:

❖ **فج (Fetch):** ماژول rom (در هر کلاک یک دستور متناسب با pc از آن خوانده می شود).

❖ **دیکد (Decode):** ماژول های Extractor و RegisterFile (دستور را دیکد می کند و rs1 , rs2 , rd , write , func3 , func7 را می دهد). پایپ نظر را از فایل ثبات ها می خواند و دیتای آن ها را در اختیار مرحله اجرا (ALU) قرار می دهد. پایپ لاین: rs1 , rs2 , func3 , func7 , یک کلاک و rd , write سه کلاک (برای Write Back) معطل می شود. imm کارایی های زیادی در مراحل مختلف داشت به همین خاطر با یک ماژول اختصاصی (Immediate_PIPE) کنترل شده.

❖ **اجرا (Exc):** ALU (اجرای عملیات های لازم روی ورودی ها (A , B)). پایپ لاین: در صورت فعال شدن فلگ بافر ، data آن در مرحله آخر درون ثبات مقصد ذخیره می شود.

❖ **حافظه (Mem):** Memory (خواندن از آن یا نوشتن در آن). پایپ لاین: با دریافت ورودی هایی مثل آدرس ورودی یا آدرس برای ذخیره ، دیتایی را در مقصد می نویسد یا خروجی میدهد (در مرحله بعد این دیتا در فایل ثبات ها نوشته می شود).

❖ **نوشتن برگشتی (Write Back):** بخشی از RegisterFile (نوشتن حاصل یک عملیات در ALU یا دیتای Load شده از حافظه). پایپ لاین: مدیریت دیتا و فلگ بافر توسط ماژول هایی مانند Immediate_PIPE و Write_back_Data و Write_back_PC و Load_flag_PIPE (با ثبات ذخیره کننده دیتای Load شده) انجام می شود.

طراح فاز ۱: علیرضا عرب