

# PCS3612 – Organização e Arquitetura de Computadores I 2º Módulo Acadêmico – 3º Quadrimestre – 2020 Profa. Dra. Cíntia Borges Margi

### Projeto: Implementação do processador ARM v4 pipeline

Objetivo: entender e implementar o ARM (conjunto de instruções reduzido) pipeline em VHDL.

### Orientações gerais:

- Atividade deve ser realizada em grupo composto por até 3 alunos.
- O que entregar:
  - relatório (em arquivo pdf), abordando os quatro itens indicados na seção de Atividades.
    Insira figuras, diagramas, capturas de tela no relatório, de modo a facilitar as explicações. Seja preciso e justifique as suas respostas. Imagens ilegíveis (muito pequenas ou borradas, por exemplo) não serão consideradas na correção.
  - Arquivo com a implementação VHDL do ARM v4 pipeline, que será executado para correção automática (um único arquivo contendo FD e UC, e o que mais for necessário).
  - Tanto o relatório como o código deve conter o número USP e nome dos membros do grupo na mesma ordem e grafia. Não use acentos ou caracteres especiais no arquivo vhd.

#### **Prazos:**

- Entrega em duas partes através da ferramenta de Atividades do Ae:
  - Parte 1: entendimento, projeto e planejamento até 25/nov/2020 às 23:55 h
  - Parte 2: implementação, simulação e análise até 09/dez/2020 às 23:55 h
  - Nota: a existência de prazo maior na ferramenta por tolerância ou ressubmissão visa dirimir eventuais problemas de relógio e não indica ampliação de prazo.

#### Material de apoio (disponível no Ae):

- Projeto Digital e Arquitetura de Computadores. David Money Harris & Sarah L. Harris. O assunto de interesse é o capítulo 7 Microarquitetura, mais especificamente a seção 7.5 que explica o processador pipeline e a seção 7.6 que trata da representação do ARM em HDL.
- Implementação em VHDL do ARM de ciclo único (arquivo arm\_single.vhd corrigido). O arquivo inclui testbench, que já está no padrão que será usado na correção automática. Este arquivo corresponde àquele apresentado no livro de referência, e foi desenvolvido e testado no ModelSim.
  No ModelSim, utilize os seguintes comandos para:
  - Análise e Elaboração: vcom -check\_synthesis -2008 arm\_single.vhd
  - Execução: vsim -c -do "run -all" testbench
- Um programa de referência para testar o funcionamento da implementação em VHDL: memfile.dat (código fonte na Figura 7.60 do livro de referência).
- Para testar outros programas: Convert the program to machine language and put it in a file named memfile2.dat. You may choose to use the MPLAB assembler to check your work. Modify imem to load this file. Modify the testbench to check for the appropriate address and data value indicating that the simulation succeeded. Run the program and check your results. Debug if necessary. When you are done, print out the waveforms and indicate the address and data value written by the sw instruction.



## PCS3612 – Organização e Arquitetura de Computadores I 2º Módulo Acadêmico – 3º Quadrimestre – 2020 Profa. Dra. Cíntia Borges Margi

### Conjunto de instruções do ARM v4:

O conjunto de instruções suportado pelo processador ARM simplificado a ser implementado deve incluir as seguintes instruções:

- referência a memória: LDR , STR (with positive immediate offset)
- Lógico-aritmética: ADD, SUB, AND, ORR (with register and immediate addressing modes but no shifts)
- transferência de controle: B

### Parte 1: Entendimento, projeto e planejamento

#### 1.1 Entendimento:

- Indique claramente se o grupo utilizará a implementação de referência do ARM de ciclo único (arquivo arm\_single.vhd), ou se fará outra implementação.
  - Se for utilizar o arquivo de referência, explique brevemente como a implementação está organizada.
  - Se for utilizar outra implementação, explique o projeto da mesma, bem como a implementação está organizada.
- Demonstre o funcionamento da versão monociclo do processador.

#### 1.2 Projeto:

- Explique como será implementada a versão pipeline do ARM com 5 estágios, conforme o livro de referência, que deve suportar o conjunto de instruções indicado.
  - a. Note que é necessário implementar no mínimo a detecção de conflitos e inserção de bolhas (nop) para permitir a execução correta das instruções.
  - b. Indique se pretende implementar o encaminhamento, e neste caso como será a implementação.
- Apresente os blocos do fluxo de dados e unidade de controle, e indique claramente os sinais que serão utilizados.

#### 1.3 Planejamento:

• Explique como será implementado o projeto, indicando as etapas e atividades pertinentes. Indique como será a organização do trabalho no grupo.

# Parte 2: Implementação, simulação e análise

#### 2.1 Implementação:

- Implemente em VHDL o ARM pipeline com 5 estágios, conforme o livro de referência, que deve suportar o conjunto de instruções indicado.
- Indique claramente se modificou (e como) a estrutura do ARM de ciclo único (arquivo de referência arm\_single.vhd), ou se fará uma implementação independente (neste caso, explique a sua estrutura). O relatório deve conter diagramas e explicações associadas a implementação.
- Note que a correção automática utilizará uma versão própria do testbench fornecido, assim não faça modificações na sua versão do testbench (pois não será considerada).



## PCS3612 – Organização e Arquitetura de Computadores I 2º Módulo Acadêmico – 3º Quadrimestre – 2020 Profa. Dra. Cíntia Borges Margi

#### 2.2 Simulação:

- Simule a execução do ARM pipeline pelo menos para o arquivo memfile.dat. Utilize o testbench fornecido (apresentado na Figura *HDL Example 7.12 TESTBENCH*). Se tudo correr bem na simulação, a testbench imprimirá "(report failure): NO ERRORS: Simulation succeeded."
- Execute outros programas de teste que julgar adequados.

### 2.3 Análise:

- Apresente e discuta os resultados no seu relatório. Se julgar pertinente, pode incluir figuras com formas de onda (desde que legíveis).
- Compare o desempenho da versão pipeline com a versão de ciclo único usada como base.
- Discuta as limitações da sua implementação, indicando como estas poderiam ser resolvidas.
- Indique eventuais dificuldade encontradas no desenvolvimento do projeto, e como o grupo resolveu estas questões.