# ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO DISCIPLINA: LABORATÓRIO DE PROCESSADORES- PCS3732 1° QUADRIMESTRE/2021



**Aula 10** 15 de Julho de 2021

#### **GRUPO 10**

NUSP: 10773096

NUSP: 10336852

NUSP: 8572921

Arthur Pires da Fonseca Bruno José Móvio Iago Soriano Roque Monteiro

### Sumário

10.3 Geração do código e como se roda.	3
10.5 Corrija os ERROS na apostila	3
10.5.1 O código da apostila não inicializa adequadamente as pilhas na placa	
versatile	3
10.5.2 O retorno de IRQ é feito de forma ERRADA	3
10.5.3 Problema ao recuperar o cpsr anterior	3
10.5.4 Polemica - BNE x BLNE	3
10.6 Observe e faça pequenas alterações no código em assembly	6
10.6.1 Examine no debugger:	6
10.6.2 Desabilite as instruções	11
10.6.3 Endereço do vetor de interrupcao	12
10.6.4 Timer, inicialização	13
10.6.5 Fazendo o tratamento da interrupção em C.	14
Apêndice	15
10.6.5	15
handler.c	15
handler.s	15
irq.s	16

#### 10.3 Geração do código e como se roda.

Utilizamos o comando abaixo para compilar os arquivos startup.s, que contém o vetor de interrupções e os handlers, script.c, que contém as funções que imprimem "#" e " ", e rodar o script de link, produzir o binário e rodá-lo.

eabi-gcc script.c -o script.o && eabi-as startup.s -o startup.o && eabi-ld -T irqld.ld startup.o script.o -o irq.elf && eabi-bin irq.elf irq.bin && qemu irq.bin

#### 10.5 Corrija os ERROS na apostila

- 10.5.1 O código da apostila não inicializa adequadamente as pilhas na placa versatile
- 10.5.2 O retorno de IRQ é feito de forma ERRADA
- 10.5.3 Problema ao recuperar o cpsr anterior
- 10.5.4 Polemica BNE x BLNE

Segue abaixo o nosso código final em startup.s.

Estão destacadas as correções feitas em cada um dos itens acima.

```
.global _start
.text
start:
  b Reset @posição 0x00 - Reset
  ldr pc, _undefined_instruction @posição 0x04 - Intrução não-definida
  Idr pc, software interrupt @posição 0x08 - Interrupção de Software
  ldr pc, _prefetch_abort @posição 0x0C - Prefetch Abort
  ldr pc, _data_abort @posição 0x10 - Data Abort
  ldr pc, not used @posição 0x14 - Não utilizado
  ldr pc, _irq @posição 0x18 - Interrupção (IRQ)
  ldr pc, _fiq @posição 0x1C - Interrupção(FIQ)
_undefined_instruction: .word undefined_instruction
_software_interrupt: .word software_interrupt
prefetch abort: .word prefetch abort
data abort: .word data abort
_not_used: .word not_used
irq: .word irq
_fiq: .word fiq
INTPND: .word 0x10140000 @Interrupt status register
```

```
INTSEL: .word 0x1014000C @interrupt select register(0 = irq, 1 = fiq)
INTEN: .word 0x10140010 @interrupt enable register
TIMER0L: .word 0x101E2000 @Timer 0 load register
TIMEROV: .word 0x101E2004 @Timer 0 value registers
TIMEROC: .word 0x101E2008 @timer 0 control register
TIMER0X: .word 0x101E200c @timer 0 interrupt clear register
Reset:
10.5.1 /*
  MRS r0, cpsr
                                    @ salvando o modo corrente em R0
  MSR cpsr_ctl, #0b11010010
                                @ alterando para modo interrupt
  LDR sp, =timer_stack_top @ a pilha de interrupções de tempo é setada
  MSR cpsr, r0
                                    @ retorna para o modo anterior
*/
  LDR sp, =stack_top
  bl main
  b.
undefined_instruction:
  b.
software_interrupt:
  b do software interrupt @vai para o handler de interrupções de software
prefetch abort:
       b.
data abort:
       b.
not_used:
       b.
irq:
  b do_irq_interrupt @vai para o handler de interrupções IRQ
fiq:
  b.
do software interrupt: @Rotina de Interrupçãode software
  add r1, r2, r3 @r1 = r2 + r3
  mov pc, r14 @volta p/ o endereço armazenado em r14
do_irq_interrupt: @Rotina de interrupções IRQ
```

```
STMFD sp!, {r0 - r3, LR} @Empilha os registradores
  LDR r0, INTPND @Carrega o registrador de status de interrupção
  LDR r0, [r0]
  TST r0, #0x0010 @verifica se é uma interupção de timer
10.5.3 parte 1 /*
  STMFD sp!, {pc} @ salva pc na pilha do modo de interrupções
*/
10.5.4 /*
  BLNE handler timer @vai para o rotina de tratamento da interupção de timer
*/
  LDMFD sp!, {r0 - r3,lr} @retorna
10.5.2 /*
  sub lr, lr, #4 @ corrigindo o lr
  STMFD sp!, {Ir}
10.5.3 parte 3 /*
  LDMFD sp!, {pc}^
*/
handler timer:
10.5.3 parte 2 /*
  STMFD sp!,{R0-R12}
  LDR r0, TIMER0X
  MOV r1, #0x0
    STR r1, [r0] @Escreve no registrador TIMER0X para limpar o pedido de
interrupção
  BL print_interrupcao
  LDMFD sp!,{R0-R12}
  LDMFD sp!, {pc}
  mov pc, r14 @retorna
timer init:
  LDR r0, INTEN
  LDR r1,=0x10 @bit 4 for timer 0 interrupt enable
  STR r1,[r0]
  LDR r0, TIMER0C
  LDR r1, [r0]
  MOV r1, #0xA0 @enable timer module
  STR r1, [r0]
```

```
LDR r0, TIMER0V
MOV r1, #0xff @setting timer value
STR r1,[r0]

mrs r0, cpsr
bic r0,r0,#0x80
msr cpsr_c,r0 @enabling interrupts in the cpsr


mov pc, Ir

main:
bl timer_init @initialize interrupts and timer 0
stop:
BL print_loop
b stop
```


## 10.6 Observe e faça pequenas alterações no código em assembly

#### 10.6.1 Examine no debugger:


Debugue o código: rode até a instrução LDMFD sp!,{R0-R12,pc}^ e examine a pilha. Verifique se o valor a ser carregado em PC está correto.



Saída do programa (esquerda) e parada no código (direita) antes da volta para o modo Supervisor (últimos 5 bits = 0x13). Caractere "#" já printado



Valores da pilha antes da volta para o modo Supervisor (valor de LR para ser devolvido para o PC)




Volta para o modo Supervisor, onde havia parado antes da Interrupção de Hardware

Coloque um breakpoint logo no início da interrupção de timer, o mais perto possível do vetor de interrupcao, e rode até lá. Qual é o modo em que o processador roda? Qual é o sp? O que se vê na pilha? Relacione o PC que deveria apontar para a instrução seguinte antes de ocorrer a interrupção com o LR (veja que tem uma diferença de 4 bytes).

O processador está no modo de Interrupção (últimos 5 bits do CPSR = "0x12") no momento em que a interrupção de hardware acontece.

Conforme demonstra a imagem abaixo, \$sp = 0x21bc, a pilha contém apenas zeros (espaço aberto pelo linker)




Código parado no vetor de interrupção, logo antes da chamada da rotina de tratamento da interrupção

Após o tratamento da interrupção, pode-se ver a diferença de 4 bytes entre o LR original (0x1ac) e o final (0x1a8). Vide próximas duas imagens.

```
arthur@arthurpfonseca: ~/Documents/Poli/LabProc/gcc-arm
File Edit View Search Terminal Help
   Register group: general
                    0x1b8
                    0x20
                                                                                        4536
0x21b8
                                                          r11
sp
pc
                                                                             0x11b8
0x21b8
                    0x1a8 424
0x600001d2
                                          1610613202
       -startup.s-
                                                                  @ salva pc na pilha do modo de interr
@ retorna para o modo anterio
                         BLNE handler_timer @vai para o rotina de tratamento da interupção d
LDMFD sp!, {r0 - r3,lr} @retorna
                         sub lr, lr, #4 @ corrigindo o lr
STMFD sp!, {lr}
LDMFD sp!, {pc}^
@mov pc, r14^
               handler_timer:
Line: 89 PC: 0xbc
```


Valor de LR subtraído de 4 na pilha, para ser passado para o PC



Volta ao ponto no código que seria rodado antes da interrupção ter sido feita

Como o processador chaveia de modo ao sair da rotina de interrupção? Verifique isso localizando a instrução que faz isso. Quando estamos debugando passo a passo e observamos que o processador sai da rotina de interrupção, pode acontecer do timer da máquina virtual continuar marcando o tempo e como nós seres humanos somos muito mais lentos que a máquina, é bem provável que logo ao sair da rotina de interrupção, já tenha ocorrido outra interrupção de timer. Verifique se isso acontece.

A instrução que chaveia o processador de volta para o modo Supervisor é *LDMFD sp!*, {*pc*}^.



Saída do programa (esquerda) e visualização do código no GDB (direita) após sucessivos comandos de "next"

Verificamos que, ao debugar e rodar a instrução de print " " passo a passo, há diferença no número de " " que são impressos entre cada "#".

Isso mostra que o timer continua rodando enquanto debugamos o código.

#### 10.6.2 Desabilite as instruções

Qual é a instrução que habilita as interrupções? Desabilite as interrupções no cpsr e rode. O que acontece? Você acha razoável habilitar as interrupções enquanto se programa o timer? De fato isso não é razoável, primeiro deve-se programar o timer para depois habilitar as interrupções. Isto é: alterar cpsr zerando o bit I deve ser a última operação a ser feita. Altere isso no código. Veja se funciona.

```
timer_init:
LDR r0, INTEN
LDR r1,=0x10 @bit 4 for timer 0 interrupt enable
STR r1,[r0]

LDR r0, TIMER0C
LDR r1, [r0]

MOV r1, #0xA0 @enable timer module
STR r1, [r0]

LDR r0, TIMER0V
MOV r1, #0xff @setting timer value
STR r1,[r0]

mrs r0, cpsr
bic r0,r0,#0x80
msr cpsr_c,r0 @enabling interrupts in the cpsr
mov pc, Ir
```

As instruções que habilitam as interrupções são as seguintes:

```
mrs r0, cpsr
bic r0,r0,#0x80
msr cpsr c,r0 @enabling interrupts in the cpsr
```

Deixando essas instruções após a programação do timer, tudo funciona normalmente.

Se as instruções não forem habilitadas com essas instruções, as interrupções nunca acontecem.

#### 10.6.3 Endereço do vetor de interrupcao

Como o código definiu o vetor de interrupcao? Responda relacionando com o ARM e o Idscript.

O código definiu o endereço do vetor de interrupção a partir do linker script:

Vemos na imagem que o vetor de interrupções se inicia em 0x0, como descrito no linker script.

#### 10.6.4 Timer, inicialização

Qual é o modo em que o processador roda logo no início enquanto o timer está sendo configurado? Qual registrador deve ser observado? Qual é sp utilizado?

O processador roda em modo Supervisor no início da configuração do timer. Devemos observar o registrador CPSR. Utilizamos o sp do modo Supervisor.

O Mitsuo/2018 pensou no modo e na sequência de programação do timer, de tal forma que a alteração do TIMER 0, altera o intervalo das interrupções. Troque o timer<sub>init</sub> no seu código pelo código abaixo e faça experiências alterando o valor de TIMER0L.


Trocando o código abaixo da direita pelo da esquerda, a interrupção nunca acontece:

```
timer_init:
                                         timer_init:
  LDR r0, INTEN
                                            LDR r0, INTEN
  LDR r1,=0x10 @bit 4 for timer 0
                                            LDR r1,=0x10 @bit 4 for timer 0
interrupt enable
                                         interrupt enable
  STR r1,[r0]
                                             STR r1,[r0]
  LDR r0, TIMER0C
                                             LDR r0, TIMER0L
  LDR r1, [r0]
                                            LDR r1, =0xffffff @setting timer value
  MOV r1, #0xA0 @enable timer
                                             STR r1,[r0]
module
  STR r1, [r0]
                                            LDR r0, TIMER0C
                                             MOV r1, #0xE0 @enable timer
                                         module
  LDR r0, TIMER0V
  MOV r1, #0xff @setting timer value
                                             STR r1, [r0]
  STR r1,[r0]
                                             mrs r0, cpsr
  mrs r0, cpsr
                                             bic r0,r0,#0x80
  bic r0,r0,#0x80
                                             msr cpsr_c,r0 @enabling interrupts
  msr cpsr_c,r0 @enabling interrupts in
                                         in the cpsr
the cpsr
                                             mov pc, Ir
```

mov pc, Ir

#### 10.6.5 Fazendo o tratamento da interrupção em C.

Altere o programa principal para que ele fique em um loop continuamente imprimindo o digito " " (espaço) de tempo em tempo (fique em um loop para gastar tempo). Assim, na tela você deverá ver " "s e "#"s intercalados. IMPORTANTE: tire um printscreen dos ' 's e '#' sendo impressos para entregar ao professor como atividade.



É possível observar o `#` sendo impresso a cada vez que damos um continue, o programa imprime vários espaços vazios e em seguinda um `#` indicando que houve uma interrupção de tempo, como esperado.

O que acontece se não retirarmos o pedido de interrupção na rotina que trata a interrupção? Experimente deixando o programa rodar e explique. A frequência com que os caracteres são impressos varia se não retirarmos o pedido de interrupção? Ou seja, a relação entre " "s e "#"s foi alterada? Explique no relatório. Rode o programa de uma vez sem breakpoints. Em pelo menos uma equipe, aconteceu do resultado ser diferente rodando passo a passo pois nesse caso, o 1 e 2 eram intercalados enquanto que rodando de uma vez o resultado era o esperado (somente a rotina de interrupção imprimia).

Ele sempre imprime "#", pois não saí do modo de irq.

Se não retirar o pedido, a frequência varia significativamente.

#### **Apêndice**

10.6.5

#### handler.c

```
volatile unsigned int * const TIMER0X = (unsigned int *)0x101E200c;
volatile unsigned int * const UART0DR = (unsigned int *)0x101f1000;

void print_uart0(const char *s) {
            while(*s != '\0') { /* Loop until end of string */
            *UART0DR = (unsigned int)(*s); /* Transmit char */
            s++; /* Next char */
        }
}

void hello_world() {
        print_uart0("Hello World! \n");
}

void print_interrupcao() {
        *TIMER0X = 0;
        print_uart0("#");
        return;
}

void space() {
        print_uart0(" ");
        return;
}
```

#### handler.s

```
.global handler_timer
.text
@TIMER0X: .word 0x101E200c @timer 0 interrupt clear register
handler_timer:
BL print_interrupcao
mov pc, lr @retorna
```

```
.global _start
.text
start:
  b Reset @posição 0x00 - Reset
  ldr pc, _undefined_instruction @posição 0x04 - Intrução não-definida
  ldr pc, _software_interrupt @posição 0x08 - Interrupção de Software
  ldr pc, _prefetch_abort @posição 0x0C - Prefetch Abort
  ldr pc, _data_abort @posição 0x10 - Data Abort
  ldr pc, _not_used @posição 0x14 - Não utilizado
  ldr pc, _irq @posição 0x18 - Interrupção (IRQ)
  ldr pc, _fiq @posição 0x1C - Interrupção(FIQ)
undefined instruction: .word undefined instruction
software interrupt: .word software interrupt
prefetch abort: .word prefetch abort
data abort: .word data abort
not used: .word not used
irg: .word irg
_fiq: .word fiq
INTPND: .word 0x10140000 @Interrupt status register
INTSEL: .word 0x1014000C @interrupt select register(0 = irq, 1 = fiq)
INTEN: .word 0x10140010 @interrupt enable register
TIMER0L: .word 0x101E2000 @Timer 0 load register
TIMEROV: .word 0x101E2004 @Timer 0 value registers
TIMEROC: .word 0x101E2008 @timer 0 control register
TIMER0X: .word 0x101E200c @timer 0 interrupt clear register
Reset:
  MRS r0, cpsr
                                    @ salvando o modo corrente em R0
                                @ alterando para modo interrupt
  MSR cpsr_ctl, #0b11010010
  LDR sp, =timer_stack_top @ a pilha de interrupções de tempo é setada
  MSR cpsr, r0
                                    @ retorna para o modo anterior
  LDR sp, =stack top
  bl main
undefined instruction:
  b.
software interrupt:
  b do_software_interrupt @vai para o handler de interrupções de software
prefetch abort:
       b.
```

```
data_abort:
       b.
not used:
       b.
irq:
  b do_irq_interrupt @vai para o handler de interrupções IRQ
fiq:
  b.
do software interrupt: @Rotina de Interrupçãode software
  add r1, r2, r3 @r1 = r2 + r3
  mov pc, r14 @volta p/ o endereço armazenado em r14
do irq interrupt: @Rotina de interrupções IRQ
  STMFD sp!, {r0 - r3} @Empilha os registradores
  STMFD sp!, {Ir}
  LDR r0, INTPND @Carrega o registrador de status de interrupção
  LDR r0, [r0]
  TST r0, #0x0010 @verifica se é uma interupção de timer
  @MRS r0, cpsr
                                    @ salvando o modo corrente em R0
  @MOV r1, sp;
                            @ salva sp antes de alterar
  @MSR cpsr_ctl, #0b11010011 @ alterando para modo 3
  STMFD sp!, {pc}
                            @ salva pc na pilha do modo de interrupções
  @MSR cpsr, r0
                                    @ retorna para o modo anterior
  BLNE handler timer @vai para o rotina de tratamento da interupção de timer
  LDMFD sp!, {Ir}
  LDMFD sp!, {r0 - r3} @retorna
  sub lr, lr, #4 @ corrigindo o lr
  STMFD sp!, {Ir}
  LDMFD sp!, {pc}^
  @mov pc, r14^
timer init:
  LDR r0, INTEN
  LDR r1,=0x10 @bit 4 for timer 0 interrupt enable
  STR r1,[r0]
  LDR r0, TIMER0C
  LDR r1, [r0]
  MOV r1, #0xA0 @enable timer module
  STR r1, [r0]
```

```
LDR r0, TIMER0V
MOV r1, #0xff @setting timer value
STR r1,[r0]

mrs r0, cpsr
bic r0,r0,#0x80
msr cpsr_c,r0 @enabling interrupts in the cpsr

mov pc, Ir

main:
bl timer_init @initialize interrupts and timer 0
stop:
BL space
b stop
```