PCS3635 – Laboratório Digital I

Relatório da Experiência 6

Extensões ao Jogo do Tempo de Reação (parte 1)



Turma 3 - Bancada 3

Professores:

Paulo Sergio Cugnasca

Edson Midorikawa

Integrantes:

Arthur Pires da Fonseca – 10773096 Lucas Lopes de Paula Junior - 9344880

02 de março de 2020

INTRODUÇÃO

A partir desta experiência, o jogo do tempo de reação implementado na experiência 5 de Laboratório Digital 1 será modificado de forma a realizar novas funcionalidades.

Neste caso, iremos ampliar a quantidade de sinais que podem ser representados pelo *display* de 7 segmentos da placa DE0-CV.

1. PARTE EXPERIMENTAL

1.1. Atividade 1 – Revisão do código do Jogo do Tempo de Reação

Resgatamos o projeto qar da última experiência e alteramos a forma como a máquina de estados do Jogo do Tempo de Reação era acessada. Foi criada uma entidade nova de nome "cont_inter_med", que é a unidade de controle principal do jogo e que faz a ponte entre os sinais recebidos da Interface Leds e Botões e os sinais enviados para o Medidor de Largura. Dessa forma é possível modularizar o código e entender melhor o seu fluxo de dados.

Paralelamente a isso, multiplexamos os sinais de saídas das principais entidades do projeto para os displays hexadecimais e os leds. Isso nos permite selecionar qual módulo estamos depurando e todos eles irão aparecer nos displays e leds de acordo com a seleção.

A tabela a seguir especifica quais foram as informações selecionadas para serem mostradas em cada *display* relacionados a cada módulo integrado ao projeto até agora.


Módulo	sel_mux	HEX5	HEX4	HEX3	HEX2	HEX1	HEX0	
Jogo do Tempo de Reação	00	estado do jogo		tempo de reação				
Medidor de Largura de Pulso	01	estado do medidor		saída do contador de largura de pulso				
Interface de <i>Leds</i> e botões	10	estado da interface						
	11							

Da mesma forma, devido à quantidade limitada de LEDs na placa FPGA, selecionamos alguns sinais de depuração provenientes dos módulos internos do circuito lógico para serem amostrados convenientemente, sendo selecionados por um multiplexador 4x1, o qual destina os sinais adequadamente segundo o valor do sinal "sel_mux".

Módulo	sel_mux	LEDR9	LEDR8	LEDR7	LEDR6	LEDR5	LEDR4	LEDR3	LEDR2	LEDR1	LEDR0
Jogo do Tempo de Reação	00	pronto									ligado
Medidor de Largura de Pulso	01	pronto					fim	db_cont aCont	db_zer aCont	db_clock	
Interface de <i>Leds</i> e botões	10	pronto	erro	pulso	estímulo	ligado					
	11										

Os testes de depuração do circuito foram feitos de forma semelhante aos feitos no Quartus para averiguar o funcionamento do nosso projeto. Para cada módulo do circuito, deve-se conferir se os *displays* e LEDs estão sendo apresentados como esperado.

Abaixo o diagrama RTL do circuito modificado em laboratório.



Plano de testes

Nome do teste	Sequência de passos a serem realizados e resultados esperados
Jogada válida	Acionar "jogar", esperar o estímulo ligar e acionar "resposta". Os displays 0 a 3 deverão amostrar o tempo de reação quando o modo selecionado for o do Jogo do Tempo de Reação.
Jogada inválida	Acionar "jogar", em seguida acionar "resposta" o mais rápido possível. Os displays 0 a 3 deverão amostrar "EAA0" no modo Jogo do Tempo de Reação, mas fornecerão o tempo de reação no modo Medidor de Largura de Pulso
Depuração	Selecionar com as chaves CH8 e CH9 os sinais para sel_mux e conferir se estão de acordo com as máquinas de estado de cada módulo.

Pinagem

	Designação		А	nalog Discovery	1
sir	sinal		instrumento	função	sinal
	clock	GPIO_0_D0	Patterns	clock	DIO0
entradas	reset	GPIO_0_D1	Static I/O	button 0/1	DIO1
entradas	jogar	GPIO_0_D3	Static I/O	button 0/1	DIO2
	resposta	GPIO_0_D5	Static I/O	button 0/1	DIO7
	pulso	GPIO_0_31	Scope	-	C1
	estímulo	GPIO_0_33	Static I/O	LED	DIO15
	erro	GPIO_0_35	Static I/O	LED	DIO14
saídas	sinais de depuração	LEDR0 a LEDR9	1	-	-
	estados e informações adicionais	HEX00 a HEX56	-	-	-
	selA	SW9	-	-	-
	selB	SW8	-	-	-

1.2. Atividade 2 – Implementação do Jogo do Tempo de Reação

Utilizando o Intel Quartus Prime, sintetizamos o nosso projeto na placa FPGA e conectamos os seus terminais GPIO aos do Analog Discovery. Em seguida, executamos o plano de testes e não observamos qualquer divergência em relação ao observado na simulação realizada antes do laboratório.

Respostas às perguntas:

1. Como a estratégia de multiplexação de displays e leds pode ser usada nos procedimentos de teste e depuração de um circuito digital?

A multiplexação permite que diferentes funcionalidades de um circuito sejam testadas, podendo-se trocar sistematicamente (com um botão, por exemplo) quais sinais devem ser amostrados nos *displays* e *leds* dependendo de em que situação (modo) se quer verificá-lo.

2. Houve alguma situação em que foi necessário modificar o conjunto de sinais apresentados no projeto da experiência?

Sim, modificamos nosso VHDL de forma a deixar a apresentação de cada módulo mais enxuta. Os *displays* em que não se planejou apresentar qualquer dado novo receberam entrada cheia de '1's, para que o *display* se mantivesse desligado, sem apresentar informações.

1.3 Atividade 3 - Desafio

O circuito foi modificado de forma a acrescentar um marco de pontuação para o jogo, a qual é definida como a soma dos tempos de reação medidos durante uma partida. Vence a sequência de jogos aquele que tiver a menor somatória desses pontos.

Querendo-se implementar essa ideia, as tabelas que relacionam os módulos do circuito e os *displays* e LEDs do FPGA tiveram que ser modificadas.

Módulo	sel_mux	HEX5	HEX4	HEX3	HEX2	HEX1	HEX0
Jogo do Tempo de Reação	00	estado do jogo		tempo de reação			
Medidor de Largura de Pulso	01	estado do medidor		saída do contador de largura de pul			
Interface de <i>Leds</i> e botões	10	estado da interface					

Pontuação do jogo	11		vai-um	pontuação do jogo
-------------------	----	--	--------	-------------------

Módulo	sel_mux	LEDR9	LEDR8	LEDR7	LEDR6	LEDR5	LEDR4	LEDR3	LEDR2	LEDR1	LEDR0
Jogo do Tempo de Reação	00	pronto									ligado
Medidor de Largura de Pulso	01	pronto					fim	db_cont aCont	db_zera Cont	db_cloc k	
Interface de <i>Leds</i> e botões	10	pronto	erro	pulso	estímul o	ligado					
Pontuação do jogo	11		db_saidasomadordecimal(9 downto 0)								

Resultados alcançados

Pontos positivos: a multiplexação permite que sejam depurados todos os módulos que quisermos reaproveitando os componentes leds e displays de 7 segmentos da placa. Isso será uma vantagem nas próximas experiências.

Pontos negativos: é necessário entender muito bem em qual módulo está a depuração e o que significam seus sinais. A organização dos papéis no laboratório de forma a compreender o que se observa na placa FPGA é de execução difícil e exige muita atenção.

Lições aprendidas: quanto mais modularizado é o projeto mais fácil e intuitivo fica a conexão de sinais para depuração. (Dividir para conquistar!)

Apêndice

A partir da próxima página deixamos o código da nossa entidade principal "exp6_T3BB3.vhd". Nele podem ser vistos todas as principais modificações feitas durante o laboratório.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
use IEEE.math_real.all;
      2 3 4
                 ⊟entity exp6_T3BB3 is
⊟ port (
| jogar, resposta, reset, clock
selA
       6
                                                                                                                                                                                                            std_logic;
std_logic;
std_logic;
      8
                                                                                                                                                                                : in
                                         selA
selB
ligado, pulso, estimulo, erro, pronto
dispO, disp1, disp2, disp3, disp4, disp5
db_largura
db_smux
ledO, led1, led2, led3, led4
led5, led6, led7, led8, led9
tempo
   10
                                                                                                                                                                                                            std_logic;
std_logic_vector(6 downto 0);
std_logic_vector(15 downto 0);
std_logic;
std_logic;
                                                                                                                                                                                         out
   11
   12
13
                                                                                                                                                                                          out
                                                                                                                                                                                          out
   14
15
                                                                                                                                                                                         out
                                                                                                                                                                                                            std_logic;
std_logic_vector(15 downto 0)
  16
17
                                                                                                                                                                                          out
                                                                                                                                                                                         out
   18
                       end exp6_T3BB3;
   20
21
22
23
24
                 □ architecture arch of exp6_T3BB3 is
| -- componente interface leds e botoes
□ component interface_leds_botoes is
                  clock, reset: in std_logic;
iniciar, resposta: in std_logic;
ligado, estimulo, pulso: out std_logic;
db_estado: out std_logic_vector(3 downto 0);
erro, pronto: out std_logic
   25
26
27
   28
   30
                                 end component;
    31
    32
                 -- componente controlador entre a interface e medidor 

component cont_inter_med is
    33
    34
                                port (
jogar
pulsoInter
    35
                                                                                                                                        std_logic;
std_logic; --recebe pronto da interface
std_logic; --recebe erro da interface
std_logic; --clock e reset
std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
    36
                                                                                                                       in
in
    37
    38
                                          prontoMed
   39
40
                                                                                                                       in
in
                                           reset, clock
                                          erro
   41
42
43
44
                                          smux
sinal
ligaMed
                                                                                                                       out
                                                                                                                       out
                                                                                                                       out
                                                                                                                                         std_logic;
std_logic;
std_logic_vector(3 downto 0);
std_logic_vector(15 downto 0)
                                          gravaReg
                                                                                                                       out
   45
46
                                          pronto
db_estado
                                                                                                                       out
                                                                                                                       out
   47
                                          erroDisplay
                                                                                                                       out
   48
                      end component;
   49
                          -- componente medidor de largura de pulso
component medidor_largura is --entidade medidor_largura
port (clock, reset : in std_logic; --entradas clock e reset
liga, sinal : in std_logic; --entradas liga e sinal
fim : out std_logic; --saida fim
pronto : out std_logic; --saida pronto
db_largura : out std_logic_vector(15 downto 0); --saida db_largura de 16 bits
db_estado : out std_logic_vector(3 downto 0);
db_clock : out std_logic; --saida de clock
db_zeraCont : out std_logic; --saida db_zeraCont
db_contaCont : out std_logic; --saida db_zeraCont
);
  end component;
                           -- compomente mux 2x1 de N bits
component mux2x1_nbits is
generic (
    N: integer := 16
                                    port (
    A, B: in std_logic_vector (N-1 downto 0);
    S: in std_logic;
    Y: out std_logic_vector (N-1 downto 0)
               6
                            end component;
                            -- componente mux 4x1 de N bits
component mux4x1_nbits is
generic (
    N: integer := 24
               A,B,C,D: in std_logic_vector (N-1 downto 0);
S: in std_logic_vector (1 downto 0);
Y: out std_logic_vector (N-1 downto 0)
                            );
end component;
  87
88
                            component hexa7seg is port (
  89
90
91
92
93
94
95
96
97
98
99
               tt(
hexa: in std_logic_vector(3 downto 0);
sseg: out std_logic_vector(6 downto 0)
                            end component;
                           signal s_erro, s_prontoI, s_prontoM, s_prontoJR, s_pulso, s_liga, s_ligado, s_estimulo, s_sinal : std_logic; signal s_smux, s_gravaReg, s_db_zeraCont, s_db_clock, s_db_contaCont, s_fim : std_logic; signal sel_mux : std_logic_vector(1 downto 0); signal s_erroDisplay, s_db_largura, s_tempo, s_reg : std_logic_vector(15 downto 0); signal s_mux0, s_mux1, s_mux2, s_mux3, s_mux5 : std_logic_vector(3 downto 0); signal estadoMedidor, estadoInterface, estadoJogo : std_logic_vector(3 downto 0); --signal s_led0, s_led1, s_led2, s_led3, s_led4, s_led5, s_led6, s_led7, s_led8, s_led9 : std_logic; signal s_leds : std_logic_vector(9 downto 0); signal leds_JR, leds_ML, leds_ITLB, leds_pontuacao : std_logic_vector(9 downto 0);
100
```

```
signal jogoReacao, medidorLargura, interfaceLB, pontuacao : std_logic_vector(23 downto 0);
signal vaiUm : std_logic_vector(3 downto 0);
signal somaTempo : std_logic_vector(15 downto 0);
105
106
107
                    signal sinalzaoDisplays : std_logic_vector(23 downto 0);
108
109
              begin
110
111
                   --instanciacao do componente interface e ligacao dos fios/sinais
interface : interface_leds_botoes port map (
    clock => clock,
    reset => reset,
    iniciar => jogar,
    resposta => resposta,
    ligado => s_ligado,
    estimulo => s_estimulo,
    db_estado => estadoInterface,
    erro => s erro.
112
113
           114
115
116
117
118
119
120
121
                          erro => s_erro,
pronto => s_prontoI,
pulso => s_pulso
122
123
124
125
126
                     --instanciacao do componente controle entre interface e medidor
                    controle : cont_inter_med port map (
127
           jogar => s_ligado,
pulsoInter => s_pulso,
prontoMed => s_prontoM,
128
129
130
131
                          reset => reset,
132
                          clock => clock,
                          erro => s_erro,
smux => s_smux,
133
134
                          sinal => s_sinal,
ligaMed => s_liga,
135
136
137
                          gravaReg => s_gravaReg,
138
                          pronto => s_prontoJR,
                          db_estado => estadoJogo,
erroDisplay => s_erroDisplay
139
140
141
142
143
144
                    pronto <= s_prontoJR;
                   --instanciacao do componente medidor de largura de pulso
medidor : medidor_largura port map (
    liga => s_liga,
    sinal => s_sinal,
    clock => clock,
    reset => reset,
    fim => c fim
145
146
           147
148
149
150
                          reset => reset,
fim => s_fim,
pronto => s_prontoM,
db_largura => s_db_largura,
db_estado => estadoMedidor,
151
152
153
154
                          db_clock => s_db_clock,
db_zeraCont => s_db_zeraCont,
db_contaCont => s_db_contaCont
155
156
157
158
```

```
159
       占
160
              mux : mux2x1_nbits port map(
161
                 A => s_erroDisplay,
                  B => s_db_largura,
162
                  Y => s_tempo,
163
164
                  S => S_SMUX
              );
165
166
       167
              reg : process(clock, s_gravaReg)
168
       begin
                  if clock'event and clock = '1' then
  if s_gravaReg = '1' then
169
170
       s_reg <= s_tempo;</pre>
171
                  end if;
end if;
172
173
174
              end process;
175
              jogoReacao <= estadoJogo & "1111" & s_reg;
medidorLargura <= estadoMedidor & "1111" & s_db_largura;</pre>
176
177
              interfaceLB <= estadoInterface & X"FFFFF";
pontuacao <= "1111" & vaiUm & somaTempo;</pre>
178
179
180
              vaiUm <= (others => '1');
somaTempo <= (others => '1');
181
182
183
              muxHex0 : mux4x1_nbits port map(
184
185
                 A => jogoReacao,
186
                  B => medidorLargura,
187
                  C => interfaceLB,
                 D => pontuacao,
S(0) => selB,
S(1) => selA,
188
189
190
191
                  Y => sinalzaoDisplays
192
              );
193
       hex0 : hexa7seg port map(
  hexa => sinalzaoDisplays(3 downto 0),
194
195
196
                  sseg => disp0
              );
197
198
              hex1 : hexa7seg port map(
  hexa => sinalzaoDisplays(7 downto 4),
199
       200
                  sseg => disp1
201
202
              );
203
       204
              hex2 : hexa7seg_port_map(
                  hexa => sinalzaoDisplays(11 downto 8),
205
206
                  sseg => disp2
              );
207
208
       209
             hex3 : hexa7seg port map(
   hexa => sinalzaoDisplays(15 downto 12),
   sseg => disp3
210
211
212
```