

EXI扩展组的使用说明

文档说明

本文档用于说明EXI扩展组如何使用，适用于102x/103x/110x/171/173/004/104/170/031/005等平台。主要应用场景为用户需要将同一组的几个IO同时设置为外部中断引脚的情况下使用，比如PA0.0/PA1.0/PB0.0/PC0.0。

概述

外部中断需要GPIO、SYSCON、NVIC三个模块互相配合，其中：


- 1、GPIO模块使能某个GROUP下的某个GPIO的外部中断功能
- 2、SYSCON模块设置中断边沿类型以及使能对应的EXI中断，并读取确认
- 3、NVIC模块使能对应的EXI_V中断

其关系见下面两幅图：

Table 7-13 EXI 中断配置信息

GPIO GROUP IN GPIO	EXILINE IN SYSCON	INTERRUPT VECTOR IN NVIC
GROUP0	EXI0	EXI_V0
GROUP1	EXI1	EXI_V1
GROUP2	EXI2	EXI_V 2
GROUP3	EXI3	EXI_V 2
GROUP4	EXI4	EXI_V 3
GROUP5	EXI5	EXI_V 3
GROUP6	EXI6	EXI_V 3
GROUP7	EXI7	EXI_V 3
GROUP8	EXI8	EXI_V 3
GROUP9	EXI9	EXI_V 3
GROUP10	EXI10	EXI_V 4
GROUP11	EXI11	EXI_V 4
GROUP12	EXI12	EXI_V 4
GROUP13	EXI13	EXI_V 4
GROUP14	EXI14	EXI_V 4
GROUP15	EXI15	EXI_V 4
GROUP16	EXI16	EXI_V 0
GROUP17	EXI17	EXI_V 1
GROUP18	EXI18	EXI_V 2
GROUP19	EXI19	EXI_V 2

图一：各模块关于外部中断的对应关系



图二：外部中断结构示意图

- 1、图一中第一列GROUPx与引脚的对应关系见GPIO模块的IGRPL/H寄存器以及IGREX寄存器
- 2、图一中第三列为NVIC中断，总共支持EXI_V0~EXI_V4共5个中断入口

使用说明

IGRPL/H寄存器如下：

10.3.16 GPIO_IGRPL (外部中断组配置寄存器)

Address = Base Address+ x00, Reset Value = 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12
RSVD	GRP7				RSVD	GRP6				RSVD	GRP5				RSVD	GRP4			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R	RW	RW	RW	R	RW	RW	RW	R	RW	RW	RW	R	RW	RW	RW	R	RW	RW	RW

Name	Bit	Type	D
GRP7	[30:28]	RW	中断组7源选择
GRP6	[26:24]	RW	外部中断组6源选择
GRP5	[22:20]	RW	外部中断组5源选择
GRP4	[18:16]	RW	外部中断组4源选择
GRP3	[14:12]	RW	外部中断组3源选择
GRP2	[10:8]	RW	外部中断组2源选择
GRP1	[6:4]	RW	外部中断组1源选择
GRP0	[2:0]	RW	外部中断组0源选择

0000: GPIOA0.x 被选中
 0001: GPIOA1.x 被选中
 0010: GPIOB0.x 被选中
 0011: 保留
 0100: GPIOC0.x 被选中
 Other: 保留

每个GRP_x只能选择 PA0.x/PA1.x/PB0.x/PC0.x 中的一个

IGRPH寄存器同理

‘x’ 表示组数

可以看出，由于IGRPL/H寄存器每个GROUP中设置的中断引脚只能4选1使用，而在实际应用中可能出现同一组的几个IO同时设置为外部中断，比如PA0.0/PA1.0/PB0.0/PC0.0，这种情况下就无法通过IGRPL/H解决。为解决这个问题，需要引入IGREX寄存器（见下图所示）：

我们可以将IGRPL寄存器的GRP0设置为PA1.0，将IGREX寄存器的GRP16设置为PA0.0，GRP17设置为PB0.0，GRP18设置为PC0.0，这样就能将四个引脚同时都设置为外部中断脚了。

10.3.18GPIO_IGREX (外部中断组扩展配置寄存器)
Address = Base Address+ x08, Reset Value = 0x00000000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3
RSVD																GRP19				GRP18				GRP17				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW

Name	Bit	Type	Description
GRP19	[15:12]	RW	选择外部中断组19 配置同GPR18控制位
GRP18	[11:8]	RW	外部中断组18源选择 0h: GPIOB0.0 被选中 1h: GPIOB0.1 被选中 2h: GPIOB0.2 被选中 3h: GPIOB0.3 被选中 4h: GPIOC0.0 被选中 5h: GPIOC0.1 被选中 其他: 保留
GRP17	[7:4]	RW	选择外部中断组17 配置同GPR16控制位
GRP16	[3:0]	RW	外部中断组16源选择 0h: GPIOA0.0 被选中 1h: GPIOA0.1 被选中 2h: GPIOA0.2 被选中 3h: GPIOA0.3 被选中 4h: GPIOA0.4 被选中 5h: GPIOA0.5 被选中 6h: GPIOA0.6 被选中 7h: GPIOA0.7 被选中 8h: GPIOB0.0 被选中 9h: GPIOB0.1 被选中 Ah: GPIOB0.2 被选中 Bh: GPIOB0.3 被选中 Ch: GPIOC0.0 被选中 Dh: GPIOC0.1 被选中

设置流程

完整的外部中断配置流程如下：

- GPIO模块：设置引脚为输入和上下拉类型
- GPIO模块：使能对应引脚的外部中断
- GPIO模块：IGRPL/H或者IGREX选中要当作外部中断输入的引脚
- SYSCON模块：设置中断边沿方式，以及可选的数字滤波方式
- SYSCON模块：使能对应EXI中断，并读取确认
- NVIC模块：使能对应EXI_V中断

参考代码

如下代码基于171平台，设置PB02和PC02为外部中断，其中，PB02选择GROUP2中断组，PC02选择GROUP16中断组（使用IGREX寄存器）

代码块

```
1  csi_pin_set_mux(PB02, PB02_INPUT);           //PB02 配置为输入
2  csi_pin_pull_mode(PB02, GPIO_PULLUP);         //PB02 上拉
3  csi_pin_irq_mode(PB02, EXI_GRP2, GPIO_IRQ_FALLING_EDGE); //PB02 下降沿产生中
   断，选择中断组2
4  csi_pin_irq_enable(PB02, ENABLE);             //PB02 中断使能

5  csi_pin_vic_irq_enable(EXI_GRP2, ENABLE);      //VIC中断使能，选择中
   断组2
6
7  csi_pin_set_mux(PC02, PC02_INPUT);           //PC02 配置为输入
8  csi_pin_pull_mode(PC02, GPIO_PULLUP);         //PC02 上拉
9  csi_pin_irq_mode(PC02, EXI_GRP16, GPIO_IRQ_FALLING_EDGE); //PC02 下降沿产生中
   断，选择中断组16
10 csi_pin_irq_enable(PC02, ENABLE);             //PC02 中断使能

11 csi_pin_vic_irq_enable(EXI_GRP16, ENABLE);    //VIC中断使能，选择中
   断组16
```