
2. MEĐUISPIT IZ DIGITALNE LOGIKE

Grupa C

Sklop s tri dekodera i jednim logičkim sklopom prikazan je na slici. Kako glasi zapis njegova izlaza f(A,B,C)?



a) $A \cdot (B + \overline{C})$

c) $A \oplus (B \cdot C)$


e) $A \cdot \overline{B \oplus C}$

b) $A \cdot (B \oplus C)$

d) $\overline{A} + B \cdot C$

f) ništa od navedenoga

PLA sklop tipa NI-NI treba programirati tako da ostvaruje funkcije $f_1 = \overline{A} \, \overline{C} + AC \, \overline{D} + ABD \, i$ $f_2 = \overline{A} \, C + AC \, \overline{D} + B \, \overline{C} \, D$. PLA sklop je prikazan slikom i već je djelomično programiran. Kako treba programirati njegovu drugu ravninu (zasivljeno područje)?



- 3. Sklopove PAL označavamo oznakom $m \times k \cdot n \times n$, pri čemu m predstavlja broj ulaza, n broj izlaza a k broj ulaza u pojedini izlazni sklop NILI. Takav sklop želimo programirati tako da na svojem ulazu dobije tri bita: a, b i c. Sklop na svojim izlazima treba generirati sumu, prijenos, razliku i posudbu (dakle, PAL treba ostvariti funkciju potpunog zbrajala i potpunog oduzimala). PAL koji imamo na raspolaganju izveden je pomoću dvije razine NILI sklopova. Ako implementacija svih funkcija mora biti dvorazinska, koje su minimalne dimenzije sklopa PAL koji nam je potreban?
 - a) $3 \times 9 \times 3$

c) $3\times6\times3$

e) $3 \times 3 \times 3$

b) $3\times15\times3$

d) 3×12×3

f) ništa od navedenoga

01, 11

- 4. Na 4-bitno binarno zbrajalo sa serijskim prijenosom izvedenim uporabom 4 potpuna zbrajala u trenutku t = 0 ns doveden je podatak a=0000, b=0000 te $c_{in}=0$. U trenutku t = 200 ns dovode se podatci a=1001, b=1100 te $c_{in}=1$. Izlaz c_{out} potpunog zbrajala kasni 20 ns a izlaz bita rezultata kasni 30 ns. Od kojeg trenutka će i rezultat zbrajanja i konačni prijenos biti ispravni za **podatak i ulazni** prijenos doveden u t=200 ns?
 - a) od t=400 ns

c) od 280 ns

e) od 230 ns

b) od t=320 ns

d) od 250 ns

- f) ništa od navedenoga
- Uporabom dvaju 4-bitnih binarnih zbrajala gradi se zbrajalo dviju dekadskih znamenaka zapisanih u kodu BCD (rezultat treba biti u istom kodu). Označimo izlaz prvog binarnog zbrajala $c_{out}r_3r_2r_1r_0$. Na ulaze drugog binarnog zbrajala dovodi se izlaz prvog $(r_3r_2r_1r_0)$ te korekcija $k_3k_2k_1k_0$. Vrijednost korekcije određena je pomoćnom funkcijom $h(c_{\text{out}},r_3,r_2,r_1,r_0)$. Ako je h=1, korekcija iznosi 0110 a inače iznosi 0000. Kako glasi minimalni oblik funkcije h uz koju će se na izlazu drugog binarnog zbrajala dobiti ispravan rezultat zapisan u kodu BCD?
 - a) $c_{out}r_3 + \overline{r}_2$

c) \bar{c}_{out}

e) $c_{out} + r_3 \cdot (r_2 + r_1)$

b) r_3

d) $r_3 + c_{out} \overline{r}_2$

- f) ništa od navedenoga
- Kvartarne znamenke kodiraju se pomoću 3 bita, pri čemu je znamenka i kodirana kao binarno 6. zapisana vrijednost 2i+1. Potrebno je projektirati sklop koji na svojem ulazu $a_2a_1a_0$ prima kod kvartarne znamenke a na svojem izlazu $r_2r_1r_0$ generira njezin 3-komplement (u istom kodu). Za ulaz koji ne predstavlja valjani kod znamenke izlaz nije bitan. Odredite minimalni zapis funkcije r_2 .
 - a) \overline{a}_{2}

c) $a_2 + \overline{a}_1 a_0$

e) $a_2a_1 + \overline{a}_0$

00, 11

- b) $\overline{a}_2 + \overline{a}_1 a_0 + a_1 \overline{a}_0$
- d) $a_2 + \overline{a}_1$

f) ništa od navedenoga

- Zadan je bistabil s ulazima A i B, čiji je dijagram prijelaza stanja prikazan na slici desno (navedene pobude su oblika AB). Uporabom bistabila T potrebno je ostvariti ovaj bistabil. Odredite minimalni zapis funkcije ulaza bistabila T.
 - a) $\overline{A}B + \overline{Q}A + AB\overline{Q}$
- c) $A\overline{B} + Q$
- b) $A\overline{Q} + BQ$ d) $A\overline{B} + \overline{Q}$



0

- e) $O\overline{B} + \overline{A}\overline{B} + AB\overline{O}$
- f) ništa od navedenoga
- Projektirati pretvornik koda koji na 4-bitnom ulazu $a_3a_2a_1a_0$ prima dekadsku znamenku u kodu BCD a na izlazu $r_3r_2r_1r_0$ generira Excess-3 kod znamenke s ulaza. Ako se na ulaz dovede podatak koji ne odgovara BCD kodu znamenke, izlaz nije bitan. Kako glasi minimalni oblik funkcije izlaza r_2 ?

 - a) $a_2 + a_3 \overline{a}_1 a_0$ b) $\overline{a}_3 \overline{a}_2 + \overline{a}_1 a_0 + a_1 \overline{a}_0$ c) $\overline{a}_2 a_0 + \overline{a}_2 a_1 + a_2 \overline{a}_1 \overline{a}_0$ d) $\overline{a}_3 a_2 + \overline{a}_1 a_0$
- e) $\bar{a}_3 + a_2 a_1 + \bar{a}_0$

- f) ništa od navedenoga
- Uporabom sklopa PLA tipa NI-NI potrebno je ostvariti tri funkcije navedene u nastavku. Koje su minimalno potrebne dimenzije sklopa PLA? $f_1 = \overline{A} \, \overline{C} + \overline{A} \, \overline{B} \, C \, D + A \, C \, \overline{D}$,

 $f_2(A, B, C, D) = \sum m(0,1,3,4,11,15), f_3(A, B, C, D) = \prod M(0,1,3,4,7,12,13,14,15)$. Naputak: pristupite minimizaciji kao da se radi o minimizaciji višeizlazne funkcije.

a) $4 \times 8 \times 3$

c) $4 \times 10 \times 3$

e) $4 \times 6 \times 3$

b) $4 \times 7 \times 3$

d) $4 \times 9 \times 3$

f) ništa od navedenoga

10.	Funkciju $f(A, B, C, D) = C(\overline{A} + \overline{D}) + \overline{A}(C + D)$ potrebno je minimizirati. Potom je potrebno ukloniti sve hazarde (uz ograničenje da se u istom trenutku može promijeniti samo jedna ulazna varijabla). Koje sume treba još dodati ? <i>Napomena</i> : u kojem obliku treba minimizirati funkciju?				
	a) $\overline{B} + C + \overline{D}$ b) $B + \overline{C} + \overline{D}$	c) $A + B +$ d) $\overline{A} + C$	·D		e) $\overline{A} + \overline{D}$ f) ništa od navedenoga
11.	Arhitektura nekog sklopa opisanog jezikom VHDL sastoji se od 3 naredbe prikazane u nastavku. A, B, C i D su ulazi a X, Y i Z izlazi. U nekom trenutku na ulaze se dovede A=0, B=U, C=0, D=1. Što će biti postavljeno na izlaze sklopa?				
	a) X=U, Y=0, Z=1 b) X=0, Y=0, Z=U	, , ,	Y=0, Z=U Y=1, Z=1		e) X=U, Y=1, Z=1) ništa od navedenoga
12.	Kombinacijski sklop teme PROM-u prikazan je na sl PROM-a po lokacijama je 3, 1, 2. Kod PROM-a izlaz adresni bit a_1 su bitovi već Taj sklop ostvaruje neku f $f(A,B,C,D)$. O kojoj se fun	ici. Sadržaj redom: 2, zni bit d_I te težine.	$ \begin{array}{cccc} A & & & & & & & & \\ A & & & & & & & \\ B & & & & & & & \\ D & & & & & & & \\ \end{array} $	C—d ₀ y	$ \begin{array}{c c} y_0 \\ y_1 \\ y_2 \\ y_3 \\ a_1 \\ a_0 \end{array} $ $ \begin{array}{c c} & \\ & \\ & \\ & \\ & \\ & \\ & \\ & \\ & \\ & \\$
	a) $\prod M(3,5,7,12)$ b) $\sum m(0,6,11,12,14)$	· · · · · · · · · · · · · · · · · · ·	1,2,6,11,14) 3,4,6,15)		e) $\prod M(2,4,5)$) ništa od navedenoga
13	Pomoću multipleksorskog stabla načinjenog od multipleksora $2/1$ bez ulaza za omogućavanje ostvarujemo Booleovu funkciju od četiri varijable, $f(A,B,C,D)$. Na raspolaganju su nam varijable i komplementi varijabli (to su sve ulazi sklopa), pa funkciju ostvarujemo uporabom trivijalnih rezidualnih funkcija. Sklop koji ostvaruje funkciju f modeliramo strukturno u VHDL-u (multipleksore $2/1$ koristimo kao gradivne blokove). Koliko je internih signala potrebno za modeliranje sklopa?				
	a) 4 b) 8	c) 14	d) 10	e) 6	f) ništa od navedenoga
14	Broj E5A6 _H prvo se posmiče udesno logičkim posmakom za 2 bita, a zatim se rezultat te operacije posmiče kružnim posmakom udesno za 5 bitova. Rezultat je: a) 490B _H c) 4FCB _H e) 49CB _H b) D47B _H d) 4F1B _H f) ništa od navedenoga				
15.	Što od sljedećega u jeziku VHDL vrijedi? a) u VHDL-u se može modelirati kašnjenje signala b) interni signali se navode u sučelju sklopa c) svaki sklop u VHDL-u treba opisati i ponašajno i strukturno d) ponašajni opis sklopa prepoznajemo po uporabi konstrukta port map e) VHDL razlikuje velika i mala slova u nazivima signala f) ništa od navedenoga ne vrijedi				

16 U nastavku je dan strukturni VHDL-model nekog sklopa (sučelje modela je izostavljeno). architecture strukturna of supersklop is a) d <= a and (not b) and c component sklopNOT is port (x : in std_logic; y : out std_logic); $b) d \le b \text{ and (not } c)$ component sklopAND is port (x1,x2: in std logic; y: out std logic); c) d <= (not a) or (not b) **component** sklopOR **is port** (x1,x2 : **in** std_logic; y : **out** std_logic); d) d <= **not** b **and** (a **or** c) signal i : std_logic_vector(0 to 2); **e)** d <= a **or** (**not** b) **or** c f) ništa od navedenoga begin skop1: entity work.sklopNOT port map (b,i(0)); skop2: entity work.sklopAND port map (a,i(0),i(1)); skop3: **entity** work.sklopAND **port map** $(y \Rightarrow i(2), x1 \Rightarrow c, x2 \Rightarrow i(0));$ skop4: entity work.sklopOR port map $(x2 \Rightarrow i(1), y \Rightarrow d, x1 \Rightarrow i(2))$; end strukturna; Kako izgleda naredba pridruživanja vrijednosti izlaznome signalu d kod ponašajnog modela koji je

Multipleksorom 4/1 potrebno je ostvariti funkciju $f(A,B,C) = \sum (1,4,5,7)$. Označimo s D_0,D_1,D_2,D_3 podatkovne ulaze, te s A_1A_0 adresne ulaze (indeks 0 označava ulaz najmanje težine). Ako na A_1 dovedemo A, a na A_0 dovedemo B što treba dovesti na ulaze D_0,D_1,D_2 te D_3 :

a) C,0,0, \overline{C}


c) C, 0, 1, C

e) C, C, 0, C

- b) \overline{C} , C, 0, C
- d) $C, \overline{C}, 1, C$
- f) ništa od navedenoga
- Da bismo pomoću multipleksora 4/1 izgradili multipleksor 16/1, koliko nam je potrebno multipleksora 4/1?
 - a) 5
- b) 4

funkcijski ekvivalentan ovom zadanome?

- c) 2
- d) 7
- e) 3
- f) ništa od navedenoga
- Na raspolaganju je FPGA sklop kako je prikazano slikom. Što treba upisati u preostali logički sklop kako bi se na izlazu dobila funkcija $f(A, B, C) = \overline{A} + ABC$? Prvi (na slici viši) ulaz u CLB je ulaz veće težine. Ponuđena rješenja u CLB se upisuju odozgo prema dolje.



- Ako član P_i u formuli $C_i = G_i + P_i C_{i-1}$, koja čini temelj realizacije sklopa za izdvojeno generiranje prijenosa (*carry-look-ahead*), poprimi vrijednost 1, što možemo zaključiti? Napomena: A_i , B_i su pri tome ulazi odgovarajućeg potpunog zbrajala.
 - a) dogodila se pogreška kod generiranja prijenosa
 - b) oba pribrojnika (A_i, B_i) su jednaka 0
 - c) oba pribrojnika (A_i, B_i) su jednaka 1
 - d) C_{i-1} je jednak 0
 - e) barem jedan od pribrojnika (A_i, B_i) je jednak 1
 - f) ništa od navedenoga