

Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva



Digitalna logika 2005/2006L

6. srpnja 2006.

Ponovljeni završni ispit

Grupa A

In ASULT ZER SE CO.

Diet Leave Knig to the

STREET WITE

Naputak: Na početku ispita popuniti podatke na dopivenoj košuljici i potpisati izjavu.

Sve papire s rješenjima umećeta u kršuljicu zajedno s dobivenim zadatcima. Rješenja zadataka moraju biti čitljiva s jasnim postupkom rješavanja i nedvosmisleno označena. Popunjeni obrazac za test s oznakama rješenja predaje se odvojeno asistentu.

Bodovanje zadataka: 1.2 boda točno riješen zadatak, -0.2 boda netočno riješen zadatak, 0 bodova nerješavan zadatak.

1. Metodom K-tablica pronaći minimalni zapis funkcije f u obliku sume parcijalnih produkata, ako je f (A,B,C,D)= Σ m(0,2,8,10,11,15). Rezultat minimizacije je:

c)
$$f = \overline{B} \cdot \overline{D} + \overline{A} \cdot C \cdot D$$

d)
$$f = \overline{B} \cdot \overline{C} + A \cdot C \cdot D$$

e)
$$f = \overline{A} \cdot \overline{D} + A \cdot \overline{C} \cdot D$$

2. Metodom Quine-McCluskey pronači minimalni zapis funkcije f u obliku sume parcijalnih produkata, ako je i (A,3,C,D)= Σ m(2,3,5,8,9,10,13) + Σ d(0,1). Broj primarnih implikanata/broj bitnih primarnih implikanata/broj minimalnih oblika funkcije je: J . L J obavila fuda

a)	4/	3/1
	100	

3. Na raspolaganju je D bistabil. Njego zom uporabom, te uz minimalni utrošak osnovnih logičkih sklopova, projektirajte XY histabil, čije je ponašanje definirano tablicom.

13	Y	Q _{n+1}
C	Ü	0
0	1	1
1	0	Qn
1	2	Qn


a)
$$D = Y \cdot \overline{Q_n} + \overline{X} \cdot Y + X \cdot \overline{Y} \cdot \overline{Q_n}$$

$$D = X \cdot \overline{Q_n} + \overline{X} \cdot \overline{Y} + X \cdot \overline{Y} \cdot Q_n$$

c)
$$D = Y \cdot \overline{Q_n} + \overline{X} \cdot \overline{Y} + \overline{X} \cdot \overline{Y} + \overline{X}$$

d)
$$D = Y \cdot \overline{Q_n} + X \cdot Y + \overline{X} \cdot \overline{Y} \cdot Q_n$$

4. Neka funkcija je ostvarena diodnim sklopom na slici. O kojoj se funkciji radi u pozitivnoj logici?



a)
$$f = A + B \cdot C$$

b)
$$f = \overline{A} + B \cdot C$$

c)
$$f = A + B \cdot \overline{C}$$

e) $f = A + \overline{B} \cdot C$

d)
$$f = A + B \cdot C$$

e)
$$f = A + \overline{B} \cdot C$$


- 5. Binarna riječ 001001100110 je kodirana Hammingovim kodom s parnim paritetom. Ako znamo da se pojavila samo jedna greška, odredite poziciju na kojoj se ta greška dogodila. Pozicija greške je:
 - a) 3

b) 2

c) 5

d) 10

- e) 11
- 6. Na raspolaganju je posmačni registar koji ovisno o ulazima C1 i C0 obavlja jednu od operacija, prema tablici 1-1. Uporabom ovog registra i multipleksora želi se ostvariti registar čija je funkcija definirana urazima X1 i X0, prema tablici 1-2. Kako treba programirati PROM prikazan na slici da bi se dobio traženi registar?



English Light Stanje E.

C1	CO	Opis
0	0	Ništa (NOP)
0	1	Pomak u desno, punjenje sa Sin
1	0	Pomak u lijevo, punjenje sa Sin
1	1	Paralelni upis

Tablica 1-1


X1	X0	Opis
0	0	Ništa (NOP)
0	1	Posmak u desno, punjenje sa Sin
1	0	Paralelni upis
1	1	Posmak u lijevo

Tablica 1-2

Kao rješenja je ponuđen sadržaj memorije, počevši od najniže lokacije. Lijevo na slici nalazi se bit najveće težine. Ukoliko vrijednost nekog bita u memoriji nije bitna za rad sklopa, taj bit postavite na 0.


- a) 0, 13, 3, 2
- c) 2, 15, 3, 10
- e) 4, 15, 3, 0

- b) 1, 3, 9, 9
- d) 12, 3, 15, 1
- 7. Treba ostvariti funkciju $f(A,E,C,D)=\Sigma m(1,2,5,7,11,12,15)$ zadanim sklopom. Koje podatke treba upisati u memoriju počevši od najniže lokacije?




- a) 2,1,2,2,0,2,1,2
- c) 2,0,1,1,0,3,0,2
- e) 3,0,1,2,3,2,1,0

- b) 0,1,2,3,0,1,3,0
- d) 1,2,0,3,0,0,1,2
- Stroj s konačnim brojem stanja realiziran je dijagramom prikazanim na slici a. Ako se početno stroj najazi u stanju So, te se na ulaz dovede slijed 1,0,0,1,1,0, što će sklop na slici b generi ati na izlazu f (počevši od početnog stanja) te u kojem će stanju stroj ostati.




- a) f: 1,0,1,0,0,1, stanje S0
- c) f: 0,0,1,1,0,0, stanje S1 e) f: 0,0,0,1,1,0, stanje S1




- b) f: 1,1,0,1,1,1, stanje S3
- d) f: 1,0,1,1,0,0, stanje S2

9. Programirajte FPGA temeljen na LUT-u tako da ostvarite SR bistabil. Što se upisuje u preglednu tablicu (odozgo prema dolje)? Za zabranjenu kombinaciju staviti da bistabil zapamti 0.




- a) 0,1,0,0,1,1,0,0
- c) 0,0,1,1,0,0,1,1
 - e) 1,0,1,0,0,0,1,1

- L) 1,1,0,1,0,1,0,0
- a) 0,1,1,0,1,0,0,1
- Ima li sklop na slici siguran start? 10.



- a) Nema
- c) Ima


- b) Nije moguće utvrditi
- Zadani su: stroj s konačnim l: ojem stanja (siika a), tablica kodiranja stanja (slika 11. b) i shema stroja (slika c). Što treba biti upisano u memoriju (počevši od najniže lokacije)? Ponuđena rješenja su u heksadecimalnom obliku. Prilikom odabira između 0 i 1 (JK bistabil) uvijek stavite 1.



THE STATE	kod	
stanje	B ₁	Во
S ₀	0	0
S ₁	1	1
S ₂	1	0
S ₃	0	1

a) dijagram stanja i prijelnze

b) tablica kediranja




- a) 2F,0A,0B,2F,1F,37,1F,31.
- c) 0B,16,03,25,3C,0F,00,24
- e) 1A,29,0F,2E,37,04,3±,2%
- b) 05,07,2E,25,1A,0B,23,2C
- d) 32,GD,2E,2F,28,09,11,10

s sevie

nied@ 0 1 (2

Koju funkciju obavlja sklop ne slici? 12.



c) f=A \otimes B

a) f=A⊕B

e) $f = AB + \overline{AB}$

d) $f = A\overline{B} + \overline{A}B$

- 13. Sve kodne riječi nekog koda su (0000111101, 0011110010, 1111010101). Koliko pogrešaka ovaj kod može ispraviti/otkriti?
 - a) 6/3

b) 5/3

c) 6/4

d) 4/2

- e) 5/2
- 14. Ako funkciju 5 varijable f = A+C + (A + D)(C + D) prikažemo u kanonskom obliku sume produkata, kolike mi. tr. na sadrž?
 - a) 25

L) 20

c) 15

c) 10

- e) 5
- 15. Uporabom (B-1)-komplementi izradunati rezultat operacije X-Y, u slučaju kada se brojevi pamte kao 6-znamer lasti, a vrijednosti su X=ABCD(16) i Y=98E6(16). Rezultat prikazan u zapisu (E.)-komplementa je:
 - a) 0012F7

t) 0012F8


c) 0012E8

d) 0013F5

e) 0012E7

16.

Za sklop na slici odredite koju logičku funkciju obavlja.




a) $\overline{A} + BC + \overline{B}\overline{C}$

b) $A\overline{B} \div \overline{A}B + AC$

c) $A+B+\overline{C}$

d) $AB\overline{C} + A\overline{B}C$


- e) $BC + A\overline{C}$
- Ako memoriju istog kapacitata realizirame u 2½D umjesto u 2D tehnologiji, vrijedi:
 - a) Skraćuju se vodovi bita.
- b) Proguljuju se vodovi riječi.
- c) Skraćuju se vodovi riječi.
- d) Smanjuje se napon napajanja.
- e) Povećava se struja voda
- Koji je sadržaj permanentne memorije ostvarene diodama? Sadržaj je pisan od riječi s najvećim indeksom (w3 do w0), a težine izlaznih bitova svake memorijske riječi odgovaraju njihovim indeksima (d7 do d0).



- a) 4D, DC, 95, EA
- c) 23, AC, AF, 87
- e) B2, BD, E2, 7C

- l:) 75, AC, 29, BE
- a) 82, 23, 6A, 15

U kojem ciklusu broji sljedeći sklop? 19.



- a) 0, 4, 2, 5, 6, 3, 1
- c) 2, 3, 5, 6, 4, 1, 0
- e) 2, 5, 7, 6, 4, 0, 1, 3
- 1) 2, 3, 7, 5, 4, 1, 0, 6
- (i) 0, 2, 4, 6, 1, 3, 5
- 20. Za ulazne vrijednosti 4-bitnog težinskog D/A pretvornika s težinama (8,4,2,1) postavljen je podatak (0100), na izlazu je generiran napon amplitude 10V. Odredite koji maksimalni izlazni napon uporabljeni pretvornik može generirati.
 - a) 2,5V
 - c) 15V
 - e) nije moguće odrediti
- b) 75V
- d) 37,5V

- 21. Koji su nedostaci analogno digitalnog Wilkinsonovog pretvornika u odnosu na analogno digitalni pretvornik s postepenim približavanjem .
 - a) uporaba generatora trokutastog napona
 - b) nema brojila
 - c) uporaba generatora stepeničastog napona
 - d) periodički impulsi pobuda brojila
 - e) sve navedeno
- 22. Arhitektura nekog sklopa koji ima ulaz cp te izlaze qO i ql (svi tipa std_logic) modelirana je VHDL-om prikazanim u nastavku. Sklop koristi T bistabil okidan padajućim bridom. O kojem sa sklopu radi?

```
ARCHITECTURE test OF s..lop IS
  COMPONENT this capil ::
     PORT (cp, t: IN std .ogic, q on: OUT std logic); END COMPONENT;
  CIGNAL qi,qi1: std lcgis;
  LEGIN
     b2: tbistabil FORT M.P (ci, '1', q1,qi1);
     b2: tbistabil FORT MAP (qil, '1', q2,open);
END test;
  a) Sinkrono binarno brojilo naprijed b) Asinkrono binarno brojilo natrag
  c) Sinkrono binarno profile natrag
                                   d) Sinkroni registar
  e) Asinkrono binarno brojilo naprijed
```

Za ispravan rad digitalnog sklopa opisan VHDL-om odredite listu osjetljivosti. 23.

```
entity test is
  port( A : in std logio; D : cut std logic );
end test;
architecture penasajna of test is
signal B,E: sid logic:
begin
process
  variable C : skd logic :=1;
  izraz1: D <= A and not B after 15 ns;
  izraz2: E <= H and C after 10 ns;
  end process;
end ponasajna;
E) A, B
                               b) A,B,C;
c) A,B,C,D;
                                d) A, B, C, D, E
e) svi navodi su netočni
```

Za sklop modeliran VHLL kodom vrijedi tvrdr.ja? 24.

```
ENTITY sklop IS
PORT ( X, Reset, Clock : IN std logic ; Q : OUT std logic) ;
END 3klop;
arci itecture Ponasajna OP sklop IS
begin
```

e) ništa od navedenog

```
process (Cp) lovi at povon
   begin
         if Reset = '0' then
              Q <= '0' ;
         elsif Clock EVENT ARE Clock = ' 1' then
              Q < = % ;
         end if ;
   end "rocess ;
   end Ponasajna;
      a) sklop je bistabil b) sklop ima sinkrone ulaze
      c) sklop ima asinkrone uiaza d) netočna lista osjetljivosti
      e) sve navedeno
  Arhitektura sklopa koji ima im i ulaz i x. y, z i izlaz o tipa std_logic modelirana je
   VHDL-om. Odredite ispravni - rdnju.
    if x='1' then
    WITH z SELECT
    o <= "1000" WHEN "00", "0100" LHER "01", "0010" WHEN "10", "0001"
    W.LN "11", "0000" WHEN OTHERS;
    end if;
     a) Multipleksor 2/4
                                    b) Dakodar 2/4
     c) Multipleksor 3/1
                                    d) ROM sklop
```