

0


## Zadatak 1

1	Koliko je minimalno p-kanalnih MOSFET-a potrebno da se u tehnologiji CMOS ostvari troulazni sklop ILI?				
a) 2	b) 3	c) 4	d) 5	e) 6	f) ništa od navedenoga

1

## Zadatak 1 – skica rješenja

- $ILI(A, B, C) = NE(NILI(A, B, C))$ :
  - NE ~ CMOS invertor (1 PMOS + 1 NMOS)
  - NILI:  $f = \overline{A + B + C}$   
 PUN:  $f = \overline{A \cdot B \cdot C}$   
 PDN:  $\overline{f} = A + B + C$
  - PUN (NILI(A, B, C))  
 ~ 3 PMOS
  - PUN (NE( $\phi$ ))  
 ~ 1 PMOS
  - PUN (ILI(A, B, C)):  
 $3+1 = 4$
  - točno rješenje: c)



FER-Digitalna logika 2020/21

2

2

## Zadatak 2

- 2 Koja od sljedećih tvrdnji vrijedi ako se na ulaz invertora ostvarenog tehnologijom CMOS dovede napon koji u pozitivnoj logici predstavlja logičku nulu?
- a) p-kanalni MOSFET se ponaša kao uključena, a n-kanalni kao isključena sklopka
  - b) p-kanalni MOSFET se ponaša kao isključena, a n-kanalni kao uključena sklopka
  - c) Oba MOSFET-a ponašaju se kao uključene sklopke
  - d) Oba MOSFET-a ponašaju se kao isključene sklopke
  - e) Uključivanje p-kanalnog MOSFET-a ovisi o iznosu električnog otpora između ulaznog priključka sklopa i mase
  - f) ništa od navedenoga

3


3

## Zadatak 2 – skica rješenja

- pozitivna logika:

$$V \sim 1; N \sim 0$$

$u_{ul} = N \Rightarrow$  NMOS *ne vodi: isključen*  
PMOS *vodi: uključen*



- točno rješenje: a)

FER-Digitalna logika 2020/21

4

4

## Zadatak 3

3	Kako će se promijeniti dinamička disipacija nekog digitalnog sklopa ako se napon napajanja prepolovi, a frekvencija rada udvostruči?					
	a) Ostat će jednaka		c) Povećat će se 8 puta		e) Povećat će se 2 puta	
	b) Povećat će se 4 puta		d) Smanjit će se na pola		f) ništa od navedenoga	

5

### Zadatak 3 – skica rješenja

- dinamička disipacija snage:

$$\left. \begin{array}{l} P_d = U^2 \cdot C \cdot f \\ U' = \frac{U}{2} \\ f' = 2 \cdot f \end{array} \right\} P'_d = \frac{U^2}{4} \cdot C \cdot 2 \cdot f = \frac{1}{2} \cdot U^2 \cdot C \cdot f_d = \frac{1}{2} \cdot P_d$$

⇒ smanjit će se na pola

- točno rješenje: d)


FER-Digitalna logika 2020/21

6

6

### Zadatak 4

4 PROM kapaciteta 8×4 bita i dva multipleksora spojeni su prema slici. PROM je potrebno programirati tako da prikazani sklop ostvaruje funkciju potpunog zbrajala/odbijala, ovisno o upravljačkom signalu K (K=0 za zbrajanje; K=1 za oduzimanje). Koja vrijednost treba biti upisana u memorijsku lokaciju 5 (ponuđene vrijednosti su prikazane u heksadekadskom obliku; lokacije su numerirane od 0)?




- a) A      b) 8      c) 1      d) 5      e) E      f) ništa od navedenoga

7

### Zadatak 4 – skica rješenja

- PROM  $8 \times 4 = 32$  bita;  
~ 4 Booleove funkcije od 3 varijable:
- pojedini bit  $D_i$  generira jednu funkciju
- $K = 0$ : zbrajanje ( $S_i, C_i$ )  
~  $S_i \rightarrow D_2, C_i \rightarrow D_0$
- $K = 1$ : oduzimanje ( $D_i, C_i$ )  
~  $D_i \rightarrow D_3, Z_i \rightarrow D_1$




FER-Digitalna logika 2020/21

8

8

### Zadatak 4 – skica rješenja



$A_i$	$B_i$	$C_{i-1}$	$D_2 D_0$	$D_3 D_1$
			$S_i C_i$	$D_i Z_i$
0	0	0	00	00
0	0	1	10	11
0	1	0	10	11
0	1	1	01	01
1	0	0	10	10
1	0	1	01	00
1	1	0	01	00
1	1	1	11	11



$A_2$	$A_1$	$A_0$					
$A_i$	$B_i$	$C_{i-1}$	$D_3$	$D_2$	$D_1$	$D_0$	
0	0	0	0	0	0	0	0
0	0	1	1	1	1	0	E
0	1	0	1	1	1	0	E
0	1	1	0	0	1	1	3
1	0	0	1	1	0	0	C
1	0	1	0	0	0	1	1
1	1	0	0	0	0	1	1
1	1	1	1	1	1	1	F

- točno rješenje: c)

FER-Digitalna logika 2020/21

9


9

## Zadatak 5

5 Funkciju  $f(A,B,C)=\Sigma m(1,4,5,6,7)$  potrebno je ostvariti uporabom dvaju konfigurabilnih blokova (CLB) sklopa FPGA, spojenih kako je prikazano slikom. Preglednu tablicu prvog (lijevog) CLB-a označit ćemo s LUT1, a drugog (desnog) s LUT2. Što treba upisati u te pregledne tablice?

- a) LUT1: 0,1,0,0; LUT2: 0,1,1,1  
 b) LUT1: 1,1,0,1; LUT2: 0,0,0,1  
 c) LUT1: 0,1,0,0; LUT2: 1,1,1,1

- d) LUT1: 1,1,1,1; LUT2: 0,1,0,0  
 e) LUT1: 0,1,1,0; LUT2: 1,0,0,1  
 f) ništa od navedenoga



10


## Zadatak 5 – skica rješenja

$$f = \Sigma m(1,4,5,6,7)$$

A	B	C	f
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

		f(A, B, C)			
		00	01	11	10
C	0			1	1
	1	1		1	1

$$\begin{aligned}
 f &= f(A, \phi) \\
 &= A + B \cdot C \\
 &= A + \overline{\phi}
 \end{aligned}$$



- LUT1: <0, 1, 0, 0>  
~ inhibicija
- LUT2: <0, 1, 1, 1>  
~ ILI
- točno rješenje: a)

11


## Zadatak 6

- 6 Na raspolaganju je 4-bitni težinski DA pretvornik s operacijskim pojačalom i težinama 8,4,2,1. Najveći otpor u težinskom dijelu iznosi 24kΩ, a referentni napon napajanja je 12V. Kada se na ulaz takvog pretvornika dovede podatak 9, na izlazu pretvornika dobiva se napon -8,1V. Koji će se napon dobiti na izlazu ako se na ulaz dovede podatak 5?
- a) -4,5 V    b) -5 V    c) -7,3 V    d) -1,2 V    e) -6 V    f) ništa od navedenoga

12

## Zadatak 6 – skica rješenja

- "9"  $\sim U_{izl} = -8,1 \text{ V}$ ;
- "5"  $\sim U_{izl} = ?$



$$\frac{1}{R_{ekv|9}} = \frac{1}{3K} + \frac{1}{24K} = \frac{8+1}{24K} = \frac{9}{24K}$$

$$R_{ekv|9} = \frac{24}{9} K$$

$$\frac{U_{REF}}{R_{ekv}} = -\frac{U_{izl}}{R_f} \Rightarrow R_f = R_{ekv|9} \cdot \frac{U_{izl|9}}{U_{REF}} = \frac{24}{9} \cdot \frac{8,1}{12} = \frac{2}{9} \cdot 8,1$$

FER-Digitalna logika 2020/21

13

13


### Zadatak 6 – skica rješenja

$$\frac{1}{R_{ekv|5}} = \frac{1}{6K} + \frac{1}{24K} = \frac{4+1}{24K} = \frac{5}{24K}$$

$$R_{ekv|5} = \frac{24}{5} K$$

$$U_{ekv|5} = U_{REF} \frac{R_f}{R_{ekv|5}} = -12 \cdot \frac{2}{9} \cdot 8,1 \cdot \frac{5}{24} = -\frac{8,1}{9} \cdot 5 = -4,5 V$$

- točno rješenje: a)



FER-Digitalna logika 2020/21

14

14

### Zadatak 7\*

7	Na ulaz 8-bitnog AD pretvornika sa sukcesivnom aproksimacijom doveden je analogni napon koji odgovara digitalnoj vrijednosti 107. Koja će se vrijednost nalaziti u registru pretvornika nakon isteka polovice vremena potrebnog za pretvorbu?				
a) 0	b) 53	c) 96	d) 128	e) 149	f) ništa od navedenoga

15





### Zadatak 7\* – skica rješenja

- Zadatak 8 iz Repetitorija uz NC 12
  - 8-bitni ADC sa sukcesivnom aproksimacijom  
~ 8 koraka pretvorbe:  
nakon polovice vremena potrebnog  
za pretvorbu broja 107 dobivena su 4 bita,  
a sadržaj registra je 96
- točno rješenje: c)

FER-Digitalna logika 2020/21

16

16



### Zadatak 8

8	Memorijski modul kapaciteta 1024×8 bita ima 2 ½ D organizaciju. Od koliko se logičkih riječi sastoji jedna fizička riječ tog modula, ako se na adresni dekođer retka dovodi 5 bita adrese?				
a) 4	b) 5	c) 8	d) 16	e) 32	f) ništa od navedenoga

17

## Zadatak 8 – skica rješenja

- RAM  $1024 \times 8$ , organizacija  $2\frac{1}{2}$  D:
  - kapacitet RAMa: 1024 logičkih riječi  
~ 10 (vanjskih) adresnih linija
  - dekodeer retka: 5 bitova adrese  
~ dekodeer  $5/32 \sim 32$  *fizičke* riječi
  - preostaje 5 adresnih linija  
~ MUX/DEMUX  $5/32$ :  
32 *logičke* riječi u jednoj fizičkoj
- točno rješenje: e)

FER-Digitalna logika 2020/21

18

18

## Zadatak 9

- |      |   |      |      |      |                        |
|------|---|------|------|------|------------------------|
| 9    | Pomoću potrebnog broja memorijskih modula kapaciteta $512 \times 4$ bita i dodatnog dekodeera potrebno je oblikovati memorijski modul kapaciteta $4096 \times 8$ bita. Koliko adresnih ulaza mora imati dekodeer? |      |      |      |                        |
| a) 1 | b) 2  | c) 3 | d) 4 | e) 5 | f) ništa od navedenoga |

19

## Zadatak 9 – skica rješenja

- projektiranje memorije kapaciteta  $4096 \times 8$  modulima RAM  $512 \times 4$ :
  - 8-bitne memorijske riječi  
~ po 2 modula RAM  $512 \times 4$  u pojedinom polju
  - $4096 \div 512 = 8$  polja  
~ dekodeer 3/8:  
vanjski dekodeer treba imati *3 ulaza*
- točno rješenje: c)

FER-Digitalna logika 2020/21

20

20

## Zadatak 10

10	Uz pretpostavku da na raspolaganju imamo potreban broj višeznamenkastih binarnih zbrajala, koliko je još potrebno dvoulaznih logičkih sklopova I kako bismo realizirali binarno množilo koje računa umnožak 4-bitnog binarnog broja s 3-bitnim binarnim brojem?				
a) 4	b) 12	c) 3	d) 7	e) 24	f) ništa od navedenoga

21


## Zadatak 10 – skica rješenja

- koristi se Hornerova shema:

$$P = M \times N = (M \cdot n_2 \cdot 2 + M \cdot n_1) \cdot 2 + M \cdot n_0, n_i \in \{0,1\}$$

- množenje  $P = M \cdot N$

- broj razina zbrajala  
=  $|N| - 1$
- broj razina I-sklopova  
=  $|N|$
- broj I-sklopova po razini  
=  $|M|$
- ukupni broj I-sklopova  
=  $|M| \cdot |N|$
- $M = 4, N = 3 \Rightarrow 12$  I-sklopova



- točno rješenje: b)

FER-Digitalna logika 2020/21

22

22

## Zadatak 11

- |  |   |
|--|---|
| 11                                     | Na ulaz sklopa za posmak doveden je broj 101110001, a na izlazu se pojavio broj 111011100. Sklop za posmak radi sljedeće: |
| a) logički posmak za 2 mjesta u lijevo | d) aritmetički posmak za 2 mjesta u lijevo  |
| b) logički posmak za 2 mjesta u desno  | e) aritmetički posmak za 2 mjesta u desno   |
| c) kružni posmak za 2 mjesta u desno   | f) ništa od navedenoga  |

23

## Zadatak 11 – skica rješenja

- posmak:  
 $101110001 \rightarrow 111011100$
- identificirati u broju dio uzorka 1 i 0 koji je ostao isti:  
 $\sim 101110001 \rightarrow 111011100$
- "izgubljena" dva desna bita (najmanje težine)  
 $\sim$  posmak *u desno*
- dodane dvije 1 s lijeve strane (bitovi najviše težine)  
 $\sim 101110001 \rightarrow 110111000 \rightarrow 111011100$ :  
posmak je *aritmetički*
- proveden *aritmetički* posmak za 2 mjesta *u desno*
- točno rješenje: e)

FER-Digitalna logika 2020/21

24

24

## Zadatak 12

12 Sinkroni sekvencijski sklop sastoji se od 2 bistabila. Bistabil B1 je tipa T, a bistabil B0 je tipa D. Ako želimo da se na izlazima bistabila Q1Q0 ciklički pojavljuju brojevi 1,3,2,0 (u binarnom obliku), što moramo dovesti na ulaze tih bistabila?

- |   |  |                           |
|---|--|---------------------------|
| a) $T_1 = Q_1 \oplus Q_0, D_0 = \overline{Q_1}$ | c) $T_1 = Q_1 Q_0, D_0 = \overline{Q_1}$ | e) $T_1 = Q_0, D_0 = Q_1$ |
| b) $T_1 = Q_1 + Q_0, D_0 = \overline{Q_1} Q_0$  | d) $T_1 = Q_1, D_0 = Q_1 \oplus Q_0$     | f) ništa od navedenoga    |

25

## Zadatak 12 – skica rješenja

- sinkroni sekvencijski sklop broji u ciklusu  
 $1 \rightarrow 3 \rightarrow 2 \rightarrow 0$  :

- bistabil  $B_1$  je tipa  $T$   
 $\sim$  ulaz je 1 ako bistabil mijenja stanje na  $CP$  :

$$T_1 = \bar{Q}_1 \cdot Q_0 + Q_1 \cdot \bar{Q}_0 = Q_1 \oplus Q_0$$

- bistabil  $B_0$  je tipa  $D$   
 $\sim$  ulaz  $D$  jednak je izlazu nakon  $CP$  :

$$D_0 = \bar{Q}_1 \cdot Q_0 + \bar{Q}_1 \cdot \bar{Q}_0 = \bar{Q}_1$$

- točno rješenje: a)

n		n+1			
$Q_1$	$Q_0$	$Q_1$	$Q_0$	$T_1$	$D_0$
0	1	1	1	1	1
1	1	1	0	0	0
1	0	0	0	1	0
0	0	0	1	0	1


FER-Digitalna logika 2020/21

26

26

## Zadatak 13

13 Na slici je prikazana shema sekvencijskog sklopa. Sklop je potrebno izvesti s dva D bistabila, D1 i D0. Stanja su kodirana kao Grayev kod. Što treba dovesti na ulaz bistabila D0?



a)  $D_0 = X + Q_1$

c)  $D_0 = \bar{X} + \bar{Q}_1 \bar{Q}_0$

e)  $D_0 = Q_1 Q_0$

b)  $D_0 = X + Q_1 Q_0$


d)  $D_0 = \bar{X} + Q_1 Q_0$

f) ništa od navedenoga

27

### Zadatak 13 – skica rješenja

- sekvencijski sklop  
~ 4 stanja → 2 bistabila; stanja kodirana Grayevim kodom



$S_i^n$	$S_i^{n+1}$	
	$X=0$	$X=1$
$S_0$	$S_2$	$S_1$
$S_1$	$S_2$	$S_0$
$S_2$	$S_1$	$S_3$
$S_3$	$S_2$	$S_0$

$Q_1^n$	$Q_0^n$	$Q_i^{n+1}$	
		$X=0$	$X=1$
0	0	1 1	0 1
0	1	1 1	0 0
1	1	0 1	1 0
1	0	1 1	0 0

FER-Digitalna logika 2020/21

28

28

### Zadatak 13 – skica rješenja

$Q_1^n$	$Q_0^n$	$Q_i^{n+1}$	
		$X=0$	$X=1$
0	0	1 1	0 1
0	1	1 1	0 0
1	1	0 1	1 0
1	0	1 1	0 0



		$Q_1 Q_0$			
		00	01	11	10
$Q_1^{n+1}$	$X=0$	1	1		1
	$X=1$			1	
$Q_0^{n+1}$	$X=0$	1	1	1	1
	$X=1$	1			

$$D_1 = Q_1^{n+1} = \bar{Q}_1 \cdot \bar{X} + \bar{Q}_0 \cdot \bar{X} + Q_1 \cdot Q_0 \cdot X$$

$$D_0 = Q_0^{n+1} = \bar{X} + \bar{Q}_1 \cdot \bar{Q}_0$$

- točno rješenje: c)

FER-Digitalna logika 2020/21

29

29



## Zadatak 14

14	Sinkrono binarno brojilo sa serijskim prijenosom sastoji se od 16 bistabila. Ako su zadana sljedeća vremena: $T_{db}=10\text{ ns}$ , $T_{setup}=20\text{ ns}$ , $T_{dis}=5\text{ ns}$ , $T_{ocit}=20\text{ ns}$ , koliko iznosi maksimalna frekvencija impulsa takta?				
a) 1 MHz	b) 5 MHz	c) 10 MHz	d) 15 MHz	e) 20 MHz	f) ništa od navedenoga

30



## Zadatak 14 – skica rješenja

- 16-bitno sinkrono binarno brojilo,  $f_{\max} = ?$

$$f_{\max} = \frac{1}{t_{\text{setup}} + t_{db} + (n-2) \cdot t_{dl}}$$

$$f_{\max} = \frac{1}{20 + 10 + 14 \cdot 5} \cdot 10^9 = \frac{1}{20 + 10 + 14 \cdot 5} \cdot 10^9 = \frac{1}{100} \text{ ns}$$

$$f_{\max} = 10 \text{ MHz}$$

- točno rješenje: c)

31




## Zadatak 15

15. Asinkrono binarno brojilo sastoji se od 4 bistabila T s asinkronim ulazima za postavljanje i brisanje koji se aktiviraju s 1. Ulazi za postavljanje bistabila  $B_0$  i  $B_1$  i ulazi za brisanje bistabila  $B_2$  i  $B_3$  spojeni su zajedno na signal X. Ulazi za brisanje bistabila  $B_0$  i  $B_1$  i ulazi za postavljanje bistabila  $B_2$  i  $B_3$  spojeni su na 0. Koju funkciju moramo dovesti na signal X ako se želi da brojilo prolazi kroz 11 stanja?
- a)  $Q_2 Q_1 \overline{Q_0}$                       c)  $Q_2 Q_1 Q_0$                       e)  $\overline{Q_2} \overline{Q_1} Q_0$   
 b)  $Q_2 \overline{Q_1} Q_0$                       d)  $Q_2 Q_1 \overline{Q_0}$                       f) ništa od navedenoga

32

## Zadatak 15 – skica rješenja

- asinkrono brojilo s *prethodnim postavljanjem* korištenjem ulaza S i R:
  - ulazi za postavljanje S bistabila  $B_1, B_0$
  - ulazi za brisanje R bistabila  $B_3, B_2$
  - ciklus od 11 stanja




FER-Digitalna logika 2020/21

33

33

## Zadatak 15 – skica rješenja

- prekid *binarnog* ciklusa brojanja za  $X = 1$ :
  - "početno" stanje je  $B_3B_2B_1B_0 = 0011$
  - ciklus brojanja:  
 $3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow$   
 $9 \rightarrow 10 \rightarrow 11 \rightarrow 12 \rightarrow 13$
  - detektirati stanje  $14 = 1110$   
 $\sim X = Q_3Q_2Q_1\bar{Q}_0$
- točno rješenje: a)



FER-Digitalna logika 2020/21

34

34

## Zadatak 16

16	Koliko je minimalno potrebno bistabila T za realizaciju sekvencijskog sklopa koji na izlazu generira sljedeći niz brojeva: 1,2,0,0,3,3?
	a) 2                      b) 3                      c) 4                      d) 5                      e) 6                      f) ništa od navedenoga

35



## Zadatak 16 – skica rješenja

- generiranje niza brojeva 1, 2, 0, 0, 3, 3  
~ 6 različitih stanja:
  - potrebno 3 T-bistabila  
~ npr. binarno brojilo s prekidom ciklusa brojanja i dekodiranjem stanja
- točno rješenje: b)

FER-Digitalna logika 2020/21

36

36



## Zadatak 17

- |  |  |
|--|--|
| 17   | Odredite maksimalnu frekvenciju 4-bitnog asinkronog binarnog brojila unaprijed (koje broji u punom ciklusu). Poznati su sljedeći parametri: $t_{\text{db}}=20$ ns, $t_{\text{setup}}=10$ ns, $t_{\text{hold}}=10$ ns, $t_{\text{oc}}=10$ ns. Frekvencije u odgovorima zaokružene su na jednu decimalu. |
| a) 33,3 MHz   b) 11,1 MHz   c) 99,9 MHz   d) 25,0 MHz   e) 66,7 MHz   f) ništa od navedenoga |  |

37

## Zadatak 17 – skica rješenja

$$f_{\max} = \frac{1}{n \cdot t_{db} + t_{o\check{c}}}$$

$$f_{\max} = \frac{1}{4 \cdot 20 + 10} \cdot 10^9 = \frac{1}{90} \cdot 10^9 = 11,11 \text{ ns}$$

- točno rješenje: b)

FER-Digitalna logika 2020/21

38

38

## Zadatak 18

18 Tri Booleove funkcije  $f(A, B, C, D) = \sum m(1, 5, 8, 9, 10, 11)$ ,  $g(A, B, C, D) = \sum m(1, 3, 5, 7, 8, 9)$  i  $h(A, B, C, D) = \sum m(3, 7, 10, 11)$  potrebno je ostvariti sklopom PLA tipa NI-NI. Koje su minimalne vrijednosti parametara sklopa PLA (broj ulaza  $\times$  broj sklopova NI u prvom polju  $\times$  broj sklopova NI u drugom polju)?

a)  $4 \times 6 \times 3$     b)  $4 \times 4 \times 3$     c)  $3 \times 4 \times 3$     d)  $3 \times 5 \times 4$     e)  $4 \times 3 \times 3$     f) ništa od navedenoga

39

## Zadatak 18 – skica rješenja

- višeizlazna minimizacija funkcija  $f, g, h$ :

$$f(A, B, C, D) = \Sigma(1, 5, 8, 9, 10, 11)$$

$$g(A, B, C, D) = \Sigma(1, 3, 5, 7, 8, 9)$$

$$h(A, B, C, D) = \Sigma(3, 7, 10, 11)$$

		AB			
		00	01	11	10
CD	00				1
	01	1	1		1
	11				1
	10				1

		AB			
		00	01	11	10
CD	00				1
	01	1	1		1
	11	1	1		
	10				

		AB			
		00	01	11	10
CD	00				
	01				
	11	1	1		1
	10				1

- točno rješenje: b)

FER-Digitalna logika 2020/21

40

40

## Zadatak 18 – skica rješenja

		AB			
		00	01	11	10
CD	00				1
	01	1	1		1
	11				1
	10				1

		AB			
		00	01	11	10
CD	00				1
	01	1	1		1
	11	1	1		
	10				

		AB			
		00	01	11	10
CD	00				
	01				
	11	1	1		1
	10				1

		AB			
		00	01	11	10
CD	00				1
	01	1	1		1
	11				
	10				

		AB			
		00	01	11	10
CD	00				
	01				
	11				1
	10				1

		AB			
		00	01	11	10
CD	00				
	01				
	11	1	1		
	10				

- nema zajedničkih pi za sve 3 komponentne funkcije

- 4 zajednička pi  
~ PLA  $4 \times 4 \times 3$

$$f = a + b + c$$

$$g = a + b + d$$

$$h = c + d$$

- točno rješenje: b)

FER-Digitalna logika 2020/21

41

41

## Zadatak 19

- 19 Na raspolaganju je trobitni posmačni registar čiji su izlazi  $Q_2Q_1Q_0$ , a podatak se posmiče od  $Q_2$  prema  $Q_0$ . Uporabom tog registra potrebno je ostvariti generator sekvence koji ciklički generira niz bitova: 1, 1, 1, 0, 1, 0, 0. Ovaj niz očitavamo na izlazu  $Q_0$ . Uz pretpostavku da sklop ne treba imati siguran start, što se treba dovesti na ulazi  $S_{in}$ ?
- a)  $Q_2 \oplus Q_1$     b)  $Q_1 \oplus Q_0$     c)  $Q_2 + Q_1$     d)  $Q_2Q_1Q_0$     e)  $Q_2 \oplus Q_0$     f) ništa od navedenoga


42

## Zadatak 19 – skica rješenja

- generator sekvence:  
1110100

1	1	1	0
0	1	1	1
1	0	1	1
0	1	0	1
0	0	1	0
1	0	0	1
1	1	0	0

n				n+1		
Q <sub>2</sub>	Q <sub>1</sub>	Q <sub>0</sub>	Q <sub>2</sub>	Q <sub>2</sub>	Q <sub>0</sub>	
1	1	1	0	1	1	
0	1	1	1	0	1	
1	0	1	0	1	0	
0	1	0	0	0	1	
0	0	1	1	0	0	
1	0	0	1	1	0	
1	1	0	1	1	1	
0	0	0	X	0	0	



$Q_2^{n+1}$	$Q_1^{n+1}$	$Q_0^{n+1}$
00	01	11
01	11	10
10	10	01
11	01	00

$$S_{in} = D_2 = Q_2^{n+1} = \Sigma m(1,3,4,6) + \Sigma d(0)$$

$$S_{in} = D_2 = Q_2^{n+1} = \bar{Q}_2 \cdot Q_0 + Q_2 \cdot \bar{Q}_0 = Q_2 \oplus Q_0$$

- točno rješenje: e)

FER-Digitalna logika 2020/21

43

43

## Zadatak 20

20	Za neku porodicu logičkih sklopova poznato je sljedeće: širina zabranjenog pojasa na izlazu sklopa iznosi 4,2V, a širina zabranjenog pojasa na ulazu sklopa iznosi 3,4V. Uz pretpostavku da je granica istosmjernje smetnje maksimalna moguća, koliko ona iznosi?					
	a) 0,5V	b) 1,2V	c) 3,4V	d) 0,4V	e) 0,8V	f) ništa od navedenoga


44

## Zadatak 20 – skica rješenja

$$U_{OHmin} - U_{OLmax} = 4,2 V$$

$$U_{IHmin} - U_{ILmax} = 3,4 V$$

$$U_{GS} = \min(U_{GSV} - U_{GSN})$$



- $U_{GS}$  je maksimalan za  $U_{GSV} = U_{GSN} = U_{GS}$ :

$$\frac{4,2 - 3,4}{2} = \frac{0,8}{2} = 0,4 V$$

- točno rješenje: d)

45

FER-Digitalna logika 2020/21

45

## Zadatak 21

- 21 Trobitnu funkciju majoriteta (izlaz je 1 ako je na ulazu više jedinica no nula) potrebno je ostvariti dekodrom 3/8 i logičkim sklopom ILI. Neka su ulazni bitovi  $a$ ,  $b$  i  $c$  i neka su tim redoslijedom dovedeni na adresne ulaze dekodera. Neka su izlazi dekodera numerirani počevši od 0. Koje izlaze dekodera treba dovesti na sklop ILI kako bi na njegovu izlazu dobili traženu funkciju?
- a) 2,3,4,5    b) 0,1,6,7    c) 1,2,4,7    d) 1,2,3,4    e) 3,5,6,7    f) ništa od navedenoga


46

## Zadatak 21 – skica rješenja

- funkcija majoriteta:

$a$	$b$	$c$	$f$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

$$\rightarrow f = \Sigma m(3,5,6,7)$$



- točno rješenje: e)

FER-Digitalna logika 2020/21

47

47





## Zadatak 22

22	Označimo s $n_1$ duljinu punog ciklusa u kojem broji 8-bitno binarno brojilo unaprijed, a s $n_2$ duljinu ciklusa u kojem broji 8-bitno brojilo s ukrštenim prstenom. Omjer $n_1/n_2$ iznosi:					
	a) 1	b) 256	c) 16	d) 64	e) 5	f) ništa od navedenoga

48



## Zadatak 22 – skica rješenja

- 8-bitno binarno brojilo unaprijed  
 $\sim n_1 = 2^8 = 256$  stanja
  - 8-bitno brojilo s ukrštenim prstenom  
 (Johnsonovo brojilo)  
 $\sim n_2 = 2 \cdot 8 = 16$  stanja
- 
- $\Rightarrow n_1/n_2 = 2^8/2^4 = 2^4 = 16$
- točno rješenje: c)

49



## Zadatak 23

Zadatak 23. **Riješiti na unutrašnjoj strani košuljice, lijevo.**

Napišite VHDL model toka podataka (tj. ponašajni model, ali bez uporabe bloka *process*)  
multipleksora 4/1 s ulazom za omogućavanje.

50



## Zadatak 23 – skica rješenja

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity MUX4_1 is
    port ( i : in  STD_LOGIC_VECTOR (3 downto 0);
          s : in  STD_LOGIC_VECTOR (1 downto 0);
          y : out  STD_LOGIC);
end MUX4_1;

architecture dataflow of MUX4_1 is
    begin
        with s select
            y <= i(0) when "00",
                i(1) when "01",
                i(2) when "10",
                i(3) when others;
    end dataflow;
```

<https://technobyte.org/vhdl-code-for-multiplexer-dataflow/>  
pristupljeno 17.1.2021

FER-Digitalna logika 2020/21

51

51

## Zadatak 24


Zadatak 24. Riješiti na unutrašnjoj strani košuljice, desno.

Uporabom multipleksora iz prethodnog zadatka napišite strukturni VHDL model potpunog zbrajala.

52

## Zadatak 24 – skica rješenja


a <sub>1</sub>	a <sub>0</sub>								
a <sub>i</sub>	b <sub>i</sub>	c <sub>i-1</sub>			S <sub>i</sub>			C <sub>i</sub>	
0	0	0			0			0	
0	0	1		l <sub>0</sub>	1		C <sub>i-1</sub>	0	
0	1	0			1			0	
0	1	1		l <sub>1</sub>	0		$\bar{C}_{i-1}$	1	C <sub>i-1</sub>
1	0	0			1			0	
1	0	1		l <sub>2</sub>	0		$\bar{C}_{i-1}$	1	C <sub>i-1</sub>
1	1	0			0			1	
1	1	1		l <sub>3</sub>	1		C <sub>i-1</sub>	1	1



FER-Digitalna logika 2020/21

53

53



## Zadatak 24 – skica rješenja

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity FULL_ADDER is
    port ( a      : in  STD_LOGIC;
          b      : in  STD_LOGIC;
          cin     : in  STD_LOGIC;
          s      : in  STD_LOGIC;
          cout    : out STD_LOGIC);
end FULL_ADDER;

architecture structural of FULL_ADDER is
    component MUX4_1 is
        port (i : in  STD_LOGIC_VECTOR (3 downto 0);
              s : in  STD_LOGIC_VECTOR (1 downto 0);
              y : out STD_LOGIC);
    end MUX4_1;
    signal ...
    begin
        ...
    end structural;
```

FER-Digitalna logika 2020/21 54

54