
5. domaća zadaća (2021Zima)

1. **Točno** Relativni doprinos: 1.0/1.0


Konfigurabilni logički blok (CLB) sklopa FPGA ostvaren je uporabom pregledne tablice (LUT) s 3 ulaza, kako je prikazano slikom. Uporabom takvog CLB-a potrebno je realizirati funkciju f zadanu kao produkt maksterma: f(A,B,C)=M(1,2,5,6,7). Kako treba konfigurirati LUT?



Važna napomena: U svako polje za unos treba unijeti samo vrijednost pripadnog ulaza luta za navedenu funkciju. Dozvoljena su dva načina upisa vrijednosti: 1 se tretira jednako kao i true, a 0 je ekvivalentna sa false.


2. Točno Relativni doprinos: 1.0/1.0

Konfigurabilni logički blok (CLB) sklopa FPGA ostvaren je uporabom pregledne tablice (LUT) s 3 ulaza, kako je prikazano slikom. Uporabom takvog CLB-a potrebno je realizirati funkciju: f(A,B,C)=((B AND B) AND C). Kako treba konfigurirati LUT?



D0	0
D1	0
D2	0
D3	1
D4	0
D5	0
D6	0
D7	1

Važna napomena: U svako polje za unos treba unijeti samo vrijednost pripadnog ulaza luta za navedenu funkciju. Dozvoljena su dva načina upisa vrijednosti: <u>1</u> se tretira jednako kao i <u>true</u>, a <u>0</u> je ekvivalentna sa <u>false</u>.




LUT_6	1
LUT_7	0
LUT_8	1
LUT_9	1
LUT_10	0
LUT_11	0
LUT_12	0
LUT_13	1
LUT_14	0
LUT_15	0

Važna napomena: U svako polje za unos treba unijeti samo vrijednost pripadnog ulaza luta za navedenu funkciju. Dozvoljena su dva načina upisa vrijednosti: 1 se tretira jednako kao i <u>true</u>, a <u>0</u> je ekvivalentna sa <u>false</u>. Bilo koji oblik redundantnog unosa (dupliciranje nula, proširivanje jedinice sa vodećom nulom) povlači netočnost unosa.

4. Djelomično točnoVaše rješenje | Točno rješenje

Relativni doprinos: 0.7272727272727273/1.0

Potrebno je projektirati sklop koji će prolaziti kroz sljedeća stanja: (7, 3, 1, 0, 8, 4, 10, 13, 14, 15, 7). Sklop je potrebno ostvariti uporabom strukture prikazane na slici (posmačni registar + dekoder 4/16). Nespecificirana stanja treba tako riješiti da sklop najbrže stigne u stanje 15. Koje sve izlaze treba spojiti na logički sklop ili ? U polje za unos odgovora je potrebno unijeti indekse izlaza dekodera (vidi sliku), odijeljene zarezima, koje je potrebno povezati na ulaze logičkog sklopa da bi se ostvarilo zadano brojilo. Prilikom očitavanja stanja, izlaz A tretirati kao bit najveće težine.



Važna napomena: U polje za unos treba unijeti samo numeričke vrijednosti indeksa izlaza dekodera koje je potrebno povezati na ulaze logičkog sklopa da bi se ostvarilo zadano brojilo. npr: 0,1,8,15,16,22,23,26,27.

5. **Točno** Relativni doprinos: 1.0/1.0

Funkcija 4 bitnih registara prikazanih na slici definirana je sljedećom tablicom.


C1	C0	Opis
0	0	NOP - nema nikakve promjene
0	1	Posmak u desno, punjenje sa Sin
1	0	Posmak u lijevo uz čuvanje bita predznaka, punjenje sa Sin
1	1	Posmak u lijevo, punjenje sa Sin

Uporabom multipleksora i dekodera s programirljivom ILI ravninom ostvarena je struktura koja se može programirati tako da se dobije 8-bitni registar s mnoštvom podržanih operacija. Vaš je zadatak programirati ovu strukturu tako da se dobije jedan 8-bitni registar čija je funkcija određena sljedećom tablicom.

X1 X0 Opis

0	0	Posmak u lijevo, punjenje s 1
0	1	Posmak u lijevo, punjenje s 0
1	0	Posmak u lijevo, punjenje sa Sin
1	1	Aritmetički posmak u desno
Ula	ze i	ı multipleksor označene upitnikom

Ulaze u multipleksor označene upitnikom zabranjeno je koristiti. U polja za unos rješenja u nastavku potrebno je unijeli zarezima odvojen popis izlaza dekodera koje je potrebno spojiti na odgovarajući ILI sklop, kako bi se ostvarila potrebna funkcija. Ako se za neki ILI sklop ne definira niti jedan izlaz dekodera, taj ILI sklop na izlazu generira logičku nulu.



6. **Točno** Relativni doprinos: 1.0/1.0 Potrebno je realizirati sinkrono brojilo koje broji u ciklusu: (4, 7, 1, 3, 0, 5, 2, 6, 4), ako je na raspolaganju 3 SR

bistabila. Prilikom očitavanja stanja izlaz Q0 bistabila B0 promatrati kao bit najmanje težine. U polja za unos rješenja unijeti minimizirane algebarske oblike funkcija.

S2 not Q0
R2 Q0
S1 (not Q1 and Q0) or (Q2
R1 (Q1 and Q0) or (Q2 and S0 (not Q1 and not Q0)
R0 (not Q2 and Q1) or (Q2


Važna napomena: U polja za unos rješenja treba unijeti logičke izraze funkcija dovedenih na ulaze bistabila, uz koje će se ostvariti zadano brojilo.

7. **Točno** Relativni doprinos: 1.0/1.0

Uporabom D bistabila realizirati 4-bitno brojilo koji broji ovisno o signalu d: ako je d=1, tad je sljedeće_stanje = trenutno_stanje-3, inače sljedeće_stanje = trenutno_stanje+2 (pod pojmom stanje misli se na binarno kodirani broj zapisan kroz bistabile, pri čemu je izlaz Q0 izlaz najmanje težine). Sklop treba imati i sinkroni ulaz za brisanje c (kojeg bistabili nemaju). Koristiti minimalni broj osnovnih logičkih sklopova. U svako polje za unos potrebno je unijeti algebarski zapis funkcije tog bistabila. Prilikom očitavanja stanja izlaz Q0 bistabila B0 tretirati kao izlazni bit najmanje težine.

Prilikom unosa algebarskog oblika za stanja bistabila koristiti oznake Qj (gdje je j broj bistabila; npr. Q2). Primjer jednog takvog rješenja:

c and Q2 and not Q1 or not c and d and not Q0.



B3.D (not C and not D and no


B2.D (not C and not D and no

B1.D (not C and not D and no

B0.D (not C and not D and Q)

8. **Točno** Relativni doprinos: 1.0/1.0

Neko sinkrono brojilo prikazano je sljedećom slikom.




U kojem ciklusu broji to brojilo? Prilikom očitavanja stanja izlaz Q0 tretirati kao bit najmanje težine.

- **(**6, 7, 1, 3, 0, 4, 2, 5, 6)
- **(**6, 1, 5, 7, 2, 4, 0, 3, 6)
- **(**2, 1, 5, 7, 4, 3, 6, 0, 2)
- (5, 7, 6, 1, 3, 0, 4, 2, 5)

9. Točno

Relativni doprinos: 1.0/1.0

Na raspolaganju je sklop prikazan na slici.



Brojilo B koje je iskorišteno za brojanje broji u ciklusu 6 -> 8 -> 13 -> 4 -> 5 -> 3 -> 14 -> 10 -> 2 -> 7 -> 12 -> 15 -> 9 -> 0 -> 1 -> 11. Programirajte memoriju tako da se čitav sklop ponaša kao standardno binarno brojilo unaprijed. Uključenjem na napajanje brojilo B ulazi u stanje 6, a izlaz čitavog sklopa treba poprimiti stanje 0 (prilikom očitavanja stanja Q3 tretirati kao bit najveće težine). Napomena: kao rješenje upišite sadržaj memorije po lokacijama, i to svaku lokaciju kao jednu heksadekadsku znamenku.

U.	D
1.	E
2.	8
3.	5
4.	3
5.	4
6.	0
7.	9


domaća	zadaća	(2021Zima)	
uomaca	Zadaca	1 4 0 4 1 4 11111 a 1	

8.	1	
9.	С	
10.	7	
11.	F	
12.	Α	
13.	2	
14.	6	
15.	В	

10. Točno

Relativni doprinos: 1.0/1.0

Na raspolaganju je sklop prikazan na slici.



Memorije R1 i R2 potrebno je programirati tako da se dobije brojilo koje broji u ciklusu 12 -> 15 -> 7 -> 11 -> 13 -> 2 -> 10 -> 3 -> 8 -> 9 -> 5 -> 14 -> 0 -> 4 -> 1 -> 6 (prilikom očitavanja stanja Q3 tretirati kao bit najveće težine). Napomena: kao rješenje upišite sadržaj memorija po lokacijama, i to svaku lokaciju kao jednu heksadekadsku znamenku.


R1: 0. 4	
R1: 6	
R1: A	
R1: 8	
R1: 1	
R1: E	
R1: C	
R1: B	

R2: 0.	9		
R2: 1.	5		
R2: 2.	3		
R2: 3.	D		
R2: 4.	F		
R2: 5.	2		
D2.			
R2:			

11. Nije riješenVaše rješenje | Točno rješenje

Relativni doprinos: 0.0/1.0

Uporabom registra, binarnog zbrajala i sklopa PLA želi se ostvariti brojilo koje broji u ciklusu 0 -> 15 -> 14 -> 13 -> 12 -> 9 -> 11 -> 10 -> 8 -> 5 -> 7 -> 6 -> 4 -> 3 -> 2 -> 1. Sklop je prikazan u nastavku.




Programirajte sklop PLA tako da ostvarite zadano brojilo. Napomena: a, b, c, d, e, f, g, h, i, j, k, l čine polje programirlj vih sklopki. Kao rješenje se za svaki redak unosi 1 na mjestu uključene sklopke, odnosno 0 na mjestu isključene sklopke. Primjerice, ukoliko prvi i drugi NI sklop koriste Q3, tada će redak 'a' biti 11000000000000. Uočite kako konfiguracija svakog retka ima točno 16 znamenki.


- a 00000000111111111
 b 1111111100000000
 c 0000111100001111
 d 1111000011110000
 e 0011001100110011
 f 1100110011001100
 g 0101010101010101
 h 1010101010101010
 i 111110111011111
 j 1111110110101111
 k 0000001000100000
- 12. Djelomično točnoVaše rješenje | Točno rješenje

Relativni doprinos: 0.5/1.0

Logički blok FPGA sklopa temeljen na LUT-u, bistabilu i multipleksoru prikazan je na sljedećoj slici.



Više takvih logičkih blokova povezano je u sklop prikazan u nastavku.



Programirajte sve logičke blokove tako da se dobije sklop koji na izlazu generira sekvencu: 3, 3, 3, 15.

Pri tome izlaz O3 tretirati kao izlaz najveće, a izlaz O0 kao izlaz najmanje težine.

```
L1.lut 0,1,1,0
L1.s 1
L2.lut 1,0,1,0
L2.s 1
L3.lut 0,0,0,1
L3.s 0
L4.lut 0,0,0,1
L4.s 0
L5.lut 1,1,1,1
L5.s 0
L6.lut 1,1,1,1
L6.s 0
```

Važna napomena: U polja za unos u koje treba unijeti vrijednost pregledne tablice (Li.lut) unosi se popis zarezima odvojenih vrijednosti. Pri tome se najprije unosi vrijednost koja odgovara nultoj lokaciji pregledne tablice. U polja za unos u koje treba unijeti vrijednost adresnog ulaza multipleksora (Li.s) unosi se jedan broj.

13. **Točno** Relativni doprinos: 1.0/1.0

Za neki 3-bitni pretvornik sa sukcesivnom aproksimacijom poznato je da se ulazni napon iznosa 11.4V pretvara 77 ms. Koliko iznosi vrijeme pretvorbe za ulazni napon iznosa 5.8V? Podrazumijevana mjerna jedinica je ms.

77

Povratak