## ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

## Grupa B


1.	Digitalni sklop radi s naponskim razinama +3V i -3V. U negativnoj logici, sklop obavlja funkciju $f(A,B,C)=\overline{A}+B\overline{C}$ . Napišemo li za tu funkciju tablicu kombinacija napona, u koliko će redaka izlazni napon $U_f$ biti -3V?					
	a) 2	b) 3	c) 4	d) 5	e) 6	f) ništa od navedenog
2.	Funkciju $f(A, A)$ potrebno NMOS		(D) potrebno j	e realizirati tehn	ologijom CMOS	. Koliko nam je minimalno
	a) 7	b) 6	c) 5	d) 4	e) 3	f) ništa od navedenog
3.	a) 7 b) 6 c) 5 d) 4 e) 3 f) ništa od navedenog Hammingovim kodom potrebno je zaštititi podatak 00. Koristi se neparni paritet. Zaštićena kodna riječ je:					
	a) 00000	b) 10101	c) 01010	d) 11010	e) 01111	f) ništa od navedenog
4.	Asinkrono binarno brojilo unaprijed ostvareno je uporabom bistabila T. Bistabili imaju dodatne ulaze za brisanje $C_d$ koji su svi spojeni zajedno, i koriste se za skraćivanje ciklusa brojila. Ako ciklus sadrži 20 stanja a ulazi za brisanje se aktiviraju logičkom razinom 1, koju funkciju treba ostvarivati sklop koji upravlja ulazima za brisanje?					
	a) $Q_4 \overline{Q}_3 Q_2 \overline{Q}_1 \overline{Q}_2$	$\overline{Q}_0$	c) $\overline{Q}_4\overline{Q}_3\overline{Q}_2$	$Q_1Q_0$	e) $Q_4\overline{Q}_3$	$\overline{Q}_2 Q_1 Q_0$
	b) $Q_4\overline{Q}_3\overline{Q}_2Q_1\overline{Q}_3$	$\overline{\mathcal{Q}}_0$	d) $\overline{Q}_4 Q_3 Q_2$	$Q_1Q_0$ $Q_1Q_0$	f) ništa c	od navedenog
5.	Bistabilima tipa T koji su okidani padajućim bridom signala takta ostvareno je 4-bitno asinkrono binarno brojilo unaprijed. Parametri bistabila su: t <sub>db</sub> =20ns, t <sub>setup</sub> =10ns, t <sub>hold</sub> =10ns. Neposredno prije trenutka t=100ns brojilo se nalazi u stabilnom stanju 7. U trenutku t=100ns nastupa padajući brid signala takta. Frekvencija signala takta je 10MHz. Što ćemo očitati na izlazima brojila u trenutku t=165ns?					
	a) 4	b) 0	c) 12	d) 10	a) 0	f) ničta od navodanag
			0) 12	u) 10	e) 8	f) ništa od navedenog
6.		naksimalna frek	vencija rada 5-b	itnog sinkronog	•	s paralelnim prijenosom?
6.		naksimalna frek	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> =	itnog sinkronog	binarnog brojila dopovi kasne 5ns	s paralelnim prijenosom?
7.	Parametri bistal a) 10MHz	maksimalna frekvoila su: t <sub>db</sub> =25ns, b) 20MHz	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz	itnog sinkronog 10ns. Logički sk d) 40MHz	binarnog brojila dopovi kasne 5ns e) 50MHz	s paralelnim prijenosom?
	Parametri bistal a) 10MHz Uporabom bista sklopova?	naksimalna frekvoila su: t <sub>db</sub> =25ns, b) 20MHz bila JK potrebno	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz o je ostvariti bista	itnog sinkronog 10ns. Logički sk d) 40MHz ibil T. Koliko na	binarnog brojila dopovi kasne 5ns e) 50MHz m je minimalno p	s paralelnim prijenosom? s. f) ništa od navedenog
	Parametri bistalia a) 10MHz  Uporabom bistalisklopova?  a) 2  Za 4-bitni težini = 2kΩ, a najveći izlazu će se dob	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz abila JK potrebno b) 3 ski DA pretvorni ci otpor u težinskoiti napon -1V. K	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz o je ostvariti bista c) 1 ik poznati su slje oj mreži iznosi 2 oliko iznosi refer	itnog sinkronog 10ns. Logički sk d) 40MHz Ibil T. Koliko nar d) 4 deći podaci: otpo 0kΩ. Ako se na u rentni napon U <sub>RE</sub>	binarnog brojila dopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pro pretvornika?	s paralelnim prijenosom?  s.  f) ništa od navedenog  potrebno osnovnih logičkih  f) ništa od navedenog  zi operacijskog pojačala $R_f$ etvornika dovede broj 2, na
7.	Parametri bistali a) 10MHz  Uporabom bistali sklopova? a) 2  Za 4-bitni težini = 2kΩ, a najveći izlazu će se dobia) 1V	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz bila JK potrebno b) 3 ski DA pretvorni si otpor u težinskoriti napon -1V. Ko	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz c) je ostvariti bista c) 1 ik poznati su slje oj mreži iznosi 2 oliko iznosi refer c) 4V	itnog sinkronog 10ns. Logički sk d) 40MHz bil T. Koliko nar d) 4 deći podaci: otpo 0kΩ. Ako se na u rentni napon U <sub>RE</sub> d) 5V	binarnog brojila dopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pre pretvornika?	s paralelnim prijenosom?  f) ništa od navedenog  cotrebno osnovnih logičkih  f) ništa od navedenog  zi operacijskog pojačala <i>R<sub>f</sub></i> etvornika dovede broj 2, na  f) ništa od navedenog
7.	Parametri bistali a) 10MHz  Uporabom bistali sklopova? a) 2  Za 4-bitni težini = 2kΩ, a najveći izlazu će se dobia) 1V	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz bila JK potrebno b) 3 ski DA pretvorni si otpor u težinskoriti napon -1V. Ko	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz c) je ostvariti bista c) 1 ik poznati su slje oj mreži iznosi 2 oliko iznosi refer c) 4V	itnog sinkronog 10ns. Logički sk d) 40MHz bil T. Koliko nar d) 4 deći podaci: otpo 0kΩ. Ako se na u rentni napon U <sub>RE</sub> d) 5V	binarnog brojila dopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pro pretvornika?	s paralelnim prijenosom?  f) ništa od navedenog  cotrebno osnovnih logičkih  f) ništa od navedenog  zi operacijskog pojačala <i>R<sub>f</sub></i> etvornika dovede broj 2, na  f) ništa od navedenog
7.	Parametri bistali a) 10MHz  Uporabom bistali sklopova? a) 2  Za 4-bitni težini = 2kΩ, a najveći izlazu će se dobia) 1V	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz bila JK potrebno b) 3 ski DA pretvorni ci otpor u težinskoriti napon -1V. Koriti oblik dual	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz c) je ostvariti bista c) 1 ik poznati su slje oj mreži iznosi 2 oliko iznosi refer c) 4V	itnog sinkronog itnog sinkronog itnog sinkronog itnog sinkronog itnog sinkronog d) 40MHz dbil T. Koliko nar d) 4 deći podaci: otpo itnog sinkronog d) 4 deći podaci: otpo itnog sinkronog d) 5V itnog sinkronog d) 5V itnog sinkronog itnog sinkronog d) 4	binarnog brojila dopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pre pretvornika?	s paralelnim prijenosom?  f) ništa od navedenog  potrebno osnovnih logičkih  f) ništa od navedenog  zi operacijskog pojačala $R_f$ etvornika dovede broj 2, na  f) ništa od navedenog $B$ )?
7.	Parametri bistali a) 10MHz  Uporabom bistali sklopova? a) 2  Za 4-bitni težini = 2kΩ, a najveći izlazu će se dobi a) 1V  Kako glasi mini	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz abila JK potrebno b) 3 ski DA pretvorni ci otpor u težinskoiti napon -1V. K	vencija rada 5-b t <sub>setup</sub> =10ns, t <sub>hold</sub> = c) 25MHz c) je ostvariti bista c) 1 ik poznati su slje oj mreži iznosi 2 oliko iznosi refer c) 4V ne funkcije od f	itnog sinkronog i10ns. Logički sk d) 40MHz abil T. Koliko nar d) 4 deći podaci: otpo $0k\Omega$ . Ako se na u rentni napon $U_{RE}$ d) 5V $S(A,B,C,D) = \overline{A}$	binarnog brojila clopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pro ulaz ovog DA pro pretvornika? e) 6V $(B+\overline{D})+D(A+\overline{C})$	s paralelnim prijenosom?  f) ništa od navedenog  potrebno osnovnih logičkih  f) ništa od navedenog  zi operacijskog pojačala $R_f$ etvornika dovede broj 2, na  f) ništa od navedenog $B$ )?
7.	Parametri bistala a) 10MHz  Uporabom bista sklopova?  a) 2  Za 4-bitni težin = $2k\Omega$ , a najveć izlazu će se doba) 1V  Kako glasi mini a) $\overline{A}D + AB\overline{D}$ b) $\overline{A}D + AB\overline{D}$ Za neki digitala	maksimalna frektorila su: t <sub>db</sub> =25ns, b) 20MHz bila JK potrebno b) 3 ski DA pretvorni ci otpor u težinskoiti napon -1V. K b) 2V imalni oblik dual	vencija rada 5-b $t_{setup}=10$ ns, $t_{hold}=$ c) 25MHz  o je ostvariti bista c) 1  ik poznati su slje oj mreži iznosi 2 oliko iznosi refer c) 4V  ne funkcije od $f$ c) $\overline{A}  \overline{C} + A$ d) $A  \overline{C} + \overline{A}$ su sljedeći poda	itnog sinkronog	binarnog brojila clopovi kasne 5ns e) 50MHz m je minimalno p e) 0 or u povratnoj ve ulaz ovog DA pre ulaz ovog DA pre pretvornika? e) 6V $(B + \overline{D}) + D(A + \overline{C} + \overline{D})$ f) ništa o	s paralelnim prijenosom?  f) ništa od navedenog potrebno osnovnih logičkih  f) ništa od navedenog zi operacijskog pojačala $R_f$ etvornika dovede broj 2, na  f) ništa od navedenog  B)?  ABC

- Multipleksorom 4/1 potrebno je ostvariti funkciju  $f(A, B, C, D) = \sum m(1,2,7,9,10,11,12,13,15)$ . Ako na 11. adresni ulaz a<sub>1</sub> dovedemo A, a na a<sub>0</sub> dovedemo B, što je potrebno dovesti na podatkovni ulaz d<sub>1</sub>?
  - a)  $\overline{C} + D$
- b)  $C \oplus D$  c)  $C \cdot D$
- d) C+D
- e)  $C + \overline{D}$
- f) ništa od navedenog

Što od navedenoga vrijedi za sljedeći blok process? 12.


```
process(z)
begin
  if z='0' then
    a \le b;
  else
    a<=not b;
  end if;
end process;
```

- a) lista osjetljivosti sadrži 3 signala
- b) opis predstavlja kombinacijski sklop
- c) opis predstavlja sekvencijski sklop
- d) promjenom signala b simulator će pokrenuti obradu bloka process
- e) signal b je izlazni signal (OUT)
- f) ništa od navedenog
- Ostvarite automat sa slike uporabom minimalnog broja bistabila JK. S<sub>i</sub> u kružiću predstavlja oznaku stanja, a 13. [xy] predstavlja izlaze. Ulaz je U. Neka stanje  $S_i$  bude kodirano binarnom reprezentacijom broja i. Minimalni oblik funkcije ulaza K<sub>1</sub> glasi:



- a)  $\overline{Q}_0U + Q_0\overline{U}$
- b)  $\frac{U}{C}$  c)  $\frac{U}{Q_1} + U$
- d)  $\overline{Q}_0\overline{U} + Q_0U$
- e)  $Q_0\overline{U} + \overline{Q}_1$
- f) ništa od navedenog
- Automat iz prethodnog zadatka nalazi se u stanju S<sub>2</sub>. Na ulaz se potom dovodi slijed 0, 1, 0. Na izlazima automata ćemo očitati:
  - a) 01,11,01,00
- b) 01,11,01,01
- c) 01,01,00,01
- d) 01,11,11,01 e) 01,11,01,11
- f) ništa od navedenog
- Sinkroni sekvencijski sklop izgrađen je od dva bistabila: B<sub>1</sub> je bistabil tipa T, a B<sub>0</sub> je bistabil tipa D. Oba 15. bistabila imaju jednake parametre: t<sub>db</sub>=30ns, t<sub>setup</sub>=20ns, t<sub>hold</sub>=10ns. Bistabili su spojeni na sljedeći način:  $T_1 = Q_0$ ,  $D_0 = \overline{Q}_1$ . Označimo s  $f_{max}$  maksimalnu frekvenciju rada ovog sklopa. Vrijedi:
  - a)  $f_{max}$ =20MHz, sklop nema siguran start
  - b)  $f_{max}$ =20MHz, sklop ima siguran start
  - c)  $f_{max}$ =50MHz, sklop ima siguran start
- d)  $f_{max}$ =40MHz, sklop ima siguran start
- e)  $f_{max}$ =40MHz, sklop nema siguran start
- f) ništa od navedenog
- Uporabom bistabila JK potrebno je ostvariti bistabil čija je jednadžba promjene stanja  $Q_{n+1} = A \cdot Q_n + B$ . Što 16. se dovodi na ulaz K?
  - a)  $\overline{A} \cdot B$
- b)  $A \cdot \overline{B}$  c)  $Q_n \cdot B$
- d)  $A \cdot B$
- e)  $\overline{A} \cdot \overline{B}$
- f) ništa od navedenog
- Dva digitalna sustava razmjenjuju poruke koristeći sljedeći zaštitni kod {0000000000, 0101010101, 111111111}. Koliko pogrešaka taj kod može ispraviti?
  - a) 0
- b) 2
- c) 3
- d) 1
- e) 4
- f) ništa od navedenog

18. Uporabom logičkih blokova (CLB) sklopa FPGA potrebno je ostvariti sklop koji na izlazima ciklički generira slijed 3, 2, 7, 1. CLB-ovi su temeljeni na dvoulaznom LUT-u, D bistabilu i multipleksoru čiji je adresni ulaz označen sa *s*. Kada je *s*=0, na izlaz CLB-a propušta se izlaz LUT-a, dok se za *s*=1 na izlaz CLB-a propušta izlaz bistabila. Djelomično programiranje sklopa već je napravljeno. Što treba upisati u LUT CLB-a označenog s L5?



- 19. Projektirajte sklop koji na ulaz n<sub>3</sub>n<sub>2</sub>n<sub>1</sub>n<sub>0</sub> dobiva 4-bitni podatak, a na izlazu daje 1 ako je taj podatak valjana znamenka kôda BCD. Minimalni oblik funkcije izlaza glasi:
  - a)  $n_3 \overline{n}_2 + \overline{n}_3 n_2 + \overline{n}_3 n_1 n_0 + n_3 \overline{n}_1 \overline{n}_0$
- d)  $\overline{n}_3 + \overline{n}_2 \overline{n}_1$

b)  $\overline{n}_3 + \overline{n}_2 n_0$ 

- e)  $n_3 \overline{n}_0 + \overline{n}_3 n_2 + \overline{n}_3 n_1 n_0 + n_3 \overline{n}_1 \overline{n}_0$
- c)  $n_3\overline{n}_0 + \overline{n}_3n_2 + \overline{n}_3n_1n_0 + n_3\overline{n}_1\overline{n}_0 + n_2$
- f) ništa od navedenog
- 20. U nastavku je prikazan VHDL opis izvedbe osnovnog SR bistabila uporabom dva sklopa NILI. Što nedostaje u označenom retku?

```
ENTITY sr IS PORT (
  s, r: IN std logic;
  q, qn: OUT std logic);
END sr;
ARCHITECTURE str OF sr IS
  SIGNAL Qint, Qnint: std logic;
  COMPONENT nili IS PORT (
    a, b: IN std logic;
    y: OUT std logic);
  END COMPONENT;
BEGIN
  q <= qint;</pre>
  qn <= qnint;
  s1: nili PORT MAP (s, gint, gnint);
  s2:
END str;
a) nili PORT MAP (r, qnint, qint);
                                      d) nili PORT MAP (s, qint, qnint);
b) nili PORT MAP (qint, qnint, q);
                                      e) nili PORT MAP (r, qn, q);
                                      f) ništa od navedenog
c) nili PORT MAP (q, qn, qint);
```