7. Aritmetički sklopovi

Sadržaj predavanja

- aritmetički sklopovi
- binarno zbrajalo
- zbrajanje u kodu
- binarno oduzimanje
- binarno množenje
- sklop za posmak

Aritmetički sklopovi

- značajna funkcija digitalnog sustava
 - ~ "obrada podataka", tj. obavljanje *aritmetičkih* i *logičkih* operacija:
 - važni podsustav
 - ~ procesor:
 - ALU: obavljanje operacija nad
 - cijelim brojevima (engl. integers)
 - miješanim (racionalnim) brojevima
 - glavni registri
 - upravljačka jedinica
 - algoritmi digitalne aritmetike


Aritmetički sklopovi

- "radni" dio procesora
 - ~ aritmetičko-logička jedinica, ALU (engl. Arithmetic-Logic Unit):
 - osnovna izvedba
 operacije nad cijelim brojevima
 - građa ALU:
 - binarno zbrajalo
 zbrajanje, oduzimanje, množenje, dijeljenje
 - jedinica za logičke operacije
 ~ I, ILI, NE, EX-ILI
 - sklop za posmak
 množenje, dijeljenje

Sadržaj predavanja

- aritmetički sklopovi
- binarno zbrajalo
 - poluzbrajalo
 - potpuno zbrajalo
 - višebitno paralelno zbrajalo
 - izdvojeno generiranje prijenosa
 - MSI izvedbe
 - akumulator
- zbrajanje u kodu
- binarno oduzimanje
- binarno množenje
- sklop za posmak

osnovni algoritam binarnog zbrajanja
 zbrajanje dva bita






$$S_{i} = A_{i}\overline{B}_{i} + \overline{A}_{i}B_{i} = A_{i} \oplus B_{i}$$

$$C_{i} = A_{i} \cdot B_{i}$$


sklopovska izvedba zbrajanja dva bita
 ~ poluzbrajalo (engl. half-adder)





$$S_{i} = A_{i}\overline{B}_{i} + \overline{A}_{i}B_{i}$$


$$= A_{i} \oplus B_{i}$$

$$C_{i} = A_{i} \cdot B_{i}$$









 zbrajanje s prijenosom ~ zbrajanje *tri* bita


$$C_{i} = \sum_{i} (3,5,6,7)$$

$$= \overline{A}_{i} B_{i} C_{i-1} + A_{i} \overline{B}_{i} C_{i-1} + A_{i} B_{i} \overline{C}_{i-1} + A_{i} B_{i} \overline{C}_{i-1}$$

$$= (\overline{A}_{i} B_{i} + A_{i} \overline{B}_{i}) \cdot C_{i-1} + A_{i} B_{i}$$

$$= (A_{i} \oplus B_{i}) \cdot C_{i-1} + A_{i} B_{i}$$

- sklopovska izvedba zbrajanja tri bita
 potpuno zbrajalo (engl. full-adder):
 kaskadiranje dva poluzbrajala!
 - $S' = A_i \oplus B_i$ $C' = A_i \cdot B_i$ $S_i = S' \oplus C_{i-1}$ $C_i = S' \cdot C_{i-1} + C'$ = C'' + C' $A_i \quad S_i \\
 H \quad C' \\
 B_i \quad C_i \\
 C'' \quad B_i \quad C_i$ C_{i-1}



VHDL ponašajni model potpunog zbrajala


```
library ieee;
use ieee.std_logic_1164.all;

entity potpunoZbrajalo is
   port (a, b, cin: in std_logic;
        s, cout: out std_logic);
end potpunoZbrajalo;


architecture ponasajna of potpunoZbrajalo is
   begin
        s <= a xor b xor cin;
        cout <= (a and b) or (a and cin) or (b and cin);
end ponasajna;</pre>
```

- izvedba potpunog zbrajala samo sklopovima NI s 2 ulaza:
 - C_i samo jednim dodatnim NI s 2 ulaza:

$$C_{i} = \overline{(A_{i} \oplus B_{i}) \cdot C_{i-1}} \cdot \overline{A_{i}B_{i}}$$
$$= (A_{i} \oplus B_{i}) \cdot C_{i-1} + A_{i}B_{i}$$




ukupni broj sklopova NI s 2 ulaza: 2 x 4 + 1 = 9



- zbrajanje višebitnih brojeva
 - ~ *iteriranje* (jednobitnih) potpunih zbrajala:
 - iteriranje u prostoru
 - paralelno izvršavanje operacije zbrajanja
 - ipak se prijenos širi "serijski" (engl. ripple carry)
 - a_0 PLUS b_0 ~ potpuno zbrajalo (uz $C_{i-1} = 0$)

Primjer: 4-bitno potpuno zbrajalo




- VHDL *strukturni* model *n*-bitnog zbrajala
 - općeniti model koji pozivom s n = 4 generira 4-bitni modul (parametar definiran s generic)
 - naredba generate generira *n* primjeraka komponente

```
library ieee;
use ieee.std logic 1164.all;
entity nBitZbrajalo is
  generic (n: positive);
                                                             b_3 a_3 b_2 a_2 b_1 a_1 b_0 a_0
  port (a, b: in std logic vector(n-1 downto 0);
        cin: in std logic;
                                                          Cout
              out std logic vector(n-1 downto 0);
        cout: out std logic);
end nBitZbrajalo;
architecture strukturna of nBitZbrajalo is
  signal carries: std logic vector(n downto 0);
  begin
    carries(0) <= cin;</pre>
    zbrajala: for i in 0 to n-1 generate
      begin
        zbrajalo: entity work.potpunoZbrajalo
                   port map (a(i),b(i),carries(i),s(i),carries(i+1));
      end generate;
  cout <= carries(n);</pre>
end strukturna;
```

 S_0

- višebitno paralelno zbrajalo
 MSI modul (obično 4-bitni)
 - mogućnost kaskadiranja
 ostvarivanje n-bitnih (n > 4) zbrajala
 - tipični primjer: 7483 (TTL, serija 74)


$$A = A_3 A_2 A_1 A_0$$
$$B = B_3 B_2 B_1 B_0$$
$$S = \Sigma_3 \Sigma_2 \Sigma_1 \Sigma_0$$





- višebitno paralelno zbrajalo
 - ~ *usporavanje* rada zbog *serijskog* rasprostiranje prijenosa:
 - za računanje S_i potreban C_{i-1} , i = 1, ..., n-1
 - najviše vremena treba za računanje S_{n-1} , C_{n-1}
 - za 4-bitno paralelno zbrajalo:

$$t_d \big|_{S3} = 3 \cdot t_d \big|_C + 1 \cdot t_d \big|_S$$
$$t_d \big|_{C3} = 4 \cdot t_d \big|_C$$



 rješenje problema serijskog rasprostiranja prijenosa izdvojenim generiranjem prijenosa:

$$C_{i} = A_{i}B_{i} + (A_{i} \oplus B_{i}) \cdot C_{i-1}$$

$$= G_{i} + P_{i} \cdot C_{i-1}$$

$$G_{i} = A_{i}B_{i}$$

$$P_{i} = A_{i} \oplus B_{i}$$


$$A_{i} \xrightarrow{C_{i-1}} S_{i}$$

$$B_{i} \xrightarrow{G_{i}} C_{i} \xrightarrow{P_{i}}$$

- G_i : generirajući član (engl. generate) $G_i = 1 \Rightarrow C_i = 1$ (bez obzira na $C_{i-1}(A_i \oplus B_i)$) ~ G_i "generira" prijenos
- P_i : propagirajući član (engl. propagate) $P_i = 1 \Rightarrow C_i = C_{i-1}$ ~ P_i "propagira" prijenos s prethodnog bita

- izdvojeno generiranje prijenosa,
 CLA (engl. carry look-ahead):
 - za *i*-ti bit u *n*-bitnom paralelnom zbrajalu:

$$C_i = G_i + P_i \cdot C_{i-1}$$



prvih nekoliko prijenosa: npr. za 4-bita

$$C_0 = G_0 \quad \text{jer je} \quad C_{-1} = 0$$

$$C_1 = G_1 + P_1 \cdot C_0 = G_1 + G_0 \cdot P_1$$

$$C_2 = G_2 + P_2 \cdot C_1 = G_2 + G_1 \cdot P_2 + G_0 \cdot P_2 \cdot P_1$$

$$C_3 = G_3 + P_3 \cdot C_2 = G_3 + G_2 \cdot P_3 + G_1 \cdot P_3 \cdot P_2 + G_0 \cdot P_3 \cdot P_2 \cdot P_1$$

razvoj za *i*-ti bit:

$$C_{i} = G_{i} + G_{i-1} \cdot P_{i} + G_{i-2} \cdot P_{i} \cdot P_{i-1} + \dots + G_{0} \cdot P_{i} \cdot P_{i-1} \cdot \dots \cdot P_{2} \cdot P_{1}$$

 izdvojeno generiranje prijenosa ostvareno sklopom drugog reda (tipa ILI-I) ∀ C_i:

$$C_{i} = G_{i} + G_{i-1} \cdot P_{i} + G_{i-2} \cdot P_{i} \cdot P_{i-1} + \dots + G_{0} \cdot P_{i} \cdot P_{i-1} \cdot \dots \cdot P_{2} \cdot P_{1}$$

- kašnjenje pri generiranju C_i: 2·t_{dls}
- uračunati t_d za generiranje G_i i P_i : još $2 \cdot t_{dls}$
- sveukupno kašnjenje: 4-t_{dls}

"malo drugačije" ostvarivanje C_i
 ~ manje kašnjenje pri generiranju C_i:

$$2 \cdot t_{dls} + t_{dls} = 3 \cdot t_{dls}$$

$$C_{i} = A_{i}B_{i} + (A_{i} \oplus B_{i}) \cdot C_{i-1}$$

$$= A_{i}B_{i} + \overline{A_{i}}B_{i}C_{i-1} + A_{i}\overline{B_{i}}C_{i-1}$$

$$= A_{i}B_{i} + (A_{i}B_{i}C_{i-1} + \overline{A_{i}}B_{i}C_{i-1}) + (A_{i}B_{i}C_{i-1} + A_{i}\overline{B_{i}}C_{i-1})$$

$$= A_{i}B_{i} + (A_{i}B_{i}C_{i-1} + A_{i}C_{i-1})$$

$$= A_{i}B_{i} + (A_{i} + B_{i}) \cdot C_{i-1}$$

$$= A_{i}B_{i}$$


$$G_{i} = A_{i}B_{i}$$

$$P_{i} = A_{i} + B_{i}$$
umjesto
$$P_{i} = A_{i} \oplus B_{i}$$

- MSI modul za izdvojeno generiranje prijenosa
 tipično 4-bitne komponente:
 - tehnološki problemi u ostvarenju I sklopova s (pre)velikim brojem ulaza!
 - kaskadiranje izdvojenog generiranja prijenosa za manji broj bitova:
 - broj bitova zbrajala

 → kašnjenje
 - i dalje postoji kašnjenje, ali ono ne raste toliko brzo kao kod zbrajala sa serijskim prijenosom!

 MSI sklop za izdvojeno generiranje prijenosa (engl. carry look-ahead generator, CLA generator), 74182:



$$\begin{split} C_{i-4} &= G_{i-4} \\ C_{i-3} &= G_{i-3} + G_{i-4} \cdot P_{i-3} \\ C_{i-2} &= G_{i-2} + G_{i-3} \cdot P_{i-2} + G_{i-4} \cdot P_{i-4} \cdot P_{i-3} \\ C_{i-1} &= G_{i-1} + G_{i-2} \cdot P_{i-1} + G_{i-3} \cdot P_{i-1} \cdot P_{i-2} \\ &+ G_{i-4} \cdot P_{i-1} \cdot P_{i-2} \cdot P_{i-3} \end{split}$$

 kaskadiranje MSI sklopova za izdvojeno generiranje prijenosa ~ P_i', G_i': izlazi za kaskadiranje

$$C_{i}^{'} = (G_{i} + G_{i-1} \cdot P_{i} + G_{i-2} \cdot P_{i} \cdot P_{i-1} + G_{i-3} \cdot P_{i} \cdot P_{i-1} \cdot P_{i-2})$$


$$+ G_{i-4} \cdot (P_{i} \cdot P_{i-1} \cdot P_{i-2} \cdot P_{i-3})$$

$$C_{i}^{'} = G_{i}^{'} + C_{i-4} \cdot P_{i}^{'}$$

$$P_{i}^{'} = P_{i} \cdot P_{i-1} \cdot P_{i-2} \cdot P_{i-3}$$

$$G_{i}^{'} = G_{i} + G_{i-1} \cdot P_{i} + G_{i-2} \cdot P_{i} \cdot P_{i-1} + G_{i-3} \cdot P_{i} \cdot P_{i-1} \cdot P_{i-2}$$

Primjer: zbrajanje
4-bitnih brojeva
s izdvojenim
generiranjem
prijenosa



Akumulator

zbroj *više n*-bitnih brojeva
 ~ *pribrajanje* parcijalnoj sumi = "*akumuliranje* "


$$S = x_0 + x_1 + x_2 + \dots + x_i + \dots$$

= $(\dots((((0) + x_0) + x_1) + x_2) + \dots + x_i) + \dots)$

- uobičajena situacija u računalima
- mora postojati registar za parcijalnu sumu

~ akumulator (engl. accumulator)

- značajni element arhitekture procesora
- paralelno zbrajalo + akumulator= (primitivna) ALU



Sadržaj predavanja

- aritmetički sklopovi
- binarno zbrajalo
- zbrajanje u kodu
 - BCD zbrajanje
 - BCD zbrajalo
- binarno oduzimanje
- binarno množenje
- sklop za posmak

- BCD kod
 - ~ zanimljiv za ljudsku upotrebu (prikaz brojeva!):
 - zbrajanje "BCD znamenki" = ?
 zbrajanje (4-bitnih) kodnih riječi BCD koda
 - primijeniti binarno zbrajalo
 ~ "ekonomičnost" sklopovlja (standardni modul!)
 - eventualna korekcija rezultata:
 - izbjeći zabranjene kombinacije (1010÷1111)
 - ispravno riješiti pitanje (aritmetičkog) preljeva

- analiza BCD zbrajanja
 - ~ 3 mogućnosti u ovisnosti o sumi:
 - suma < 10 \sim OK
 - 10 ≤ suma ≤ 15 ~ generirati ispravnu BCD znamenku + BCD prijenos
 - suma > 15 ~ generirati ispravnu BCD znamenku + BCD prijenos

očekuje se BCD rezultat (2 BCD znamenke) 0011

0111

- rezultat binarnog zbrajanja neispravan u kontekstu BCD koda
 - ~ korekcija:
 - oduzeti $10_{10} = 1010_2$
 - uz 4-bitni prikaz (kongruencija!): -10 = -16 + 6
 ~ oduzimanje 10 = pribrajanje 6


- detektirati potrebu za provođenjem korekcije!
 - ~ (parcijalna suma *nije* kodna riječ)

ILI (parcijalna suma > 15: dogodio se *preljev*!)

- neformalni algoritam:
 - zbrojiti "BCD znamenke" (kodne riječi BCD koda) kao binarne brojeve
 - if (preljev = 0) and (suma = kodna riječ iz BCD)
 then rezultat je ispravan
 else pribrojiti 6₁₀ = 0110₂
- sklopovski:


$$korekcija = S_3 \cdot (S_2 + S_1) + C_3$$

sklop BCD zbrajala:



Zadatak: nacrtati sklop za zbrajanje dva 4-znamenkasta BCD broja (uputa: na raspolaganju su moduli 1-znamenkastog BCD zbrajala)

VHDL strukturni model BCD zbrajala



```
library ieee;
use ieee.std_logic_1164.all;
entity BCDZbrajalo is
   port (a, b: in std_logic_vector(3 downto 0);
        s:    out std_logic_vector(3 downto 0);
        P:    out std_logic);
end BCDZbrajalo;
```

```
architecture strukturna of BCDZbrajalo is
  signal
          carries1: std logic vector(4 downto 0);
  signal
          carries2: std logic vector(3 downto 0);
  signal
                s1: std logic vector(3 downto 0);
  signal korekcija: std logic;
  signal
             ulaz2: std logic vector(2 downto 0);
begin
  carries1(0) <= '0';
  zbrajala1: for i in 0 to 3 generate
    begin
      zbrajalo: entity work.potpunoZbrajalo
                port map (a(i),b(i),carries1(i),s1(i),carries1(i+1));
    end generate;
  korekcija \leq (s1(3) and s1(2)) or (s1(3) and s1(1)) or carries1(4);
  ulaz2 <= '0' & korekcija & korekcija;
  carries2(0) <= '0';
  zbrajala2: for i in 0 to 2 generate
    begin
      zbrajalo: entity work.potpunoZbrajalo
                port map (s1(i+1),ulaz2(i),carries2(i),s(i+1),carries2(i+1))
    end generate;
  p <= carries1(4) or carries2(3);
  s(0) \le s1(0);
end strukturna;
```

 B_2 A_1


Sadržaj predavanja


- binarno zbrajalo
- zbrajanje u kodu
- binarno oduzimanje
 - potpuno odbijalo
 - odbijalo s 2 komplementom
- binarno množenje
- sklop za posmak

Binarno oduzimanje

potpuno odbijalo na način potpunog zbrajala:


A_i	B_i	C_{i-1}	D_i	C_{i}	
0	0	0	0	0	$D_{i} = S_{i} = \sum (1,2,4,7) = A_{i} \oplus B_{i} \oplus C_{i-1}$
0	0	1	1	1	$C_i = \sum_{i=1}^{l} (1,2,3,7)$
0	1	0	1	1	
0	1	1	0	1	$= A_i B_i C_{i-1} + A_i B_i C_{i-1} + A_i B_i C_{i-1} + A_i B_i C_{i-1}$
1	0	0	1	0	$= \left(\overline{A}_i \overline{B}_i + A_i B_i\right) \cdot C_{i-1} + \overline{A}_i B_i$
1	0	1	0	0	$= \frac{\langle A_i \oplus B_i \cdot C_{i-1} + \overline{A}_i B_i \rangle}{\langle A_i \oplus B_i \rangle}$
1	1	0	0	0	$= \left(\overline{\overline{A}}_{i} \oplus \overline{B}_{i}\right) \cdot \overline{C}_{i-1} + \overline{\overline{A}}_{i} \overline{B}_{i}$ $= \left(\overline{\overline{A}}_{i} \oplus \overline{B}_{i}\right) \cdot \overline{C}_{i-1} + \overline{\overline{A}}_{i} \overline{B}_{i}$
1	1	1	1	1	$= (A_i \oplus D_i) \cdot C_{i-1} + A_i D_i$





Binarno oduzimanje

potpuno odbijalo s dvojnim komplementom
 binarno zbrajalo + dodatno sklopovlje



$$c_0 = \begin{cases} 0 & \Sigma & a_3 a_2 a_1 a_0 + b_3 b_2 b_1 b_0 = s_3 s_2 s_1 s_0 \\ 1 & \Delta & a_3 a_2 a_1 a_0 - b_3 b_2 b_1 b_0 = d_3 d_2 d_1 d_0 \end{cases}$$

Binarno oduzimanje

- VHDL strukturni model potpunog odbijala s dvojnim komplementom:
 - generiranje primjerka parametrizirane komponente
 utvrđivanje vrijednosti parametra n
 naredbom generic map

```
library ieee;
use ieee.std logic 1164.all;
entity ZbrajaloOduzimalo is
  port (a, b: in std logic vector(3 downto 0);
                   out std logic vector(3 downto 0);
        s:
        operacija: in std logic;
        cout: out std logic);
end ZbrajaloOduzimalo;
architecture strukturna of ZbrajaloOduzimalo is
  signal b int: std logic vector(3 downto 0);
  begin
    m: entity work.nBitZbrajalo generic map (n => 4)
                                port map (a,b int,operacija,s,cout);
    xorovi: for i in 0 to 3 generate
    begin
      b int(i) <= b(i) xor operacija;</pre>
  end generate;
end strukturna;
                    FER-Zagreb, Digitalna logika 2020/21
```



Zadatak: ostvariti sklop za oduzimanje u BCD kodu

- izvesti algoritam oduzimanja
- nacrtati sklop za oduzimanje BCD znamenki
- napisati VHDL ponašajni model sklopa
- napisati VHDL strukturni model sklopa

Sadržaj predavanja

- aritmetički sklopovi
- binarno zbrajalo
- zbrajanje u kodu
- binarno oduzimanje
- binarno množenje
- sklop za posmak


- sklopovska izvedba sklopa za množenje binarnih brojeva (bez predznaka)
 - implementacija Hornerove sheme kombinacijskim sklopovima;
 npr. množenje 4-bitnih brojeva:

$$M \times N = ((M \cdot n_3 \cdot 2 + M \cdot n_2) \cdot 2 + M \cdot n_1) \cdot 2 + M \cdot n_0, n_i \in \{0,1\}$$

- posmak multiplikanda
 niz posmaknutih zbrajala
- odabir posmaknutog multiplikanda
 ~ niz koincidentnih sklopova (sklopovi I)
- broj stupnjeva~ broj bitova multiplikatora


Primjer: sklop za množenje binarnih brojeva bez predznaka (engl. unsigned array multiplier)

$$P = M \times N = (\mathbf{M} \cdot n_2 \cdot 2 + \mathbf{M} \cdot n_1) \cdot 2 + \mathbf{M} \cdot n_0, n_i \in \{0,1\}$$




sklop za množenje binarnih brojeva bez predznaka
 pridruživanje operacija – razina sklopovlja:

$$m_3 m_2 m_1 m_0 \times n_2 n_1 n_0 = p_6 p_5 p_4 p_3 p_2 p_1 p_0$$



$$1110 \times 101 = 1000110$$




Zadatak: nacrtati sklop za množenje binarnih brojeva M x N:

- $M = m_3 m_2 m_1 m_0$, $N = n_4 n_3 n_2 n_1 n_0$
- $M = m_7 ... m_0$, $N = n_3 n_2 n_1 n_0$

koristiti module 4-bitnih zbrajala

 VHDL strukturni model sklopa za množenje binarnih brojeva bez predznaka

$$M \times N = (M \cdot n_2 \cdot 2 + M \cdot n_1) \cdot 2 + M \cdot n_0, n_i \in \{0,1\}$$



```
library ieee;
use ieee.std_logic_1164.all;

entity Mnozilo4_3 is
   port (m: in std_logic_vector(3 downto 0);
        n: in std_logic_vector(2 downto 0);
        p: out std_logic_vector(6 downto 0));
end Mnozilo4 3;
```

```
architecture strukturna of Mnozilo4 3 is
                                                    m_0
  signal pom1: std logic vector(4 downto 0);
  signal pom2: std logic vector(3 downto 0);
                                                                        0
  signal pom3: std logic vector(4 downto 0);
  signal pom4: std logic vector(3 downto 0);
  signal pom5: std logic vector(4 downto 0);
                                                                         \sum_{1}
                                                                                      B₀
begin
                                                                             m_1
                                                                                          Σ
  prvi: for i in 0 to 3 generate
                                                    m_2
                                                                         \sum_{2}
                                                                                      lB₁
    begin
                                                                             m_2
      pom1(i) \le m(i) and n(0);
                                                                      A_2
                                                                                          \sum_{i}
                                                                                      Β<sub>2</sub>
    end generate;
                                                                      B_2
                                                                         \sum_{3}
  pom1(4) <= '0';
                                                                             m_3
                                                                                          \sum_{i}
  p(0) \le pom1(0);
                                                                                      B_3
  drugi: for i in 0 to 3 generate
    begin
                                                               n_1
                                                       n_0
      pom2(i) \le m(i) and n(1);
                                                                                     P = M \cdot N
    end generate;
  m1: entity work.nBitZbrajalo generic map (n => 4)
      port map (pom2,pom1(4 downto 1),'0',pom3(3 downto 0),pom3(4));
  p(1) \le pom3(0);
  treci: for i in 0 to 3 generate
    begin
      pom4(i) \le m(i) and n(2);
    end generate;
  m2: entity work.nBitZbrajalo generic map (n => 4)
      port map (pom4, pom3 (4 downto 1), '0', pom5 (3 downto 0), pom5 (4));
  p(5 downto 2) <= pom5(3 downto 0);
  p(6) \le pom5(4);
end strukturna;
```

 p_2

 p_4

 p_5

Zadatak: napisati parametrizirani VHDL strukturni model sklopa za množenje m-bitnog broja M s n-bitnim brojem N (parametri m i n)

- porast broja bitova:
 - multiplikanda:
 - ~ povećanje broja bitova zbrajala
 - multiplikatora:
 - ~ povećanje broja stupnjeva

- sklopovi za množenje unutar ALU:
 - iskoristiti binarno zbrajalo !!!
 uzastopno pribrajanje multiplikanda?
 - posebni (kombinacijski) sklop za množenje?
 - bolje
 - ~ "upravljani posmak" multiplikanda + pribrajanje parcijalnih produkata; operacija se *odvija u vremenu*:
 - sporije od *n*-stupanjskog rješenja (kombinacijskim sklopovima)
 - brže od uzastopnog pribrajanja multiplikanda
 - potreban sklop za posmak

Sadržaj predavanja

- aritmetički sklopovi
- binarno zbrajalo
- zbrajanje u kodu
- binarno oduzimanje
- binarno množenje
- sklop za posmak

- vrste posmaka (engl. shift):
 - logički
 - ~ posmak cijelih brojeva *bez predznaka* ili uzorka bitova:
 - posmak udesno: umetanje 0 s lijeva
 - posmak ulijevo: umetanje 0 s desna
 - aritmetički
 - ~ posmak cijelih brojeva *s predznakom* (2-komplement):
 - posmak udesno: ponavljanje najznačajnijeg bita (bit predznaka) radi ispravne interpretacije posmaknutog broja (dijeljenje!)
 - posmak ulijevo: umetanje 0 s desna
 - kružni
 - ~ "rotiranje" bitovnog uzorka

Primjer: posmak brojeva udesno


- posmak broja F0_H = 11110000₂
 - aritmetički: 11110000 >> 2 → 11111100 (FC)
 - logički: 11110000 >> 2 → 00111100 (3C)
- posmak broja 5050_H = 0101000001010000₂
 - aritmetički:
 01010000010100000 >> 4 → 000000101000000101
 - logički: isto!
- posmak broja BBCC_H = 1011101111001100₂
 - aritmetički:
 1011101111001100 >> 4 → 111110111100
 - logički: 1011101111001100 >> 4 → 0000101110111100

- sklop za posmak (engl. shifter):
 - direktno djelovanje na podatak u registru:
 - poseban tip registra ~ sekvencijski sklop
 - posmak se odvija u vremenu
 - (posebni) kombinacijski sklop:
 - posmak se ostvaruje iteriranjem sklopova
 - princip: mreža multipleksora


Primjer: 4-bitni sklop za kružni posmak

- posmak u smjeru viših težina
 posmak ulijevo
- posmak *udesno* za *k* mjesta
 posmak ulijevo za (*n k*) mjesta,
 n: broj bitova riječi


i	A_1	A_0	$\overline{\mathrm{DO}_3}$	DO_2	DO_1	DO_0
0	0	0	DI_3	DI_2	DI_1	DI_0
1	0	1	DI_2	DI_1	DI_0	DI_3
2	1	0	DI_1	DI_0	DI ₃	DI_2
3	1	1	$\overline{\mathrm{DI}_0}$	DI ₃	DI_2	DI_1



- izvedba sklopa za kružni posmak:
 - prva razina (A₀)
 ~ posmak ulijevo za *jedno* mjesto (A₀ = 1)
 - druga razina (A₁)
 posmak ulijevo za *dva* mjesta (A₁ = 1)




- sklop za posmak ulijevo:
 - nema "povratne veze" na rubovima sklopa
 - s desna umetati 0
 - posmak za 1, 2 ili 3 mjesta



Aritmetičko-logička jedinica

Primjer: primitivna 8-bitni ALU

- akumulator pohranjuje međurezultate računanja
- za K = 0 obavlja se zbrajanje, a za K = 1 oduzimanje $(uz C_{-1} = 1)$
- sklop za posmak omogućuje množenje/dijeljenje
- ulazni MUX 2/1 za omogućuje odabir novog operanda B ili ponavljanje operacije



Zadaci:

- napisati VHDL strukturni model sklopa za posmak ulijevo (uputa: pročitati str. 322-327 u knjizi Peruško, Glavinić: Digitalni sustavi)
- nacrtati 4-bitni sklop za posmak udesno za 1 do 3 mjesta; sklop ostvaruje logički i aritmetički posmak
- napisati VHDL strukturni model sklopa za posmak udesno
- nacrtati 4-bitni sklop za posmak koji ostvaruje:
 - posmak ulijevo za jedno mjesto
 - posmak udesno za jedno mjesto
 - bez posmaka
 - postavljanje konstante 0000

(uputa: koristiti multipleksore 4/1)

Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli. Poglavlje 8: Postupak projektiranja s osvrtom na jezik VHDL.
- binarno zbrajalo: str. 287-294
- binarno množenje: str. 295-296
- sklop za posmak: str. 322-327

Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- binarno zbrajalo: 7.35-7.37, 7.48-7.50, 7.53
- zbrajanje u kodu: 7.38, 7.42, 7.45, 7.52,
- binarno oduzimanje: 7.39, 7.40, 7.41
- binarno množenje: 7.43, 7.44, 7.51

Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 8: Digitalna aritmetika.
- binarno zbrajalo:
 - riješeni zadaci: 6.12, 8.7, 8.15, 8.16, 8.17, 8.19, 8.21-8.25
 - zadaci za vježbu: 6 (VHDL)
- zbrajanje u kodu:
 - riješeni zadaci: 8.8, 8.13, 8.14
 - zadaci za vježbu: 9-12
- binarno oduzimanje:
 - riješeni zadaci: 8.10-8.12, 8.18
 - zadaci za vježbu: 1-5, 13-14
- binarno množenje:
 - riješeni zadaci: 8.20, 8.23,
 - zadaci za vježbu: 1-5, 13-14