# 6. Standardni kombinacijski moduli

# Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

# Kombinacijski moduli

- dekompozicija sustava:
  - identifikacija češće korištenih podsustava/sklopova
     ~ moduli
  - kombinacijski moduli:
    - izlazi = f(ulazi)
    - ostvarivanje složenije (od I, ILI, NE) funkcije
  - tipične izvedbe:
    - MSI i LSI
    - čipovi/dijelovi čipa

# Kombinacijski moduli

- općenita podjela kombinacijskih modula:
  - specijalni:
    - ciljano projektirani za zadani sustav
    - optimalna izvedba
  - standardni:
    - "opće namjene" (engl. general purpose)
    - proizvodnja u velikim serijama
       niska cijena
    - široko korištene funkcije
  - univerzalni
    - ~ ostvarivanje proizvoljne Booleove funkcije



- ostvarivanje složenijih kombinacijskih funkcija:
  - dekoderi i pretvornici koda
  - sklopovi za odabir podataka
  - koderi
  - komparatori
  - aritmetički moduli

# Sadržaj predavanja

- kombinacijski moduli
- dekoder
  - binarni dekoder
  - dekodersko stablo
  - ostvarivanje Booleovih funkcija dekoderom
  - dekadski dekoder
  - demultipleksor
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator


#### Dekoder

- funkcija dekodiranja
   identificiranje kodne riječi nekog koda
- dekoder
  - ~ aktivan *samo jedan* izlaz, onaj koji "odgovara" narinutoj kodnoj riječi

*n* ulaza  $\rightarrow 2^n$  izlaza

$$Z_i = \begin{cases} 1 & \text{za} & i = A_{n-1} \dots A_0 \\ 0 & \text{za} & i \neq A_{n-1} \dots A_0 \end{cases}$$

- tipična oznaka:
  - <br/>
    <br/>
    dresa>/2<br/>
    broj adresa>




#### Dekoder

- podjela dekodera:
  - binarni dekoderi:
    - n = 2, 3, 4, ... ulaza  $\rightarrow$  "1-od-2<sup>n</sup>" izlaza
    - usmjeravanje informacije na jedan od izlaza
  - dekadski dekoderi:
    - n = 4 ulaza  $\rightarrow$  "1-od-10" izlaza
    - dekodiranje binarnih kodova za prikaz dekadskih znamenki npr. BCD, XS-3

#### Primjer: binarni dekoder 2/4

$$\overline{A}_{1}\overline{A}_{0} \equiv 00_{2} = 0_{10}$$
 $\overline{A}_{1}A_{0} \equiv 01_{2} = 1_{10}$ 
 $A_{1}\overline{A}_{0} \equiv 10_{2} = 2_{10}$ 
 $A_{1}A_{0} \equiv 11_{2} = 3_{10}$ 



upravljanje sklopom
 ulaz za omogućavanje
 E (engl. enable)


Е	A <sub>1</sub>	$A_0$	"0"	"1"	"2"	"3"
0	X	Χ	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

VHDL *ponašajni* model binarnog dekodera 2/4


```
library ieee;
use ieee.std_logic_1164.all;
entity dekoder24e is
  port (d: out std_logic_vector(0 to 3);
        a: in std_logic_vector(1 downto 0);
        e: in std_logic);
end dekoder24e;
architecture ponasajna of dekoder24e is
begin
  process (a,e)
  begin
    if(e = '0')
      then d <= "0000";
      else case a is
             when "00" => d <= "1000";
             when "01" => d <= "0100";
             when "10" => d <= "0010";
             when "11" => d <= "0001";
             when others => d <= "0000";
           end case;
    end if;
  end process;
end ponasajna;
```

• *struktura* dekodera 2/4:

$$\overline{A}_{1}\overline{A}_{0} \equiv 00_{2} = 0_{10}$$
 $\overline{A}_{1}A_{0} \equiv 01_{2} = 1_{10}$ 
 $A_{1}\overline{A}_{0} \equiv 10_{2} = 2_{10}$ 
 $A_{1}A_{0} \equiv 11_{2} = 3_{10}$ 



- stvarna izvedba:
  - ograničiti opterećenje ulazima
  - odvojni sklopovi
     ~ *jedinično* opterećenje
  - funkcijski ekvivalentna izvedba




 VHDL strukturni model binarnog dekodera 2/4

```
library ieee;
use ieee.std_logic_1164.all;
entity dekoder24e is
  port (d: out std_logic_vector(0 to 3);
        a: in std_logic_vector(1 downto 0);
        e: in std_logic);
end dekoder24e;
architecture strukturna of dekoder24e is
  signal al_komplement, a0_komplement: std_logic;
  begin
    sklop1: entity work.sklopNOT port map (a(1),a1_komplement);
    sklop2: entity work.sklopNOT port map (a(0),a0_komplement);
    sklop3: entity work.sklopAND3 port map (e,a1_komplement,a0_komplement,d(0));
    sklop4: entity work.sklopAND3 port map (e,a1_komplement,a(0),d(1));
    sklop5: entity work.sklopAND3 port map (e,a(1),a0_komplement,d(2));
    sklop6: entity work.sklopAND3 port map (e,a(1),a(0),d(3));
end strukturna;
```

- izvedbe dekodera
  - ~ MSI modul; npr. 74155 (dvostruki četveroizlazni)
    - zajedničke adrese A<sub>1</sub>, A<sub>0</sub>
    - oznake:

 $\overline{G}_1, \overline{G}_0$ : ulazi za omogućavanje


• dekoder 3-bitnih riječi:  $A_{02} = \overline{A}_{12} = A_2$ 



- dekoderi s većim (n > 16) brojem izlaza:
  - izvedba jednim modulom *nepraktična* ~ presloženi MSI modul
  - radije kaskadiranje
     ~ dekodersko stablo (engl. decoder tree):
    - općenita metoda
    - vrijedi za proizvoljno složeni modul; npr. izvedba dekodera sklopovima I

# *Primjer*: dekoder 4/16 kao dekodersko stablo


	$A_3$	$A_2$	$\mathbf{A}_1$	$A_0$	
			0	0	
	0	0	0	1 0	$D_0^1$
			1	0	
			1	1	
	0	1	0	0	$D_1^1$
			0	1	
			1	0	
$D^{0}$			1	1	
	1	0	0	0	$D_2^1$
			0	1	
				0	
			1	1	
	1	1	0	0	$D_3^{1}$
			0	1	
			1	0	$D_3$
			1	1	



 VHDL strukturni model dekoderskog stabla 4/16

```
library ieee;
use ieee.std_logic_1164.all;
entity dekoder416e is
  port (d: out std_logic_vector(0 to 15);
               std_logic_vector(3 downto 0);
        e: in std logic);
end dekoder416e;
architecture strukturna of dekoder416e is
  signal e tmp: std logic vector(0 to 3);
  begin
    sklop1: entity work.dekoder24e port map (e_tmp, a(3 downto 2), e);
```

end strukturna;



sklop4: entity work.dekoder24e port map (d(8 to 11), a(1 downto 0), e\_tmp(2)); sklop5: entity work.dekoder24e port map (d(12 to 15), a(1 downto 0), e\_tmp(3));

# Ostvarivanje funkcija dekoderom

- zapažanje:
  - izlazi dekodera = potpuno dekodirane kodne riječi
     mintermi


$$\overline{A}_1 \overline{A}_0 \equiv 00_2 = 0_{10}$$
 $\overline{A}_1 A_0 \equiv 01_2 = 1_{10}$ 
 $A_1 \overline{A}_0 \equiv 10_2 = 2_{10}$ 
 $A_1 A_0 \equiv 11_2 = 3_{10}$ 

- ostvarivanje logičkih funkcija dekoderom:
  - funkcija u kanonskom disjunktivnom obliku
  - "pokupiti" (funkcija ILI) izlaze koji odgovaraju mintermima zastupljenim u definiciji funkcije

# Ostvarivanje funkcija dekoderom

**Primjer:** 
$$f(A, B, C) = \sum m(0,2,3,5,6,7)$$

- f(A, B, C) → dekoder 3/8
- uočiti: ILI°I = (NI°NE)°I



#### Dekadski dekoder

- dekodiranje koda s N < 2<sup>n</sup>
  - ~ "nepotpuno" dekodiranje
    - broj izlaza < 2<sup>broj ulaza</sup>
    - tipični slučaj
      - ~ dekodiranje binarno kodiranih dekadskih znamenki
        - BCD
        - XS-3
        - 2421
        - itd.


#### Dekadski dekoder

#### Primjer: BCD-dekadski dekoder 7442

- oznake: D ~ najviša težina (2³)
- izlazi invertirani:
   zgodno kod kombiniranja sklopova
- uzorci 0 i 1 koji nisu kodne riječi:
  - ne prepoznaju se!
  - minimizacija sklopa
- varijante:

7443: XS-3


7444: XS-3 Gray



#### Dekadski dekoder

Primjer: izvedba dekodera "1-od-16" od dva 7442:

D: odabir jednog od dva dekodera 1/8



# Demultipleksor

- demultipleksor:
  - ulaz za omogućavanje dekodera
     raza za podatke
  - "usmjeravanje"/"raspodjela" ulaza na odabrani izlaz
     "demultipleksiranje"

<b>A</b> 1	$A_0$	"0"	"1"	"2"	"3"	
0	0	Е	0	0	0	
0	1	0	Е	0	0	
1	0	0	0	Е	0	3
1	1	0	0	0	Е	A <sub>1</sub> A <sub>0</sub>
	•		•	•	•	upravljanje (adresa)

# Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
  - funkcionalnost multipleksora
  - multipleksorsko stablo
  - ostvarivanje Booleovih funkcija multipleksorom
- prioritetni koder
- pretvornik koda
- komparator

- multipleksor:
  - odabir podataka~ "multipleksiranje"

upravljanje (adresa)

• funkcija *upravljane preklopke*:


$$Z = \begin{cases} I_i & \text{za} \quad i = A_{n-1} \dots A_0 \\ 0 & \text{za} \quad E = 0 \end{cases}$$



#### Primjer: multipleksor 4/1

- adrese se dekodiraju
- izlazi iz dekodera koincidiraju s ulazima I<sub>i</sub>
   propuštaju samo jedan od ulaza na izlazni ILI sklop

E	$A_1$	$A_0$	Z
0	Χ	Χ	0
1	0	0	I <sub>0</sub>
1	0	1	I <sub>1</sub>
1	1	0	<b>l</b> <sub>2</sub>
1	1	1	<b>I</b> <sub>3</sub>




VHDL ponašajni model multipleksora 4/1

```
entity mux41e is
  port (i: in std_logic_vector(0 to 3);
        a: in std logic vector(1 downto 0);
        e: in std_logic;
        z: out std logic);
end mux41e;
architecture ponasajna of mux41e is
begin
  process (i,a,e)
  begin
    if(e = '0')
      then z <= '0';
      else
        case a is
          when "00" => z <= i(0);
          when "01" => z <= i(1);</pre>
          when "10" => z <= i(2);
          when "11" => z \le i(3);
          when others => z <= '0';
        end case;
    end if;
  end process;
end ponasajna;
                    FER-Zagreb, Digitalna logika 2011/12
```



funkcija I je asocijativna
 "grupirati" I sklopove iz dekodera i koncidenciju




VHDL strukturni model multipleksora 4/1


```
entity mux41e is
 port (i: in std logic vector(0 to 3);
        a: in std_logic_vector(1 downto 0);
        e: in std logic;
        z: out std_logic);
end mux41e;
architecture strukturna of mux41e is
  signal al komplement, a0 komplement: std logic;
  signal rez: std_logic_vector(0 to 3);
 begin
   sklop1: entity work.sklopNOT port map (a(1),a1_komplement);
   sklop2: entity work.sklopNOT port map (a(0),a0 komplement);
   sklop3: entity work.sklopAND4 port map (e,al_komplement,a0_komplement,i(0),rez(0));
   sklop4: entity work.sklopAND4 port map (e,al_komplement,a(0),i(1),rez(1));
   sklop5: entity work.sklopAND4 port map (e,a(1),a0_komplement,i(2),rez(2));
   sklop6: entity work.sklopAND4 port map (e,a(1),a(0),i(3),rez(3));
   sklop7: entity work.sklopOR4 port map (rez(0),rez(1),rez(2),rez(3),z);
end strukturna;
```

Ε


- izvedba funkcije multipleksiranja na sabirničkoj liniji:
  - izlazni ILI → "upravljani spojeni ILI"
     ~ samo jedan sklop definira vrijednost V/N
  - sklopovi s tri stanja upravljani izlazima iz dekodera
  - (upravljani) odvojni sklop



- funkcija multipleksiranja:
  - ~ višestruko iskorištenje spojnih puteva
    - prijenos različitih podataka istim fizičkim spojnim putem
       "više logičkih kanala preko jedne fizičke linije"
    - vremenska podjela (vremenski multipleks)




- izvedbe multipleksora
  - ~ MSI modul; npr. 74153 (dvostruki četveroulazni)
    - zajedničke adrese A<sub>1</sub>, A<sub>0</sub>
    - *izdvojeni* ulazi za omogućavanje:  $\overline{E_1}, \overline{E_0}$



- multipleksori s većim (n > 16) brojem ulaza:
  - izvedba jednim modulom *nepraktična* ~ presloženi MSI modul
  - radije kaskadiranje
     ~ multipleksorsko stablo (engl. multiplexer tree)
  - izgradnja multipleksorskog stabla:
    - podjela tablice definicije funkcija u podtablice
       ulazi u MUX više razine
    - varijable viših težina na MUX "više razine"

# *Primjer*: multipleksor 16/1 kao multipleksorsko stablo



 VHDL strukturni model multipleksorskog stabla 16/1:

```
library ieee;
use ieee.std logic 1164.all;
entity mux161e is
  port (i: in std_logic_vector(0 to 16);
        a: in std_logic_vector(3 downto 0);
        e: in std_logic;
        z: out std logic);
end mux161e;
architecture strukturna of mux161e is
  signal rez: std logic vector(0 to 3);
  begin
    sklop1: entity work.mux41e port map (i(0 to 3),a(1 to 0),e,rez(0));
    sklop2: entity work.mux41e port map (i(4 to 7),a(1 to 0),e,rez(1));
    sklop3: entity work.mux41e port map (i(8 to 11),a(1 to 0),e,rez(2));
    sklop4: entity work.mux41e port map (i(12 \text{ to } 15), a(1 \text{ to } 0), e, rez(3));
    sklop5: entity work.mux41e port map (rez(0 to 3),a(3 to 2),e,z);
end strukturna;
```

# Ostvarivanje funkcija multipleksorom

- ostvarivanje logičkih funkcija multipleksorom:
  - funkcija multipleksiranja:
     m<sub>i</sub>: minterm predstavlja adresu

$$Z = \sum_{i=0}^{2^n - 1} I_i \cdot m_i$$

 definicija funkcije od n varijabli u kanonskom disjunktivnom obliku:


$$f(x_{n-1},...,x_0) = \sum_{i=0}^{2^n-1} \alpha_i \cdot m_i$$

• pridruživanje:  $\forall A_i = x_i, I_i = \alpha_i \Rightarrow Z = f(x_{n-1}, ..., x_0)$ 

### *Primjer*: ostvarivanje funkcije tri varijable

$$f(A,B,C) = \sum m(0,2,3,5,6,7)$$

- "simulacija rada permanentne memorije (ROM)"
- neefikasno! (∀ m<sub>i</sub> ∃ I<sub>i</sub>)




- rješenje trivijalnim rezidualnim funkcijama
   ~ efikasnije rješenje:
  - za  $f(x_{n-1},...,x_0)$  MUX s n-1 adresa ~  $2^{n-1}$  "informacijskih" ulaza
  - na ulaze MUX dovoditi funkcije varijable *najmanje* težine:

$$\varphi(x_0) = \{0,1,x_0,\overline{x}_0\}$$

- 2<sup>n-1</sup> informacijskih ulaza
   2<sup>n-1</sup> funkcija ostatka, *rezidualnih funkcija*
- rezidualne funkcije od jedne varijable
   *trivijalne* rezidualne funkcije

**Primjer:** 
$$f(A, B, C) = \sum m(0,2,3,5,6,7)$$

$A_1$ $A$	$egin{array}{c} A_0 \ B \end{array}$	C	ADRESIRANI ULAZ		f
0	0 0	0 1	$I_0$	1 0	$\overline{C}$
0	1	0 1	$I_1$	1	1
1 1	0	0 1	$I_2$	0	C
1 1	1 1	0 1	$I_3$	1	1



- rješenje netrivijalnim rezidualnim funkcijama:
  - "netrivijalne" rezidualne funkcije (>1 varijable)
     ~ obično presloženo rješenje
  - (također) kanonski oblik funkcije
     ~ nema minimizacije
  - pojednostavljivanje rješenja
     odabir prikladnog pridruživanja varijabli adresnim ulazima

**Primjer:** 
$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

- ostvarenje 16-ulaznim MUX
  - ~ standardno rješenje trivijalnim rezidualnim funkcijama
- ostvarenje 8-ulaznim MUX
  - ~ rezidualne funkcije od 2 varijable




ostvarenje 8-ulaznim MUX
 rezidualne funkcije od 2 varijable

$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

DE										ABC
		000	010	110	100	001	011	. 111	101	
	00	1	1		1			1		
	01	1				1	1		1	
	11						1	$\bigcap$ 1		
	10	1		1		1	1	1		
		$I_0$	$I_2$	$I_6$	$I_4$	$I_1$	$I_3$	$I_7$	$I_5$	

• ostvarenje 8-ulaznim MUX ~ rezidualne funkcije od 2 varijable:  $ABC \to A_2A_1A_0$  $f(A,B,C,D,E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$ 


i	A	В	C	$f_{res}=I_i$
	$A_2$	$A_1$	$A_0$	-1CS -1
0	0	0	0	$\overline{DE}$
1	0	0	1	$D \oplus E$
2	0	1	0	$\overline{D}\overline{E}$
3	0	1	1	D + E
4	1	0	0	$\overline{D}\overline{E}$
5	1	0	1	$\overline{D}E$
6	1	1	0	$D\overline{E}$
7	1	1	1	$D + \overline{E}$



## Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator


- funkcija kodiranja
  - ~ generiranje *binarne* kodne riječi nekog koda; potrebno osigurati da je *samo jedan* ulaz aktivan!
    - koder  $\sim$  aktivan samo jedan ulaz (npr.  $I_i = 1$ )  $2^n$  ulaza  $\rightarrow n$  izlaza
    - prioritetni koder
       ~ aktivno više ulaza, samo jedan djeluje!



- tipična oznaka:
  - 2<sup><broj adresa</sup>>/<broj adresa>

#### *Primjer*: koder 4/2


- ograničenje: uzorci ulaza s više 1
   ne mogu se pojaviti
- simbol "0" (~ I<sub>0</sub>) daje A<sub>1</sub>A<sub>0</sub> = 00
   ne utječe!



<b>l</b> 3	l <sub>2</sub>	<b>I</b> 1	I <sub>0</sub>	<b>A</b> <sub>1</sub>	Ao
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1



$$A_1 = I_3 + I_2$$
$$A_0 = I_3 + I_1$$



- prioritetni koder (engl. priority encoder)
   rješenje problema više aktivnih ulaza:
  - djeluje ulaz najvišeg prioriteta
  - svi ulazi = 0 ?~ poseban izlaz:

 $y = if I_3 or I_2 or I_1 or I_0 then 1 else 0$ 

<b>I</b> <sub>3</sub>	l <sub>2</sub>	l <sub>1</sub>	I <sub>0</sub>	<b>A</b> <sub>1</sub>	A <sub>0</sub>	у
0	0	0	0	Χ	Х	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1

VHDL ponašajni model prioritetnog kodera 2/4

```
library ieee;
use ieee.std_logic_1164.all;
entity priorityEncoder is
  port (I: in std_logic_vector(3 downto 0);
        A: out std_logic_vector(1 downto 0);
        y: out std logic);
end priorityEncoder;
architecture ponasajna of priorityEncoder is
  begin
    A <= "11" when I(3) = '1' else
         "10" when I(2)='1' else
         "01" when I(1)='1' else
         "00";
    y <= '0' when I="0000" else '1';
end ponasajna;
```

### Primjer: prioritetni koder 4/2 [Brown i Vranešić, 2000]

l <sub>3</sub>	l <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>	A <sub>1</sub>	$A_0$	у
0	0	0	0	Х	Х	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1




$$u_3 = I_3$$

$$u_2 = I_3 \cdot I_2$$

$$u_1 = \overline{I_3} \cdot \overline{I_2} \cdot I_1$$


$$u_0 = \overline{I_3} \cdot \overline{I_2} \cdot \overline{I_1} \cdot I_0$$

$$y = u_3 + u_2 + u_1 + u_0$$



$$\Rightarrow A_1 = u_3 + u_2$$

$$A_0 = u_3 + u_1$$



VHDL strukturni model prioritetnog kodera 2/4

```
library ieee;
use ieee.std logic 1164.all;
entity priorityEncoder is
  port (I: in std logic vector(3 downto 0);
        A: out std logic vector(1 downto 0);
                                                            U_1
        y: out std logic );
  end priorityEncoder;
architecture strukturna of priorityEncoder is
  signal n3,n2,n1,u3,u2,u1,u0: std logic;
  begin
    sklop1: entity work.sklopNOT port map (I(3),n3);
    sklop2: entity work.sklopNOT port map (I(2),n2);
    sklop3: entity work.sklopNOT port map (I(1),n1);
    u3 <= I(3);
    sklop4: entity work.sklopAND2 port map (n3,I(2),u2);
    sklop5: entity work.sklopAND3 port map (n3,n2,I(1),u1);
    sklop6: entity work.sklopAND4 port map (n3,n2,n1,I(0),u0);
    sklop7: entity work.sklopOR2 port map (u3,u2,A(1));
    sklop8: entity work.sklopOR2 port map (u3,u1,A(0));
    sklop9: entity work.sklopOR4 port map (u3,u2,u1,u0,y);
end strukturna;
```


## Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

- pretvornik koda (engl. code converter):
  - pretvorba kodnih riječi dvaju različitih kodova
  - isti princip kao kod dekodera i kodera:
    - dekoder
      - ~ kodna riječ → 1 aktivni izlaz
    - koder
      - ~ 1 aktivni ulaz → kodna riječ
  - različiti tipovi MSI modula
    - + mogućnost *kaskadiranja* (2-dimenzijske strukture)

#### Primjer: pretvornik BCD koda u 7-segmentni


- vrlo raširena primjena~ prikaz BCD znamenki
- element za prikaz
  - ~ *7-segmentni prikaz* (engl. 7-segment display)





tablica pretvorbe BCD u 7-segmentni kod





	<i>D</i> <sub>3</sub>	$D_2$	$D_1$	$D_0$							
	23	<b>2</b> <sup>2</sup>	21	$2^{0}$	a	b	С	d	e	f	g
	8	4	2	1							
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

#### Zadatak:

 napisati minimalne izraze za a, b, ..., g  $\begin{array}{c|c}
a \\
g \\
b \\
c
\end{array}$ 


- nacrtati sklop
- napisati VHDL ponašajni i strukturni model
- ponoviti sve za pretvornik heksadekadskih brojeva u 7-segmentni kod



## Sadržaj predavanja


- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

- komparator
  - ~ sklop za usporedbu dva *n*-bitna broja (npr. A i B)
    - obično cijeli brojevi bez predznaka
    - mogućnosti:
      - $\bullet$  A = B
      - A > B
      - A < B
    - MSI modul
      - ~ 4-bitni
        - + mogućnost *kaskadiranja*





usporedba po bitovima~ sklop EX-NILI



- izlaz A = B
   I funkcija usporedbi po bitovima
- izlaz A > B
   dominira prvi bit sa svojstvom A<sub>i</sub> > B<sub>i</sub>
   (počev od bita najviše težine)
- izlaz A < B</li>
   not ((A<sub>i</sub> > B<sub>i</sub>) or (A = B))

#### Primjer: 4-bitni komparator

- usporedba po bitovima:  $u_i = a_i \oplus b_i$ , i = 0,...,3
- izlaz A = B: "A = B"=  $u_3 \cdot u_2 \cdot u_1 \cdot u_0$
- izlaz A > B
  - $\sim$  rekurzivno utvrđivanje  $a_i > b_i$ , od bita najviše težine:

$$"a_{3} > b_{3}" = a_{3} \cdot \overline{b_{3}}$$

$$"a_{2} > b_{2}" = a_{2} \cdot \overline{b_{2}} \cdot u_{3}$$

$$"a_{1} > b_{1}" = a_{1} \cdot \overline{b_{1}} \cdot u_{3} \cdot u_{2}$$

$$"a_{0} > b_{0}" = a_{0} \cdot \overline{b_{0}} \cdot u_{3} \cdot u_{2} \cdot u_{1}$$


$$"A > B" = "a_{3} > b_{3}" + "a_{2} > b_{2}"$$

$$+"a_{1} > b_{1}" + "a_{0} > b_{0}"$$

• izlaz A < B: " $A < B'' = \overline{"A = B'' + "A > B"}$ 

#### Zadatak:

- nacrtati sklop 4-bitnog komparatora
- napisati tablicu kombinacija
- napisati VHDL ponašajni model sklopa
- napisati VHDL strukturni model sklopa



# Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- kombinacijski moduli: str. 253-254
- dekoder: str. 254-259
- multipleksor
   (funcionalnost, multipleksorsko stablo):
   str. 260-264, 266-267
- ostvarivanje Booleovih funkcija multipleksorom: str. 264-266

# Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- dekoder: 7.1, 7.3-7.6
- ostvarivanje Booleovih funkcija multipleksorom:
   7.7-7.26
- pretvornik koda: 7.47

## Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 5: Standardni kombinacijski moduli.
- dekoder:
  - riješeni zadaci: 5.2, 5.3, 5.9, 5.10, 5.11a, 5.12a
  - zadaci za vježbu: 6-12, 15, 19 (VHDL)
- multipleksor (funcionalnost, multipleksorsko stablo):
  - riješeni zadaci: 5.1
  - zadaci za vježbu: 1-5, 13-14
- ostvarivanje Booleovih funkcija multipleksorom:
  - riješeni zadaci: 5.5-5.8, 5.11b, 5.16 (VHDL), 5.17
  - zadaci za vježbu: 16-18, 20-29, 32
- komparator
  - zadaci za vježbu: 30, 31
     FER-Zagreb, Digitalna logika 2011/12