


11. Sekvencijski sklopovi

- konceptualizacija sekvencijskih sklopova
- kanonski modeli sekvencijskih sklopova
- projektiranje sinkronih sekvencijskih sklopova
- minimizacija memorije
- utjecaj tipa bistabila na ostvarenje
- analiza sinkronih sekvencijskih sklopova
- vremenski odnosi



Sekvencijski sklopovi

- sekvencijski sklopovi:
 - digitalni sklopovi koji imaju sposobnost pamćenja
 - izlaz je funkcija:
 - trenutnog stanja ulaza
 - trenutnog unutarnjeg stanja sklopa
 postoji memorija



- interpretacija memorije (npr. računala)
 - ~ pamćenje memorijskih riječi (= višebitni podaci)
 - → registri



Sekvencijski sklopovi

- definicije:
 - n bistabila → 2ⁿ stanja
 ~ strojevi stanja (engl. state machines)
 - stanja je konačno mnogo (2ⁿ)
 ~ strojevi s konačnim brojem stanja (engl. finite state machines)
 - slijed operacija u sekvencijskom sklopu
 "ugrađeni" algoritam:
 algoritamski stroj stanja
 - operacije se obavljaju bez čovjekove pomoći ~ automat: digitalni automat, konačni automat



Sinkroni sekvencijski sklopovi


- ograničenje na sinkrone sekvencijske sklopove!
 rad (promjena stanja) sinkroniziran s impulsima CP
 - značajno lakši postupak
 ~ sinkronizacija:
 - na globalni CP sustava
 - u odnosu na *najsporiju* stazu/element sustava
 ~ *sporije* od asinkronih sekvencijskih sustava
 - vrijeme je diskretizirano
 ~ projektiranje svedeno na kombinacijsko određivanje:
 - slijedećeg stanja sklopa
 - izlaza sklopa

na temelju sadašnjeg stanja sklopa i narinutih ulaza



Sinkroni sekvencijski sklopovi

- općenito strukturiranje sinkronog sekvencijskog sklopa
 ~ kanonski oblik:
 - kombinacijski (pod)sklop
 - memorija s *upravljanim* (= *sinkronim*) bistabilima
 ~ *registar* = (pod)sklop za pamćenje *višebitnih* podataka






Sinkroni sekvencijski sklopovi

- nekoliko modela opće strukture sinkronog sekvencijskog sklopa:
 - Mooreov model
 - Mealyjev model
 - mješoviti model

4


Mooreov i Mealyjev model

Mooreov model: "automat stanja"
 izlaz ovisi samo o unutarnjem stanju



A =
$$\langle I, O, S, \delta, \mu \rangle$$


 $\delta: S \times I \rightarrow S$
 $\mu: S \rightarrow O$





Mooreov i Mealyjev model


Mealyjev model: "automat prijelaza"
 izlaz ovisi o unutarnjem stanju i o ulazu



$$A = \langle I, O, S, \delta, \lambda \rangle$$

$$\delta: S \times I \to S$$

$$\lambda: S \times I \to O$$





Mooreov i Mealyjev model

ekvivalencija Mooreovog i Mealyjevog automata:

A =
$$\langle I, O, S, \delta, \lambda \rangle$$

 $\delta: S \times I \to S$
 $\lambda: S \times I \to O$
 s_i
 s_j

A =
$$\langle I, O, S, \delta, \mu \rangle$$

 $\delta: S \times I \to S$
 $\mu: S \to O$
 $s_i / s_j / s$

$$q^{n+1} = \delta(q^n, x^n)$$

$$z^n = \lambda(q^n, x^n)$$

$$q^{n+1} = \delta(q^{n}, x^{n})$$

$$z^{n} = \mu(q^{n})$$

$$= \mu(\delta(q^{n-1}, x^{n-1}))$$


$$= \mu'(q^{n-1}, x^{n-1})$$

- izlaz Mooreovog automata ovisi o prethodnom unutarnjem stanju i ulazu!
- moguć prijelaz iz jednog u drugi



Mooreov i Mealyjev model

- mješoviti model
 - ~ izdvojeni izlazi Mooreovog i Mealyjevog modela





Projektiranje sekvencijskih sklopova

- neformalni opis postupka (1):
 - specifikacija sekvencijskog sklopa
 ulazni jezik: verbalno, algoritamski, ...
 - 2. izrada dijagrama stanja / tablice stanja: $\sim m$: broj stanja, n: broj bistabila $2^{n-1} < m \le 2^n$
 - 3. minimiziranje broja stanja
 ~ smanjenje broja bistabila → minimizacija memorije!
 - 4. kodiranje stanja~ dodjela binarne kodne riječi pojedinom stanju:
 - prikladno pridruživanje
 ~ minimiziranje kombinacijskog (pod)sklopa
 - težak kombinatorni problem



Projektiranje sekvencijskih sklopova

- neformalni opis postupka (2):
 - 5. izbor tipa bistabila:
 - dobivanje *ulaznih* jednadžbi bistabila
 ~ uzbuda potrebna za odgovarajući prijelaz
 (→ generiranje slijedećeg stanja)
 - dobivanje izlaznih jednadžbi sklopa
 - minimizacija kombinacijskog (pod)sklopa
 - formalni zapis sekvencijskog sklopa
 npr. *logička shema* izbor tehnologije ostvarenja (SIC, ASIC, ...)



- standardni pristup
 - ~ Huffman-Mealyjeva metoda:
 - za potpuno specificirane sklopove
 - ~ ∀ unutarnje stanje definirano
 slijedeće unutarnje stanje + izlaz
 - minimizacija broja bistabila
 - ~ redukcija broja unutarnjih stanja nalaženjem *ekvivalentnih* (nerazlučivih) stanja
 - ekvivalentna stanja:
 - ~ ona iz kojih se *istom* pobudom (ulazni niz simbola) dobiva *isti* izlaz (izlazni niz simbola)



- ideja Huffman-Mealyjeve metode:
 - klasa ekvivalentnih stanja zamjenjuje ta stanja
 ~ automat s reduciranim brojem unutarnjih stanja
 ⇒ minimizirana memorija
 - početni (ne-minimalni) i konačni (minimalni) automat
 ~ ekvivalentni s obzirom na izvana opazivo ponašanja
 (engl. externally observable behavior):
 jednaki odziv na jednaku pobudu




- algoritam Huffman-Mealyjeve metode:
 - podjela unutarnjih stanja u najmanji mogući broj klasa ekvivalentnih stanja, tako da stanja u istoj klasi imaju iste izlaze
 stanja grupirati s obzirom na izlaze
 - daljnja podjela dobivenih klasa na podklase, tako da stanja iz iste klase prelaze u ekvivalentna stanja/klasu



Primjer: Huffman-Mealyjeva metoda

- sekvencijski sklop s jednim ulazom x i 8 stanja
- 8 = 2³ stanja → 3 bistabila Q₂, Q₁, Q₀
 romatraju se Q_i (*nema* drugih posebnih izlaza)
- rad sekvencijskog sklopa~ tablica stanja




an	q ⁿ⁺¹ , z ⁿ				
qn	xn=0	$x^n=1$			
q_0	q ₀ ,1	q ₄ ,0			
q_1	$q_{0},0$	$q_4,0$			
q_2	q ₁ ,0	$q_{5},0$			
q_3	q ₁ ,0	$q_5,0$			
q ₄	q ₂ ,0	$q_{6},1$			
q 5	q ₂ ,0	$q_{6},1$			
q_6	q ₃ ,0	q ₇ ,1			
q ₇	q ₃ ,0	q ₇ ,1			



• specifikacija automata:

a^n	q^{n+1}, z^n				
q^n	$x^n = 0$	$x^n = 1$			
q_0	$q_0,1$	$q_{4},0$			
q_1	$q_{0},0$	$q_{4},0$			
q_2	$q_{1},0$	$q_{5},0$			
q_3	$q_{1},0$	$q_{5},0$			
q_4	$q_{2},0$	$q_{6},1$			
q_5	$q_{2},0$	$q_{6},1$			
q_6	$q_{3},0$	$q_{7},1$			
q_7	$q_{3},0$	$q_{7},1$			





 klase ekvivalentnih stanja prema stanju izlaza
 ~ (početno) 3 klase

$$a = \{q_0\}$$

 $b = \{q_1, q_2, q_3\}$
 $c = \{q_4, q_5, q_6, q_7\}$




an	q ⁿ⁺¹ , z ⁿ				
qn	$x^n=0$	$x^n=1$			
q ₀	q ₀ ,1	q ₄ ,0			
Q ₁	$q_0,0$	q ₄ ,0			
q ₂	q ₁ ,0	q ₅ ,0			
q ₃	q ₁ ,0	q ₅ ,0			
Q4	q ₂ ,0	q ₆ ,1			
Q 5	q ₂ ,0	q ₆ ,1			
q ₆	q ₃ ,0	q ₇ ,1			
Q ₇	q ₃ ,0	q ₇ ,1			

klasa	а	b			C			
stanje	q ₀	q 1	q ₂	Q 3	Q4	q 5	Q ₆	q 7
sl. klasa	ас	аc	bс	рс	bс	bс	bс	bc
klasa	а	į, į				3		d
stanje	Q 0	q ₂	Q ₃	Q4	Q 5	Q ₆	q 7	q 1
sl. klasa	ас	d c	d c	bс	bс	bс	bс	ас



dijagram stanja:



nova tablica stanja

stanja u klasi	an	q _{n+}	¹ ,Z ⁿ
ekvivalencije	qn	xn=0	xn=1
q ₀	а	a,1	c,0
q 2, q 3	b	d,0	c,0
Q 4, Q 5, Q 6, Q 7	С	b,0	c,1
Q ₁	d	a,0	c,0



Kodiranje stanja

- kodiranje stanja
 - ~ pridruživanje binarne kodne riječi pojedinom stanju:
 - utječe na veličinu kombinacijskog sklopa
 - težak kombinatorni problem
 prihvatljiva podoptimalna rješenja
 - trivijalno kodiranje~ prirodni binarni kod



Kodiranje stanja

Primjer: kodiranje stanja

- kombinirana tablica stanja
 prijelaz + izlaz u ovisnosti o pobudi (ulazu)
- 4 stanja \rightarrow 2 bistabila (B₁, B₀)
- trivijalno kodiranje~ binarnim kodom

an	qn+1		Z ⁿ		
qn	xn=0	χ n=1	xn=0	xn=1	
а	а	С	1	0	
b	d	С	0	0	
С	b	С	0	1	
d	a	С	0	0	

/D . D . \n	(B ₁ B	$(B_1B_0)^{n+1}$		
$(B_1B_0)^n$	x=0	x=1	χ=	
00	00	10	_	
01	11	10	(
10	01	10	(
11	00	10	(

zn


 $\chi = 1$





Primjer : implementacija memorije D bistabilima

/D.D.\n	(E	$(B_1B_0)^{n+1}$		Z	'n	
$(B_1B_0)^n$	x=0		x=0 x=1		x=0	x=1
00	0	0	1	0	1	0
01	1	1	1	0	0	0
10	0	1	1	0	0	1
11	0	0	1	0	0	0












 posebno jednostavno dobivanje ulazne jednadžbe iz karakteristične:


$$B^{n+1} = D^n \Longrightarrow D^n = B^{n+1}$$


$$D_1 = X + \overline{B}_1 B_0$$

$$D_0 = \overline{X} \cdot (\overline{B}_1 B_0 + B_1 \overline{B}_0)$$
$$= \overline{X} \cdot (B_1 \oplus B_0)$$

$$Z = \overline{B}_1 \overline{B}_0 \overline{X} + B_1 \overline{B}_0 X$$










• logička shema:

$$D_{1} = X + \overline{B}_{1}B_{0}$$

$$D_{0} = \overline{X} \cdot (\overline{B}_{1}B_{0} + B_{1}\overline{B}_{0})$$

$$= \overline{X} \cdot (B_{1} \oplus B_{0})$$


$$Z = \overline{B}_{1}\overline{B}_{0}\overline{X} + B_{1}\overline{B}_{0}X = \overline{B}_{0} + (B_{1} \oplus X)$$





Primjer: izvedba memorije JK-bistabilima


koristi se uzbudna tablica:






• koriste se *uzbudne tablice*:


\mathbf{Q}^{n}		Q^{n+1}			J	K
0	\rightarrow	1	:	α	1	Χ
1	\rightarrow	0	:	β	Х	1
0	\rightarrow	0	:	0	0	Χ
1	\rightarrow	1	:	1	Х	0








• izvođenje ulaznih jednadžbi:






Qn+1



ulazne jednadžbe:



J_2					B_1B_0
		00	01	11	10
X	0		X	X	1
	1		X	X	

\mathbf{K}_1		00	01	11	$B_{1}B_{0}$
X	0	X	X	1	1
	1	X	X		


$$J_1 = B_0 + X$$
$$K_1 = \overline{X}$$

$$J_0 = B_1 \overline{X}$$
$$K_0 = X + B_1$$



logička shema:

$$J_0 = B_1 \overline{X}$$
 $J_1 = B_0 + X$ $Z = \overline{B_0 + (B_1 \oplus X)}$ $K_0 = X + B_1$ $K_1 = \overline{X}$





Izvedbe sekvencijskih sklopova

- mogućnosti izvedbe
 - ~ raspoloživa "tehnologija":
 - bistabili + kombinacijska logika (osnovni logički sklopovi)
 kao prije
 - registar (= niz D bistabila!) + ROM
 - registar + SPLD (npr. PLA, PAL, ...)
 - druga "univerzalna logika":
 - CPLD
 - FPGA
 - sekvencijski moduli




Izvedbe sekvencijskih sklopova

- sekvencijski moduli:
 - ~ cjeline koje sadrže kombinacijski sklop *i* memoriju (niz/skup bistabila ili registara)
- općenita klasifikacija:
 - standardni moduli: n-bitni
 - za funkcije tipa brojanja: npr. brojila
 - za funkcije tipa pohranjivanja podataka: npr. registri
 - univerzalni moduli
 - ostvarivanje proizvoljnih sekvencijskih sklopova (usp. generiranje Booleovih funkcija kombinacijskim modulima)



Izvedbe sekvencijskih sklopova

 primjer univerzalnog sekvencijskog modula
 ~ programirljivo sekvencijsko polje (engl. sequential PLA)





- analiza sinkronog sekvencijskog sklopa
 obrnuti postupak:
 - ponašanje (= rad) postojećeg sklopa?
 - formalni opis
- formalizmi poznati od prije:
 - tablica stanja
 prijelazi u sljedeća stanja, izlazi
 - dijagram stanja
 grafički prikaz tablice stanja
 - jednadžbe stanja
 - iz tablice stanja ili direktno iz logičke sheme
 - opis uvjeta za promjenu stanja bistabila:


$$B_i^{n+1} = f(B_0^n, B_1^n, \dots, B_{r-1}^n, x_0, \dots, x_{l-1})$$



- uobičajeni postupak analize:
 - očitati logičku shemu iz samog sklopa
 - iz *logičke sheme* izvesti:
 - ulazne jednadžbe za svaki bistabil
 Booleov izraz koji utvrđuje potrebnu pobudu za željeno ponašanje bistabila
 - izlazne jednadžbe za svaki izlaz
 - iz ulaznih jednadžbi bistabila i izlaznih jednadžbi ispisati *tablicu stanja*
 - ~ početno stanje = neko karakteristično stanje npr. kodna riječ 0 (000...0)



Primjer: analiza prethodnog sklopa



iz sheme sklopa očitano:

$$J_{1} = B_{0} + X \qquad J_{0} = B_{1}\overline{X}$$

$$K_{1} = \overline{X} \qquad K_{0} = X + B_{1}$$

$$Z = \overline{B_{0} + (B_{1} \oplus X)} = \overline{B_{1}}\overline{B_{0}}\overline{X} + B_{1}\overline{B_{0}}X$$



$$J_1 = B_0 + X$$


$$J_0 = B_1 \overline{X}$$

$$J_1 = B_0 + X$$
 $J_0 = B_1 \overline{X}$ $Z = \overline{B_1} \overline{B_0} \overline{X} + B_1 \overline{B_0} X$


$$K_1 = \overline{X}$$

$$K_0 = X + B_1$$

pridruživanje:







tablica stanja:

	X=0	X=1
а	a,1	c,0
b	d,0	c,0
С	b,0	c,1
d	a,0	c,0



n							n+1		
B ₁	B ₀	Χ	J_1	K_1	J_0	K_0	B ₁	B_0	Z
0	0	0	0	1	0	0	0	0	1
0	0	1	1	0	0	1	1	0	0
0	1	0	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	0	0
1	0	0	0	1	1	1	0	1	0
1	0	1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0
1	1	1	1	0	0	1	1	0	0



- vremenski odnosi u sekvencijskom sklopu
 ~ dvije značajne veličine:
 - maksimalna frekvencija rada sekvencijskog sklopa
 ~ najveća frekvencija CP,
 a da sklop (= svi njegovi bistabili)
 sigurno mijenja stanje kad to ulazi zahtijevaju
 - raskorak, razdešenost ritma
 najveće dozvoljeno kašnjenje okidanja bistabila u sklopu, a da sklop sigurno mijenja stanje kad to ulazi zahtijevaju




- maksimalna frekvencija rada sekvencijskog sklopa:
 - težnja
 ~ što viša f_{max}
 - veći broj operacija/sek
 - veća brzina rada digitalnog sklopa
 - problem
 ~ kašnjenje signala
 na stazi između *dva susjedna* stupnja (→ bistabila)
 - odrediti *najmanji* T_{min} = 1/f_{max}
 koji osigurava ispravno okidanje
 bistabila *sljedećeg stupnja*,
 za *najlošiju* stazu signala
 najviše kombinacijske logike između bistabila

4

Vremenski odnosi

• maksimalna frekvencija, f_{max} :



$$T_{\min} = t_{db} \big|_{\max} + n \cdot t_{dLS} \big|_{\max} + t_{setup} \big|_{\max} \Rightarrow f_{\max} = \frac{1}{T_{\min}}$$





- raskorak, razdešenost ritma (engl. clock skew):
 - takt (pobuda radi promjene stanja): tipično iz jedinstvenog generatora
 - problem s istovremenim okidanjem bistabila
 - različite duljine vodova do bistabila
 - preveliko ukupno opterećenje pobudnih sklopova
 signal CP se razvodi iz više pobudnih sklopova
 - više pojačala
 - različita kašnjenja pojedinih pojačala



Primjer: neistovremeno okidanje bistabila

- osigurati ispravan upis prethodnog stanja B₁ u B₂
- novo stanje B₁ ne smije se pojaviti na ulazu B₂
 prije nego je B₂ ispravno prihvatio prethodno stanje B₁








za najlošiji slučaj vrijedi:

$$(t_{dB1})_{\min} \ge (t_{H2})_{\max} + (t_{CS})_{\max}$$




 osigurati ograničenje razdešenosti ritma:

$$(t_{CS})_{\text{max}} \le (t_{dB1})_{\text{min}} - (t_{H2})_{\text{max}}$$


 t_{cs} : raskorak (engl. *clock skew time*)

 t_H : vrijeme držanja (engl. *hold time*)





Primjer: Prikazati osnovnu strukturu VHDL modela kojim se opisuje Mooreov stroj s konačnim brojem stanja. (Zbirka, zadatak 11.19)





```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automatMoore IS PORT (
   ulazi: IN std_logic_vector(N DOWNTO 0);
   reset: IN std_logic; -- inicijalizira početno stanje
   izlazi: OUT std_logic_vector(M DOWNTO 0);
   clock: IN std_logic
);
END automatMoore;
```



intuitivno kodiranje stanja
 poredanje stanja u binarnom kodu

```
ARCHITECTURE ponasanje OF automatMoore IS
  SIGNAL state_present, state_next: std_logic_vector(K DOWNTO 0);
  CONSTANT S0: std logic vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std logic vector(K DOWNTO 0) := "0...001";
BEGIN
  -- Blok koji modelira Kombinacijski dio (1) na temelju ulaza
  -- i trenutnog stanja računa sljedeće stanje.
 PROCESS (ulazi, state present)
 BEGIN
    -- na temelju signala iz liste osjetljivosti određuje se
    -- u koje bi sljedeće stanje sklop trebao prijeći.
    -- Npr. za bezuvjetan prijelaz u stanje S0:
    state next <= S0;
  END PROCESS;
```



```
-- Blok koji modelira Kombinacijski dio (2) na temelju
-- trenutnog stanja računa izlaz sklopa.
PROCESS(state_present)
BEGIN
-- na temelju trenutnog stanja odrediti izlaz sklopa:
    CASE state_present IS
        WHEN S0 => izlazi <= ...;
        WHEN S1 => izlazi <= ...;
        -- ...
        WHEN OTHERS => izlaz <= ...;
END CASE;
END PROCESS;</pre>
```



```
-- Blok koji modelira Sekvencijski dio na temelju signala
-- clock i asinkronih ulaza mijenja stanje
PROCESS (clock, reset )
BEGIN
  -- Provjera asinkronih ulaza
  IF reset = '1' THEN
    state present <= S0;
  -- Inače slijedi sinkrono djelovanje
  ELSIF falling_edge(clock) THEN
    state_present <= state_next;</pre>
  END IF;
END PROCESS;
```

END ponasanje;




alternativni (bolji?) način rada sa stanjima:
 → navesti oznake stanja, ali ne i način kodiranja

```
TYPE stateType IS (S0, S1, S2, S3);
SIGNAL state_present, state_next: stateType;
```




Primjer: Prikazati osnovnu strukturu VHDL modela kojim se opisuje Mealyjev stroj s konačnim brojem stanja. (Zbrika zadatak 11.20)





 verzija s registrima na izlazu (stabilne vrijednosti izlaza između dva susjedna impulsa CP)





```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY automatMealy IS PORT (
   ulazi: IN std_logic_vector(N DOWNTO 0);
   reset: IN std_logic;
   izlazi: OUT std_logic_vector(M DOWNTO 0);
   clock: IN std_logic
);
END automatMealy;
```



```
ARCHITECTURE ponasanje OF automatMealy IS
  SIGNAL state_present, state_next: std_logic_vector(K DOWNTO 0);
  CONSTANT S0: std_logic_vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std_logic_vector(K DOWNTO 0) := "0...001";
  SIGNAL izlazi_next: std_logic_vector(M DOWNTO 0);
BEGIN
  -- blok koji modelira KD1 i KD2;
  -- na temelju ulaza i trenutnog stanja računaju se
  -- sljedeće stanje i sljedeći izlazi;
  PROCESS( ulazi, state_present )
  BEGIN
    -- utvrđuje se koje će biti sljedeće stanje i izlaz;
    -- odluka se donosi na temelju trenutnog stanja i ulaza;
    -- npr. za bezuvjetni prijelaz u stanje S0 i sve '0'
    -- na izlazima:
    state_next <= S0;</pre>
    izlazi next <= "000..000"; -- niz od (K+1) nule.
  END PROCESS;
```




```
-- blok koji modelira Sekvencijski dio i registar;
  -- na temelju signala clock i asinkronih ulaza
  -- mijenja se stanje i izlaz
  PROCESS (clock, reset )
  BEGIN
    -- provjera asinkronih ulaza
    IF reset = '1' THEN
      state_present <= S0; -- postaviti stanje u S0
      izlaz <= "000...00"; -- postaviti izlaze u npr. '0'
    -- inače slijedi sinkrono djelovanje
    ELSIF falling edge(clock) THEN
      state present <= state next;</pre>
      izlazi <= izlazi next;
    END IF;
  END PROCESS;
END ponasanje;
```



Primjer: Stroj s konačnim brojem stanja (iz zbirke, zadatak 11.1) opisati VHDL-om. (Zbirka z*adatak 11.21*)

prikaz stroja:



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY automat1 IS PORT (
   input0: IN std_logic;
      y: OUT std_logic;
   clock: IN std_logic);
END automat1;
```


```
ARCHITECTURE Behavioral OF automat1 IS
  SIGNAL state_present, state_next: std_logic_vector(1 DOWNTO 0);
  CONSTANT S0: std logic vector(1 DOWNTO 0) := "11";
  CONSTANT S1: std logic vector(1 DOWNTO 0) := "01";
  CONSTANT S2: std logic vector(1 DOWNTO 0) := "10";
BEGIN
  PROCESS (input0, state present)
  BEGIN
    CASE state present IS
      WHEN S0 \Rightarrow IF input0 = '0' THEN state next \Leftarrow S0;
                   ELSE
                                          state next <= S1;
                   END IF;
      WHEN S1 => IF input0 = '0' THEN state_next <= S1;
                   ELSE
                                          state next <= S2;
                   END IF;
      WHEN S2 => IF input0 = '0' THEN state_next <= S2;</pre>
                   ELSE
                                          state next <= S0;
                   END IF;
      WHEN OTHERS =>
                                          state next <= S0;
    END CASE;
  END PROCESS;
```



```
PROCESS (state_present)
  BEGIN
    CASE state present IS
      WHEN S0 => y <= '1';
      WHEN S1 => y <= '0';
      WHEN S2 => y <= '0';
      WHEN OTHERS => y <= '0';</pre>
    END CASE;
  END PROCESS;
  PROCESS ( clock )
  BEGIN
    IF falling_edge(clock) THEN
      state_present <= state_next;</pre>
    END IF;
  END PROCESS;
END BEHAVIORAL;
```



Primjer: Stroj s konačnim brojem stanja (zbirka zadatak 11.2) opisati VHDL-om. (Zbirka zadatak 11.22)





```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY automat2 IS PORT (
  i1, i0 : IN std logic;
  o1 : OUT std_logic; o0 : OUT std_logic;
  ka : OUT std_logic;
  clock: IN std_logic);
END automat2;
ARCHITECTURE Behavioral OF automat 2 IS
  SIGNAL state present, state next: std logic vector(1 DOWNTO 0);
  SIGNAL of next, of next, ka next: std logic;
  CONSTANT S0: std_logic_vector(1 DOWNTO 0) := "00";
  CONSTANT S1: std_logic_vector(1 DOWNTO 0) := "01";
  CONSTANT S2: std logic vector(1 DOWNTO 0) := "10";
BEGIN
```



```
PROCESS(i1, i0, state present)
  VARIABLE pom: std_logic_vector(1 DOWNTO 0);
BEGIN
  pom := (i1, i0);
   CASE state present IS
    WHEN S0 =>
        CASE pom IS
          WHEN "00" => state next <= S1; o1 next <= '0';
                          o0 next <= '0'; ka next <= '1';
          WHEN "01" => state next <= S1; o1 next <= '0';
                          o0 next <= '1'; ka next <= '1';
          WHEN "10" => state next <= S1; o1 next <= '1';
                          o0 next <= '0'; ka next <= '1';
          WHEN "11" => state next <= S0; o1 next <= '0';
                          o0 next <= '0'; ka next <= '0';
            WHEN OTHERS => state next <= S0; o1 next <= '0';
                          o0 next <= '0'; ka next <= '0';
        END CASE;
```

4



```
WHEN S2 \Rightarrow
          CASE pom IS
            WHEN "00" => state_next <= S2; o1_next <= '0';</pre>
                          o0 next <= '0'; ka next <= '0';
            WHEN "01" => state next <= S2; o1_next <= '0';
                          o0 next <= '0'; ka next <= '0';
            WHEN "10" => state next <= S2; o1 next <= '0';
                          o0 next <= '0'; ka next <= '0';
            WHEN "11" => state next <= S0; o1 next <= '0';
                          o0 next <= '0'; ka next <= '0';
           WHEN OTHERS => state next <= S0; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
          END CASE;
       WHEN OTHERS =>
           state_next <= S0; o1 next <= '0';
           o0 next <= '0'; ka next <= '0';
 END CASE;
END PROCESS;
```



```
PROCESS( clock )
BEGIN

IF falling_edge(clock) THEN
    state_present <= state_next;
    o1 <= o1_next;
    o0 <= o0_next;
    ka <= ka_next;

END IF;
END PROCESS;</pre>
END Behavioral;
```