## 13. Memorijski moduli

## Sadržaj predavanja


- osnovne karakteristike memorija
- statičke memorije
- dinamičke memorije

- memorija
   digitalni (pod)sustav za pamćenje većeg broja podataka:
  - nadogradnja koncepta pamćenja
     osnovna interpretacija: skup registara
    - bistabil~ 1 bit
    - registar~ 1 podatak ("riječ")
    - memorija~ više riječi
  - osnovna jedinica informacije
     ~ memorijska riječ

- funkcija pamćenja
   primitivne (pod)funkcije:
  - pamćenje grupa bitova
  - pristup željenom podatku
  - *čitanje* iz memorije, *pisanje* u memoriju
- organizacija memorije:
  - memorijsko polje
     ~ skup memorijskih ćelija
  - sklopovi za pristup željenom podatku
  - sklopovi za čitanje i pisanje

- svojstva memorijskih ćelija:
  - razlučiva i lako prepoznatljiva stanja
  - održavanje stabilnog stanja:
    - postojane ćelije/memorije
      - ~ bez utroška energije proizvoljno dugo ostaju u *stabilnom* stanju; npr. magnetske memorije
    - nepostojane ćelije/memorije
      - ~ troše energiju za pamćenje, gube informaciju kod prestanka napajanja; npr. poluvodičke memorije


- paralelni pristup podacima
   paralelno svakoj riječi:
  - vrijeme pristupa jednako za sve riječi
     ~ paralelne memorije
  - "nasumični" pristup:
    - ~ pristup pojedinoj riječi *ne ovisi* o prethodnim pristupima (engl. Random Access Memory, RAM)



- adresa:
  - ~ "redni broj" riječi unutar memorije

$$W = 2^n \rightarrow a_{n-1}...a_1a_0$$

- serijski pristup podacima
   serijski po riječima (i bitovima):
  - pristup adresiranoj riječi
     od prve ili od prethodno adresirane riječi:
     serijske (sekvencijalne) memorije;
     npr. mg. trake, mg. diskovi, "veliki posmačni registri"
  - bitno različito vrijeme pristupa pojedinim riječima



- *čitanje i pisanje*:
  - "upisno-ispisne memorije"
    - ~ memorije *promjenjivog* sadržaja, "memorije" u užem smislu; (paralelne upisno-ispisne memorije: RAM)
  - ispisne memorije = permanentne memorije (ROM)
    - ~ u odnosu na čitanje, zanemarivo mali broj pisanja

- funkcijska podjela
   ~ smještaj u odnosu na digitalni sustav/procesor:
  - unutarnje (interne), "operativne"
     paralelne, velikih brzina (~ brzina CPU)
  - vanjske (eksterne)
     ~ CPU ne komunicira s njima neposredno:
    - posebna metoda pristupa podacima
       putem glavne memorije
    - znatno veći kapacitet,
       znatno manja brzina (t<sub>a</sub> ~ 5 ms)
    - uređaji~ diskovi, trake

- unutarnje, "operativne" memorije:
  - glavna memorija:
    - ~ glavni spremnik za programe, podatke, operacijski sustav, itd.
      - veličina (kapacitet) značajna, nije tako brza kao CPU
  - priručna memorija (engl. cache)
    - pohranjivanje manje količine upravo korištenih instrukcija (odsječak programa) i podataka
      - manja memorija, brzina ~ CPU, skupa!
      - primarna p. m. (engl. L1 cache):
         ~ u sklopu CPU (kapacitet ~ 1 MB)
      - sekundarna p. m. (engl. L2 cache):
         ~ na M/B (kapacitet ~ 16 MB)

- karakteristični parametri memorija:
  - kapacitet memorije: C = W·b
     ukupna količina bitova, okteta/riječi (bajtova)
  - vrijeme pristupa, t<sub>a</sub>:
    - ~ vrijeme potrebno za dohvat podatka, od zahtjeva za čitanje do pojave podatka na izlazu, uz prethodno postavljenu adresu npr. 5 ns  $< t_{\rm a\ tipično} < 70$  ns (suvremeni DRAM)
  - prosječno vrijeme pristupa,  $\overline{t_a}$ :
    - ~ za *sekvencijalne* memorije

$$\overline{t_a} = (t_a)_{\text{max}}/2$$

- karakteristični parametri memorija:
  - vrijeme ciklusa, t<sub>c</sub>:
     ~ minimalno moguće vrijeme između dva čitanja ili pisanja;
     za paralelne memorije
     općenito t<sub>c</sub> > t<sub>a</sub>
  - maksimalna frekvencija memorije: f<sub>M</sub>: = t<sub>c</sub><sup>-1</sup>
     ~ maksimalni broj čitanja/pisanja
     u jedinici vremena [sec];
     širina (frekvencijskog) pojasa memorije,
     u analogiji s elektroničkim pojačalima,
     jer f<sub>min</sub> = 0 (kad se ne čita/piše)

## Sadržaj predavanja

- osnovne karakteristike memorija
- statičke memorije
  - organizacija memorijskih modula
  - vremenski odnosi
  - projektiranje statičkih memorija
- dinamičke memorije

### Statičke memorije

- statičke memorije
   ~ memorijska ćelija je bistabil:
  - nepostojana memorija
  - elektronskim cijevima već u prvim digitalnim računalima (ENIAC, 1945)
  - danas poluvodička tehnologija
     posebno pojednostavljeni sklopovi:
    - što manja površina na čipu
       ~ veća gustoća pakiranja,
       manja vjerojatnost defekata
    - što manja disipacija









## Statičke memorije

- princip izvedbe memorijskog bistabila:
  - bipolarna izvedba
    - manje elemenata, mali hod u<sub>izl</sub> (pobuda logičkih sklopova?)





	bipolarne	MOSFET
kapacitet	manji	veći
brzina	veća	manja
cijena	veća	manja






- organizacija memorijskih modula
   karakteristični funkcijski blokovi:
  - dekoder adrese
  - memorijsko polje
  - međusklop:
    - pojačala za čitanje/pisanje: konverzija električkih razina, dvolinijskih reprezentacija






- organizacija memorijskog polja:
  - 2 D "dvodimenzijska"
     ~ linijsko adresiranje
  - 3 D "trodimenzijska"
     ~ koincidentno adresiranje
  - 2 ½ D
     ~ implementacijsko poboljšanje 2 D


- 2 D "dvodimenzijska" organizacija:
  - b ćelija jedne riječi
     ~ samo jedna adresna linija: linijsko adresiranje
  - 1 linija retka
    - ~ 1 izlaz dekodera







- 3 D "trodimenzijska" organizacija:
  - smanjiti veličinu dekodera za W>> :
    - preveliki i presloženi dekoder
    - preveliki broj izlaza iz dekodera
  - *koincidentno* adresiranje:
    - ~ memorijska se ćelija adresira koincidiranjem dvije adresne linije (retka i stupca)
      - koordinatni razmještaj ćelija
      - ćelije s 2 adresne linije
      - 2 dekodera koji su *upola manji*!


- koincidentno adresiranje
  - ~ memorijska polja *jednobitnih* riječi








- koincidentno adresiranje
   dekodiranje s dva dekodera:
  - broj riječi W = broj presjecišta:  $n/2 \rightarrow 2^{n/2} \cdot 2^{n/2} = 2^n = W$
  - broj izlaza iz dekodera:  $2^{n/2} + 2^{n/2} = 2 \cdot 2^{n/2} = 2\sqrt{2^n} = 2\sqrt{W}$




- koincidentno adresiranje
  - memorijska polja višebitnih riječi:
     više ravnina (~ memorijska polja)
     koja se "slažu" u "trećoj dimenziji"




- 2½ D organizacija:
  - ~ poboljšanje ponašanja 2 D organizacije: duljina (fizičke) linije bita = Wx "duljina bita":
    - C<sub>par</sub> 
       ⇒ veća kašnjenja
    - ponašanje prijenosne linije
    - rješenje:

```
    ~ podjela memorije na
        podpolja s manjim brojem riječi
        povećanog broja bitova:
        r podpolja → 1 fizička riječ od r logičkih riječi
```


- 2½ D organizacija
   podjela memorije na podpolja s manjim brojem riječi povećanog broja bitova:
  - r podpolja  $\rightarrow 1$  *fizička* riječ od r *logičkih* riječi
  - dva dekodera:
    - za fizičku riječ
    - "pristupni" MUX/DEMUX




# Primjer: modul 256x8 s 2½ D organizacijom memorijskog polja i 64 fizičke riječi



2½ D organizacija
 posebno jednostavna izvedba
 pristupnog MUX/DEMUX za b = 1:
 1-bitni memorijski moduli






## Vremenski odnosi statičkih memorija

### • ciklus *čitanja*:


parametar	značenje
<i>t</i> <sub>RC</sub>	trajanje ciklusa čitanja (između dvije promjene adrese)
$t_{ m a}$	vrijeme pristupa (pojava podataka na izlazu uz CE = 0)
t <sub>CO</sub>	kašnjenje u odnosu na $\overline{\text{CE}}$ (pojava podataka): podaci su na izlazu nakon max $(t_a, t_1+t_{CO})$
t <sub>OD</sub>	kašnjenje u odnosu na ĈĒ = 1 (uklanjanje podataka na izlazu)



## Vremenski odnosi statičkih memorija

#### • ciklus *pisanja*:

parametar	značenje
$t_{ m WC}$	trajanje ciklusa pisanja (između dvije promjene adrese)
<i>t</i> <sub>AS</sub>	vrijeme postavlja <u>nj</u> a <u>adr</u> ese: min kašnjenje R/W i CE u odnosu na početak ciklusa
<b>t</b> ₩	vrijeme pisanja; min trajanje R/W i CE
$t_{\sf WR}$	vrijeme otpuštanja (pri pisanju) ~ min vrijeme oporavka
$t_{ m DS}$	vrijeme postavljanja podatka
$t_{DH}$	vrijeme održavanja podatka



### Projektiranje statičkih memorija


- "projektiranje" memorije
   ~ izgradnja memorije većeg kapaciteta
   od modula manjeg kapaciteta
  - memorija W'×b'
  - memorijski moduli W×b
  - vrijedi  $W' = 2^n > W = 2^m, b' > b$

### Projektiranje statičkih memorija

- struktura memorije:
  - dekoder za viših (n-m) bitova adrese
     putem signala CE
  - ulazi bitova podatka b<sub>i</sub> spajaju se skupa
  - izlazi bitova podatka b<sub>i</sub> spajaju se skupa;
     izvedbe izlaza:
    - sklopovi s tri stanja
    - sklopovi sa slobodnim kolektorom
    - kombinacija ulaz-izlaz
  - niži adresni bitovi: paralelno na sve module
  - signal R/W također paralelno na sve module

### Projektiranje statičkih memorija


*Primjer*: memorija  $W' \times b'$ , moduli  $W \times b$ ,  $W' = 2^n > W = 2^m, b' > b$ 




## Sadržaj predavanja

- osnovne karakteristike memorija
- statičke memorije
- dinamičke memorije

- povećanje kapaciteta poluvodičke memorije
   ~ smanjenje veličine memorijske ćelije:
  - pohranjivanje bita podatka:
     ~ naboj na C
    - dovoljan jedan MOSFET tranzistor
    - $C = C_{par}$ : međuelektrodni kapacitet
  - pamćenje informacije
     ~ C<sub>par</sub> se izbija zbog površinske vodljivosti



 rješenje problema gubitka naboja dinamičke memorijske ćelije:



- periodičko čitanje sadržaja memorijske ćelije i ponovno upisivanje (~ 2 ms):
   ~ osvježavanje (engl. refreshing)
- memorije s dinamičkim memorijskim ćelijama:
   ~ dinamičke memorije, DRAM (engl. Dynamic RAM)

- čitanje informacije
   ~ adresirati ćeliju:
  - očitanje napona na C:
     ~ dobro pojačalo za čitanje (engl. sense amplifier)

$$U_b \propto \frac{C}{C_b + C} \approx \frac{C}{C_b}$$

- zbog C<sub>b</sub> >> C (duga linija bita!) čitanje je destruktivno!
   nakon čitanja ponovni upis podataka
- pisanje informacije
   adresirati ćeliju i upisati podatak s linije bita

- suvremeni DRAM:
  - ~ jednotranzistorske ćelije: kapaciteti ~ više Gbit/modul
    - drastično smanjena površina memorijske ćelije: npr. 64 K: 250 μm² → 4 M: 8,9 μm² (CMOS)
       ~ C također smanjen!
    - povećana osjetljivost na "meke" pogreške
       qubitak informacije zbog α-zraka
       (kozmičke zrake, Sr u materijalu kućišta IC)
    - rješenje problema:
      - posebne izvedbe C
      - dodatni sklopovi za zaštitu podatka (ECC)
         tipično Hammingovi kodovi

- organizacija DRAM
   ~ jedan dekoder: 2 D ili 2 ½ D (povoljnije)
  - gustoća pakiranja bitova 7 :
    - veličina chipa
    - kućište 🔌
    - broj izvoda (broj adresnih linija 
       →)?
  - *smanjiti* broj izvoda za adrese *multipleksiranjem*:
    - veličina IC 🔰 :
      - broj IC na PCB
      - kapacitet memorije
    - posebno sklopovlje za multipleksiranje
    - usporavanje rada memorije

*Primjer*: DRAM modul 4116/2118 (16 K x 1)


kućište: DIP sa 16 izvoda

7 adresa za 16 K =  $2^{14}$ :

$$A_{13} ... A_0 \sim MUX(A_6 ... A_0, A_{13} ... A_7)$$

- 2 UI podatka
- 1 čitaj/piši
- 2 impulsa upisa adrese
- 4/2 napajanja

organizacija: 2 ½ D



vremenski dijagram čitanja/pisanja za 4116/2118:


 $\overline{ROW} \sim \text{signal odabira } \overline{RAS}/\overline{CAS}$ 

RAS (engl. Row Address Strobe)

~ impuls upisa adrese retka

CAS (engl. Column Address Strobe)

~ upis adrese stupca



 $\overline{\mathit{WE}}$  A<sub>6</sub>/A<sub>13</sub> ..... A<sub>0</sub>/A<sub>7</sub>

 $D_{IN}$ 

4116

 $D_{OUT}$ 

 $\overline{RAS}$   $\overline{CAS}$ 


- osvježavanje
   adresiranje samo retka ili stupca:
   osvježavaju se sve ćelije retka/stupca
- vrste osvježavanja:
  - distribuirano:
    - ~ ∀ 2 ms/broj\_redaka (ili broj\_stupaca) ubaciti ciklus osvježavanja u sustavske cikluse
  - usnopljeno (engl. burst refreshing)
    - ~ ∀ 2 ms osvježiti sve retke (stupce): ubaciti odgovarajući broj ciklusa osvježavanja

npr. DRAM 16 K x 1 (4116/2118)  
16 K = 128 x 128  
$$\rightarrow$$
 2 ms/128 = 15,63  $\mu$ s  $\rightarrow$   $\forall$  15  $\mu$ s

- izvedba osvježavanja:
  - posebna sklopovska podrška (MSI)
    - ~ MUX za adresu, s ugrađenim brojilom osvježavanja: male memorije, starije rješenje
  - sklopovska podrška ugrađena u μP
    - ~ generiranje adrese osvježavanja za vrijeme dekodiranja instrukcije: npr. 8-bitni μP (npr. Zilog Z.80)
  - pseudostatičke memorije
    - ~ ugrađeno sklopovlje za osvježavanje: transparentno za sustav!

*Primjer*: memorija izvedena DRAM modulima 16 K x 1 (4116/2118)

ubaciti sklop za osvježavanje



# Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 12: Spremnici podataka.
- osnovne karakteristike memorija: str. 459-464
- statičke memorije: str. 465-477
- dinamičke memorije: str. 477-482



- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 12: Spremnici podataka.
- osnovne karakteristike memorija: 12.1, 12.2
- statičke memorije: 12.3-12.6, 12.9
- dinamičke memorije: 12.7

## Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 12: Memorije.
- osnovne karakteristike memorija:
  - riješeni zadaci: 12.1
- statičke memorije:
  - riješeni zadaci: 12.6, 12.8
  - zadaci za vježbu: 1
- dinamičke memorije:
  - riješeni zadaci: 12.3, 12.4
  - zadaci za vježbu: 4