ZIMSKI ISPITNI ROK IZ DIGITALNE LOGIKE

Grupa D

1	Oktet AC ₍₁₆₎ potrebno je zaštititi uporabom Hammingovog koda, koristeći neparni paritet. Kako					
	glasi Hammingova kodı	na riječ?				
	a) 001101010011	c) 10100		,	111101001100	
	b) 011101001100	d) 00110			ništa od navedenoga	
2	Broj 324 ₍₁₀₎ potrebno je kodirati kodom XS-3. Kako glasi zapis tako kodiranog broja?					
	a) 001100100100	c) 10100		/	101000111	
	b) 101000100111	d) 01100	1010111	1)	ništa od navedenoga	
3	Ostvariti NI(A,B) samo funkcijom NILI. Zapis NILI(x,x) pokraćen je u NILI(x). Rješenje je:					
	a) NILI(NILI(A), NILI b) NILI(NILI(A,B))	` //	NILI(NILI(A), I A,NILI(B))	\ ///	NILI(NILI(A,B), B) ništa od navedenoga	
4	Koju funkciju ostvaruje sklop na slici?					
	$ \begin{array}{c c} A & =1 \\ C & \geq 1 \end{array} $ $ \begin{array}{c c} A & =1 \\ \& & f(A,B,C) \end{array} $					
	a) $\prod M(1,2,3,4,5)$	c) $\sum m($	0,1,3)	e)	$\prod M(0,1,6,7)$	
	b) $\sum m(2,3,4,5,6)$	d) $\prod M$			ništa od navedenoga	
5				0.000101110	4.5)	
	Kako glasi minimalni za	apis funkcije $f(A, I)$	$(B,C,D)=\sum m($	0,2,8,9,10,11,13,	15) u obliku sume	
	produkata?					
	a) $AB + D$ b) CD	c) $\overline{A}\overline{D} + AC$	d) $\overline{B}\overline{D} + AD$	e) $AB+C$	f) ništa od navedenoga	
6	Nakon prvog koraka me neoznačeni ostali:	tode Quine-McClu	skey (konstrukc	ija čitave prve t	ablice), u tablici su kao	
	a) svi implikantib) svi primarni implikac) svi implikanti koji č		e) isključivo	anti koji nisu bi svi bitni primar vedenoga		
7	Ako se sklopu porodice povećati frekvenciju rad				(približno) smije	
	a) oko 10% b) oko 5	5% c) oko 23%	d) oko 87%	e) oko 43%	f) ništa od navedenoga	
8	Izlaz jednog logičkog sklopa spojen je na ulaze 5 drugih logičkih sklopova. Logički sklopovi su iste vrste. Poznati su sljedeći parametri: U _{OHmin} = 4,5V, U _{OLmax} =1,1V, U _{IHmin} =3,5V, U _{ILmax} =1,5V. Kolika je maksimalna istosmjerna smetnja uz koju će sklopovi i dalje sigurno raditi ispravno?					
	a) 1V b) 3V	c) 2V	d) 0,5V	e) 0,4V	f) ništa od navedenoga	
9	Broju $n \in \{0,,15\}$ bina broj $d_3d_2d_1d_0$ zapisan u dvije manje značajne zn Grayevom kodu. Ovu funkciju potrebno j 8×4 i multipleksorima p od 2 do 3? Numeracija I heksadekadskom zapisu	Grayevom kodu. Fu amenke d ₁ d ₀ pridru e ostvariti permane rema slici. Što treb okacija kreće od 0	inkcija <i>f(n)</i> svak ženog broja zap ntnom memorija upisati u mem a odgovori su da	com <i>n</i> pridružujosanog u om kapaciteta oriju na lokacijo	e n_2 A_2 A_1 A_2 A_3 A_4 A_4 A_5 A_5 A_5 A_5 A_5 A_5 A_5 A_7 A_8 A_8 A_8 A_9 $A_$	
	u_j v_j v_j v_j	υ, D, 1	$\omega_j \subset , 1$	\sim_j \cdot , \cdot	i, mou ou navouonoga	

a) 13

b) 15


c) 25

d) 21

e) 17

f) ništa od navedenoga

10	Razmotrite općeniti problem realizacije triju Booleovih funkcija od 5 varijabli (sve funkcije ovise o istih 5 varijabli). Sve tri funkcije ostvarujemo jednom ispisnom memorijom dimenzija $n\times12$; pri tome koristimo još i tri multipleksora $4/1$: na podatkovne ulaze prvog dovedeni su podatkovni izlazi d_0 - d_3 memorije, na podatkovne ulaze sljedećeg izlazi d_4 - d_7 memorije te na podatkovne ulaze posljednjeg d_8 - d_{11} memorije. Na izlazima mulipleksora očitavamo tražene funkcije. Koliko minimalno adresnih bitova treba imati razmatrana ispisna memorija?				
	a) 2 b) 5 c) 32 d) 3 e) 12 f) ništa od navedenoga				
11	Na raspolaganju je 8-bitno paralelno zbrajalo na čije su ulaze dovedena dva broja. Ako su kašnjenja pojedinog potpunog zbrajala t _{dS} =6ns (bit sume) i t _{dC} =4ns (bit prijenosa), koliko iznosi ukupno kašnjenje sklopa?				
	a) 48ns b) 46ns c) 34ns d) 32ns e) 38ns f) ništa od navedenoga				
12	Što vrijedi kod sklopa za zbrajanje izvedenog uporabom izdvojenog generiranja prijenosa?				
	a) vrijeme izračuna rezultata zbrajanja ne ovisi o broju bitova pribrojnika b) propagirajući član u potpunom zbrajalu računa se kao $\overline{a}_i \cdot b_i$				
	c) uz veći broj bitova pribrojnika, kašnjenje je veće nego kod korištenja običnog zbrajala				
	d) generirajući član u potpunom zbrajalu računa se kao $a_i + b_i$				
	e) prijenosi za potpuna zbrajala pojavljuju se od prvog prema zadnjem, svaki uz neko kašnjenje f) ništa od navedenoga				
13	Sklop za posmak je prikazan shemom. Na adresne ulaze sklopa (A ₁ A ₀) dovedena je kombinacija 01. Koji od ponuđenih podataka treba dovesti na ulaz sklopa DI ₃ DI ₂ DI ₁ DI ₀ da bi se na izlazu dobila kombinacija 1101?				
	a) 1101 b) 0110 c) 1110 d) 1010 e) 0011 f) ništa od navedenoga				
14	Zadan je dijagram stanja automata na slici. Stanja su kodirana na sljedeći način: 00 =Game over, 01 =Main menu, 10 =Game paused, 11 =Game running. Ulaz je označen slovom I ; izlaz je naveden u uglatim zagradama. Automat je potrebno ostvariti pomoću dva bistabila D (B_1 i B_0). Na ulaz D bistabila B_1 potrebno je dovesti:				
	Game running [©©]				
	a) $Q_1\overline{Q}_0 + IQ_0$ b) $I\overline{Q}_1Q_0$ c) IQ_1Q_0 d) $\overline{Q}_1 + IQ_0$ e) $IQ_1\overline{Q}_0$ f) ništa od navedenoga				
15	Potrebno je realizirati dekodersko stablo sa šest adresnih ulaza. Na raspolaganju su dekoderi 2/4. Koliko dekodera 2/4 je potrebno?				



Memorija kapaciteta 256x2 bita ima 2½D organizaciju gdje jednu fizičku riječ čini osam logičkih riječi. S koliko se bitova adresira dekoder retka?

a) 32 b) 16 c) 5 d) 2 e) 8 f) ništa od navedenoga

Zadatak 25 potrebno je riješiti na lijevoj, a zadatak 26 na desnoj strani unutrašnjosti košuljice. Oba zadatka ručno se pregledavaju i boduju te kod njih nema negativnih bodova.

```
Troulazni konfigurabilni logički blok (CLB) sklopa FPGA temeljen na preglednoj tablici (LUT-u) i
bistabilu tipa D u VHDL-u je modeliran sklopom clb čije je sučelje dano u nastavku.
ENTITY clb IS PORT (
  a: in std logic vector(2 downto 0);
  lut: in std logic vector(0 to 7);
  s, clk: in std logic;
  q: out std logic
); END clb;
Pri tome, ako je s=0, na izlaz CLB-a se propušta izlaz LUT-a dok se za s=1 na izlaz propušta izlaz
bistabila. Uporabom tih komponenti ostvaren je sklop automat čiji je model prikazan u nastavku.
ENTITY automat IS PORT (
 a, clk: in std logic;
o: out std logic
); END automat;
ARCHITECTURE arch OF automat IS
  SIGNAL q: std logic vector(1 downto 0);
  SIGNAL x: std logic vector(2 downto 0);
  x \le a \& q(1) \& q(0);
  clb0: ENTITY work.clb PORT MAP (x, "10101010", '1', clk, q(0));
  clb1: ENTITY work.clb PORT MAP (x, "01101001", '1', clk, q(1));
  clb2: ENTITY work.clb PORT MAP (x, "11001100", '0', clk, o);
END arch;
Uz pretpostavku da je stanje S_i kodirano binarnom reprezentacijom od i, nacrtajte dijagram
promjene stanja ovog automata.
```

Na raspolaganju je komponenta posmreg (posmačni registar s paralelnim izlazima koji posmiče od q₂ prema q₀). Sučelje sadrži ulaz clk za signal takta, serijski ulaz sin te izlaz q:

std_logic_vector(2 downto 0), tim redoslijedom. Na raspolaganju je i mux41 (multipleksor 4/1) čije se sučelje sastoji od podatkovnih ulaza d: std_logic_vector(0 to 3), adresnih ulaza a: std_logic_vector(1 downto 0), te izlaza y, tim redoslijedom. Tom komponentom ostvareno je sinkrono brojilo čiji je VHDL opis dan u nastavku.

```
ENTITY brojilo IS PORT (
  clk: in std_logic;
  o: out std_logic_vector(2 downto 0)
); END brojilo;
ARCHITECTURE arch OF automat IS
  signal q: out std_logic_vector(2 downto 0);
  signal d: out std_logic_vector(0 to 3);
  signal a: out std_logic_vector(1 downto 0);
  signal sin, nq: std_logic;
BEGIN
  pr: ENTITY work.posmreg PORT MAP (clk, sin, q);
  mu: ENTITY work.mux41 PORT MAP (d, a, sin);
  a <= q(2) & q(1);
  nq <= not q(0);
  d <= nq & nq & q(0) & nq;
  o <= q;
END arch;</pre>
```

Projektirajte brojilo koje obavlja identičnu funkcionalnost uporabom tri bistabila T i minimalnog broja osnovnih logičkih sklopova (*pažnja*: izlazi bistabila moraju ujedno biti i izlazi čitavog brojila). Kao rješenje zadatka **nacrtajte shemu projektiranog sklopa**.