

LJETNI ISPITNI ROK IZ DIGITALNE LOGIKE

Grupa B





a)
$$f = (\overline{C} + \overline{D})(A + \overline{B} + \overline{C})$$

d)
$$f = (B + D)(\overline{C} + \overline{D})(\overline{A} + \overline{B} + \overline{D})$$

b)
$$f = (\overline{B} + \overline{D})(C + D)(A + B + D)$$

e)
$$f = (\overline{C} + \overline{D})(A + C)$$

c)
$$f = B + C + D$$


f) ništa od navedenog

- 3 Neki digitalni sustav za pohranu operanada i rezultata aritmetičkih operacija koristi 10 znamenkaste registre heksadekadskih brojeva. Ako sustav obavlja operaciju R3=R1-R2 (svi brojevi prikazani su uporabom B komplementa), što će biti upisano u R3, ako je R1=000AEFB4E4, a R2=0E3F27E6F0?
 - a) F1CBC7CDF3
- c) EE218DE

e) F1CBC7DE03

- b) F1CBC7DE04
- d) F1CBC7CDF4
- f) ništa od navedenog
- 64-bitni podatak potrebno je kodirati zaštitnim kodom. Ako oznakom r_H označimo redundanciju 4 kada se koristi Hammingov kod (uz neparni paritet), a oznakom r_P redundanciju kada se koristi zaštita uzdužnim i poprečnim paritetom na optimalan način, koliko iznosi omjer r_H/r_P (ponuđeni odgovori su točni na dvije decimale)?
 - a) 2.43 b) 2.13 c) 0.47
- d) 2.18
- e) 0.41
- f) ništa od navedenog

Koju funkciju f(A,B,C) ostvaruje sklop sa slike?




- a) $f = \sum m(0,1,2,4,6)$ d) $f = \prod M(2,3,5)$ b) $f = \prod M(0,1,3,5)$ e) $f = \sum m(0,1,3,5)$ c) $f = \sum m(2,5)$ f) ništa od navedenoga

- Potrebno je projektirati sklop koji na ulaz dobiva 5-bitni podatak $x_1x_2x_3x_4x_5$ (pri čemu x_1 6 predstavlja prvi zaštitni bit). Izlaz y sklopa treba biti 1 ako je podatak predan na ulazu ispravna Hammingova kodna riječ dobivena uporabom neparnog pariteta. Kako glasi funkcija izlaza $y(x_1x_2x_3x_4x_5)$ zapisana kao suma minterma?

- a) $\sum m(1,5,17,30)$ c) $\sum m(11,12,21,30)$ e) $\sum m(6,9,21,26)$ b) $\sum m(0,15,19,28)$ d) $\sum m(3,4,16,30,31)$ f) ništa od navedenog
- Koliko bitnih primarnih implikanata ima funkcija $f(A, B, C, D) = \sum m(1,2,3,5,6,13,14,15)$? 7

- d) 1 e) 8
- f) ništa od navedenog

- 8 Koji od pretvornika u sebi sadrži dvosmjerno brojilo (tj. brojilo naprijed/natrag)?
 - a) brojeći A/D pretvornik
 - b) kontinuirano brojeći A/D pretvornik
 - c) Wilkinsonov pretvornik
 - d) pretvornik sa sukcesivnom aproksimacijom
 - e) težinski D/A pretvornik
 - f) niti jedan od navedenih (ili više navedenih)
- PLA strukturom u tehnologiji MOSFET ostvarene su funkcije f_1 i f_2 (vidi sliku). O kojim se funkcijama radi?



- a) $f_1 = \overline{x}_2 x_0 + x_2 \overline{x}_1$, $f_2 = \overline{x}_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$ b) $f_1 = \overline{x}_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$, $f_2 = \overline{x}_2 x_0 + x_2 \overline{x}_1$ c) $f_1 = \overline{x}_1$, $f_2 = \overline{x}_1 \overline{x}_0 + x_2 \overline{x}_0$

- d) $f_1 = x_2 x_0 + \overline{x}_2 \overline{x}_1$, $f_2 = x_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$
- e) $f_1 = \overline{x}_0$, $f_2 = x_1 x_2$
- f) ništa od navedenog
- Za neku porodicu integriranih logičkih sklopova poznati su sljedeći podatci: U_{OHmin} =4,3V, U_{OLmax} =0,2V, U_{IHmin} =3,7V, U_{ILmax} =0,7V. Neka je u_{gs} granica izmjenične smetnje za tu porodicu. Što sigurno vrijedi?
 - a) $u_{gs} \ge 0.5 \text{V}$ b) $u_{gs} \le 0.5 \text{V}$ c) $u_{gs} \le 0.6 \text{V}$ d) $u_{gs} \ge 0.6 \text{V}$ e) $u_{gs} = 0.55 \text{V}$

- f) ništa od navedenoga
- 11 Univerzalni sklop NI u tehnologiji CMOS (pozitivna logika) je izveden pomoću:
 - a) PDN = serijski spojeni NMOS
 - PUN = paralelno spojeni PMOS
 - b) PDN = paralelno spojeni NMOS
 - PUN = serijski spojeni PMOS
 - c) PDN = paralelno spojeni NMOS
 - PUN = paralelno spojeni PMOS
- d) PDN = serijski spojeni PMOS
 - PUN = paralelno spojeni NMOS
- e) PDN = paralelno spojeni NMOS
 - PUN = paralelno spojeni NMOS
- f) ništa od navedenoga

- 12 Koja je tvrdnja istinita?
 - a) Mealyev i Mooreov automat imaju samo sekvencijske sklopove
 - b) samo Mealyev automat ima sekvencijske i kombinacijske sklopove
 - c) samo Mooreov automat ima sekvencijske i kombinacijske sklopove
 - d) Mealyev i Mooreov automat imaju sekvencijske i kombinacijske sklopove
 - e) Mealyev i Mooreov automat imaju samo kombinacijske sklopove
 - f) ništa od navedenoga
- 13 | Uporabom bistabila JK potrebno je ostvariti bistabil čija je jednadžba promjene stanja $Q_{n+1} = A \cdot Q_n + \overline{B}$. Što se dovodi na ulaz K?
- a) $A \cdot \overline{B}$ b) $\overline{A} \cdot \overline{B}$ c) $Q_n \cdot \overline{B}$ d) $A \cdot B$ e) $\overline{A} \cdot B$
- f) ništa od navedenoga
- Kako glasi minimalna lista osjetljivosti bloka process koji opisuje bistabil T okidan padajućim bridom signala takta? Bistabil ima još asinkrone ulaze za postavljanje i brisanje.
 - a) T, clr, set

c) clk, set, clr

e) clk, T, set

b) set, clr

d) clk, T, clr

f) ništa od navedenoga

Pojednostavljeni logički blok programirljivog polja (FPGA) prikazan shemom sastoji se od pregledne tablice (LUT) s četiri ulaza, D bistabila (FF), te multipleksora. Konfiguracija pregledne tablice zadana je funkcijom LUT4 = (A XOR B) AND C AND D. Pomoću tako konfiguriranog logičkog bloka treba izvesti bistabil tipa T. Koji od ponuđenih port map izraza treba odabrati da bi sintetizator iz priloženog VHDL opisa ispravno generirao bistabil T?

```
entity t ff is
                                                                        fpga cell
                                                                                         sel
port (
                                                              LUT4
     t, cp: in std logic;
                                                              а
     q: out std logic
                                                                                          0
                                                        h
                                                              b
end t ff;
                                                        c
                                                              С
                                                                                                z
                                                        d
architecture x of t ff is
                                                                             FF
     signal i: std logic;
                                                       cp.
     t flop: entity fpga cell port map(???);
     q <= i;
end x:
 a) port map(cp \Rightarrow cp, a \Rightarrow t, b \Rightarrow i, c \Rightarrow '1', d \Rightarrow '1', sel \Rightarrow '0', z \Rightarrow i)
 b) port map(cp \Rightarrow cp, a \Rightarrow i, b \Rightarrow t, c \Rightarrow '1', d \Rightarrow '1', sel \Rightarrow '1', z \Rightarrow i)
 c) port map(cp => cp, a => '1', b => i, c => t, d => '1', sel => '1', z => i)
 d) port map(cp => cp, a => t, b => i, c => '0', d => '1', sel => '1', z => i)
 e) port map(cp => cp, a => i, b => t, c => '1', d => '1', sel => '0', z => i)
 f) ništa od ponuđenog
```

Uporabom trobitnog posmačnog registra i multipleksora (prema slici) potrebno je ostvariti sklop koji na izlazu generira ciklus $0\rightarrow 4\rightarrow 2\rightarrow 1$ (izlaz A tumačiti kao bit najveće težine). Svako nespecificirano stanje potrebno je riješiti tako da se iz njega u najmanjem broju koraka dođe u stanje 4. Što je potrebno dovesti na ulaze multipleksora? Ponuđeni odgovori navode ulaze od d_0 do d_3 , tim redoslijedom.




b) $C, C, 0, \overline{C}$

c)
$$\overline{C}$$
, C , \overline{C} , 1

d) $1, C, \overline{C}, 0$

e)
$$\overline{C}$$
, C , 0 , 0

f) ništa od navedenoga



Neki sekvencijski sklop iste je strukture kao i sklop iz prethodnog zadatka. Na ulaze d_0 do d_3 (tim redosljedom) dovedeno je \overline{C} , \overline{C} , C, C. Utvrdite u kojem ciklusu broji to brojilo, te ima li siguran start. U ponuđenim odgovorima dan je samo dio ciklusa.

- a) $6 \rightarrow 3 \rightarrow 5$, nema
- c) $2\rightarrow 5\rightarrow 6$, ima
- e) $4\rightarrow2\rightarrow5$, nema

- b) $5\rightarrow 2\rightarrow 1$, nema
- d) $0\rightarrow 4\rightarrow 2$, ima
- f) ništa od navedenoga

Za kod 1215 konstruiran je težinski D/A pretvornik s operacijskim pojačalom. Ako je najveći otpor u težinskoj mreži pretvornika 5000 Ω , izračunajte iznos otpora R_f u povratnoj vezi operacijskog pojačala. Poznati su sljedeći podaci: ako se na ulaz pretvornika dovede broj 7, apsolutna vrijednost izlaznog napona je 0,7 V; iznos referentnog napona U_{ref} = 10 V.

- a) 17Ω
- b) 140 Ω
- c) 100 Ω
- d) 50Ω
- e) 220 Ω
- f) ništa od navedenoga

Memorija kapaciteta 8MB ima 2D organizaciju, pri čemu fizička riječ pohranjuje jedan oktet. Ako se želi napraviti memorija istog kapaciteta ali organizacije 2 ½ D kod koje je duljina linije bita 8 puta manja, koliko bitova u toj memoriji pohranjuje jedna fizička riječ?

- a) 16
- b) 32
- c) 256
- d) 128
- e) 64
- f) ništa od navedenoga

20	Zadana je funkcija $f = ABCDG + BCEF + ABCD$. Funkciju ostvarujemo uporabom jednog multipleksora 2/1, pri čemu na adresni ulaz dovodimo varijablu B . Rezidualne funkcije ostvarujemo u obliku minimalne sume produkata. Koliko će produkata imati rezidualna funkcija koju dovodimo na podatkovni ulaz d_1 (podatkovni ulazi multipleksora su d_0 i d_1)? Savjet: ne rješavati tablično!					
	a) 1	b) 2	c) 7	-	,	f) ništa od navedenoga
21	Funkcije $f_1(A,B,C,D) = \prod M(0,1,4,5,13,15)$ i $f_2(A,B,C,D) = \prod M(0,1,4,5,7,15)$ želimo ostvariti poluprogramirljivim poljem (PAL) tipa NILI-NILI minimalnih dimenzija u dvije razine logike. Koje su minimalne dimenzije sklopa? Oznaka je $m \times n \times k$, gdje je m broj ulaza, n broj NILI sklopova prvog polja te k broj izlaza.					
	a) 4×1×2	b) 4×2×2	c) 4×4×2	d) 4×8×2	e) 4×6×2	f) ništa od navedenoga
22	Koliko je minimalno potrebno bistabila tipa D da bi se ostvario sekvencijski sklop na čijem se izlazu generira ciklus: $0 \rightarrow 1 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 5$?					
	a) 2	b) 6	c) 4	d) 5	e) 3	f) ništa od navedenoga

Ako se rješavaju, sljedeća dva zadatka moraju biti riješena u unutrašnjosti košuljice, kako je napisano uz svaki od zadataka; u suprotnom, rješenje se neće priznati. Zadatci se boduju jednako kao i prethodni zadatci (ali nema negativnih bodova). Zadatak mora imati prikazan postupak te konačno rješenje.

Zadatak 23. Riješiti na unutrašnjosti košuljice, s lijeve strane.

Na raspolaganju je model multipleksora 2/1 čije je sučelje prikazano u nastavku.

```
ENTITY mux21e IS PORT (
   d: IN std_logic_vector(0 to 1);
   sel, e: IN std_logic;
   y: OUT std_logic);
END mux21e;
```

Uporabom samo tih komponenata nacrajte shemu sklopa koji ostvaruje funkcionalnost dekodera 1/2 s ulazom za omogućavanje. Na temelju te sheme napišite odgovarajući strukturni VHDL model. **Napomena**: boduje se samo napisani VHDL model, no VHDL model bez nacrtane sheme nosi 0 bodova.

Zadatak 24. Riješiti na unutrašnjosti košuljice, s desne strane.

Na raspolaganju je model sinkronog bistabila D, okidanog padajućim bridom signala takta:

```
ENTITY sindff IS PORT(
   d, cp: IN std_logic;
   q: OUT std_logic);
END sintff;
```

Koristeći tu komponentu (i po potrebi osnovne logičke sklopove ili kombinacijske module), nacrtajte shemu 4-bitnog posmačnog registra sa serijskim ulazom i paralelnim izlazima koji posmak obavlja od Q0 prema Q3. Registar ima dodatni upravljački ulaz ctrl. Ako je ctrl=0, registar obavlja (uobičajeni) posmak. Ako je ctrl=1, registar zanemaruje svoj serijski ulaz i umjesto toga obavlja rotaciju trenutnog podatka. Na temelju te sheme napišite odgovarajući strukturni VHDL model. **Napomena**: boduje se samo napisani VHDL model, no VHDL model bez nacrtane sheme nosi 0 bodova.