





11. Sekvencijski sklopovi

- konceptualizacija sekvencijskih sklopova
- kanonski modeli sekvencijskih sklopova
- projektiranje sinkronih sekvencijskih sklopova
- minimizacija memorije
- utjecaj tipa bistabila na ostvarenje
- analiza sinkronih sekvencijskih sklopova
- vremenski odnosi

Sekvencijski sklopovi

- sekvencijski sklopovi:
 - digitalni sklopovi koji imaju sposobnost pamćenja
 - izlaz je funkcija:
 - trenutnog stanja ulaza
 - trenutnog *unutarnjeg* stanja sklopa
~ postoji *memorija*
 - interpretacija memorije (npr. računala)
~ pamćenje memorijskih riječi (= višebitni podaci)
→ *registri*





Sekvencijski sklopovi

- definicije:
 - n bistabila $\rightarrow 2^n$ stanja
 \sim *strojevi stanja* (engl. state machines)
 - stanja je konačno mnogo (2^n)
 \sim strojevi *s konačnim brojem stanja*
(engl. finite state machines)
 - slijed operacija u sekvencijskom sklopu
 \sim "ugrađeni" algoritam:
algoritamski stroj stanja
 - operacije se obavljaju bez čovjekove pomoći
 \sim *automat*:
digitalni automat, konačni automat





Sinkroni sekvencijski sklopovi

- ograničenje na *sinkrone* sekvencijske sklopove!
~ rad (promjena stanja) sinkroniziran s impulsima CP
 - značajno lakši postupak
~ sinkronizacija:
 - na *globalni* CP sustava
 - u odnosu na *najsporiju* stazu/element sustava
~ *sporije* od asinkronih sekvencijskih sustava
 - vrijeme je *diskretizirano*
~ *projektiranje svedeno na kombinacijsko* određivanje:
 - slijedećeg stanja sklopa
 - izlaza sklopa
- na temelju *sadašnjeg* stanja sklopa i narinutih ulaza

Sinkroni sekvencijski sklopovi

- općenito strukturiranje sinkronog sekvencijskog sklopa
~ *kanonski* oblik:
 - kombinacijski (pod)sklop
 - memorija s *upravljanim* (= *sinkronim*) bistabilima
~ *registar* = (pod)sklop za pamćenje *više-bitnih* podataka






Sinkroni sekvencijski sklopovi

- nekoliko modela opće strukture sinkronog sekvencijskog sklopa:
 - Mooreov model
 - Mealyjev model
 - mješoviti model

Mooreov i Mealyjev model


- *Mooreov model* : "automat stanja"
~ izlaz ovisi *samo o* unutarnjem stanju



$$A = \langle I, O, S, \delta, \mu \rangle$$


$$\delta: S \times I \rightarrow S$$

$$\mu: S \rightarrow O$$



Mooreov i Mealyjev model


- *Mealyjev model* : "automat prijelaza"
~ izlaz ovisi o unutarnjem stanju i o ulazu



$$A = \langle I, O, S, \delta, \lambda \rangle$$

$$\delta: S \times I \rightarrow S$$

$$\lambda: S \times I \rightarrow O$$




Mooreov i Mealyjev model

- ekvivalencija Mooreovog i Mealyjevog automata:

$$A = \langle I, O, S, \delta, \lambda \rangle$$

$$\delta: S \times I \rightarrow S$$

$$\lambda: S \times I \rightarrow O$$




$$q^{n+1} = \delta(q^n, x^n)$$

$$z^n = \lambda(q^n, x^n)$$

$$A = \langle I, O, S, \delta, \mu \rangle$$

$$\delta: S \times I \rightarrow S$$

$$\mu: S \rightarrow O$$



$$q^{n+1} = \delta(q^n, x^n)$$

$$z^n = \mu(q^n)$$


$$= \mu(\delta(q^{n-1}, x^{n-1}))$$

$$= \mu'(q^{n-1}, x^{n-1})$$

- izlaz Mooreovog automata ovisi o *prethodnom* unutarnjem stanju i ulazu!
- moguć prijelaz iz jednog u drugi

Mooreov i Mealyjev model


- *mješoviti model*
~ izdvojeni izlazi Mooreovog i Mealyjevog modela





Projektiranje sekvencijskih sklopova

- neformalni opis postupka (1):
 1. specifikacija sekvencijskog sklopa
~ ulazni jezik: verbalno, algoritamski, ...
 2. izrada dijagrama stanja / tablice stanja:
~ m : broj stanja, n : broj bistabila $2^{n-1} < m \leq 2^n$
 3. minimiziranje broja stanja
~ smanjenje broja bistabila → minimizacija memorije!
 4. kodiranje stanja
~ dodjela binarne kodne riječi pojedinom stanju:
 - prikladno pridruživanje
~ minimiziranje kombinacijskog (pod)sklopa
 - težak kombinatorni problem



Projektiranje sekvencijskih sklopova

- neformalni opis postupka (2):
 5. izbor tipa bistabila:
 - dobivanje *ulaznih* jednažbi bistabila
~ uzbuda potrebna za odgovarajući prijelaz
(→ generiranje slijedećeg stanja)
 - dobivanje *izlaznih* jednažbi sklopa
 - minimizacija kombinacijskog (pod)sklopa
 6. formalni zapis sekvencijskog sklopa
npr. *logička shema*
~ izbor tehnologije ostvarenja (SIC, ASIC, ...)




Minimiziranje memorije

- standardni pristup
 - ~ *Huffman-Mealyjeva metoda*:
 - za *potpuno specificirane* sklopove
 - ~ \forall unutarnje stanje definirano slijedeće unutarnje stanje + izlaz
 - minimizacija broja bistabila
 - ~ redukcija broja unutarnjih stanja nalaženjem *ekvivalentnih* (nerazlučivih) stanja
 - *ekvivalentna* stanja:
 - ~ ona iz kojih se *istom* pobudom (ulazni niz simbola) dobiva *isti* izlaz (izlazni niz simbola)



Minimiziranje memorije

- ideja Huffman-Mealyjeve metode:
 - klasa ekvivalentnih stanja zamjenjuje ta stanja
~ automat s *reduciranim* brojem unutarnjih stanja
⇒ *minimizirana* memorija
 - početni (ne-minimalni) i konačni (minimalni) automat
~ *ekvivalentni* s obzirom na *izvana opazivo ponašanje*
(engl. externally observable behavior):
jednaki odziv na jednaku pobudu




Minimiziranje memorije

- algoritam Huffman-Mealyjeve metode:
 - podjela unutarnjih stanja u *najmanji mogući broj* klasa ekvivalentnih stanja, tako da stanja u istoj klasi imaju *iste izlaze*
~ stanja grupirati s obzirom na izlaze
 - *daljnja podjela* dobivenih klasa na podklase, tako da stanja iz iste klase *prelaze u ekvivalentna stanja/klasu*

Minimiziranje memorije

Primjer: Huffman-Mealyjeva metoda

- sekvencijski sklop s jednim ulazom x i 8 stanja
- $8 = 2^3$ stanja \rightarrow 3 bistabila Q_2, Q_1, Q_0
~ promatraju se Q_i (*nema* drugih posebnih izlaza)
- rad sekvencijskog sklopa
~ tablica stanja




q^n	q^{n+1}, z^n	
	$x^n=0$	$x^n=1$
q_0	$q_0, 1$	$q_4, 0$
q_1	$q_0, 0$	$q_4, 0$
q_2	$q_1, 0$	$q_5, 0$
q_3	$q_1, 0$	$q_5, 0$
q_4	$q_2, 0$	$q_6, 1$
q_5	$q_2, 0$	$q_6, 1$
q_6	$q_3, 0$	$q_7, 1$
q_7	$q_3, 0$	$q_7, 1$

Minimiziranje memorije

- specifikacija automata:

q^n	q^{n+1}, z^n	
	$x^n=0$	$x^n=1$
q_0	$q_0, 1$	$q_4, 0$
q_1	$q_0, 0$	$q_4, 0$
q_2	$q_1, 0$	$q_5, 0$
q_3	$q_1, 0$	$q_5, 0$
q_4	$q_2, 0$	$q_6, 1$
q_5	$q_2, 0$	$q_6, 1$
q_6	$q_3, 0$	$q_7, 1$
q_7	$q_3, 0$	$q_7, 1$



Minimiziranje memorije

- klase ekvivalentnih stanja
prema stanju izlaza
~ (početno) 3 klase

$$a = \{q_0\}$$

$$b = \{q_1, q_2, q_3\}$$

$$c = \{q_4, q_5, q_6, q_7\}$$

q^n	q^{n+1}, z^n	
	$x^n=0$	$x^n=1$
q_0	$q_0, 1$	$q_4, 0$
q_1	$q_0, 0$	$q_4, 0$
q_2	$q_1, 0$	$q_5, 0$
q_3	$q_1, 0$	$q_5, 0$
q_4	$q_2, 0$	$q_6, 1$
q_5	$q_2, 0$	$q_6, 1$
q_6	$q_3, 0$	$q_7, 1$
q_7	$q_3, 0$	$q_7, 1$

- provjera prijelaza:
~ 4 klase ekvivalentnih stanja


klasa	a	b			c			
stanje	q_0	q_1	q_2	q_3	q_4	q_5	q_6	q_7
sl. klasa	a c	a c	b c	b c	b c	b c	b c	b c

klasa	a	b		c				d
stanje	q_0	q_2	q_3	q_4	q_5	q_6	q_7	q_1
sl. klasa	a c	d c	d c	b c	b c	b c	b c	a c



Minimiziranje memorije

- dijagram stanja:



- nova tablica stanja

stanja u klasi ekvivalencije	q^n	q^{n+1}, z^n	
		$x^n=0$	$x^n=1$
q_0	a	a,1	c,0
q_2, q_3	b	d,0	c,0
q_4, q_5, q_6, q_7	c	b,0	c,1
q_1	d	a,0	c,0



Kodiranje stanja

- kodiranje stanja
 - ~ pridruživanje binarne kodne riječi pojedinom stanju:
 - utječe na veličinu kombinatornog sklopa
 - težak kombinatorni problem
 - ~ prihvatljiva podoptimalna rješenja
 - trivijalno kodiranje
 - ~ prirodni binarni kod

Kodiranje stanja

Primjer: kodiranje stanja

- *kombinirana* tablica stanja
~ prijelaz + izlaz u ovisnosti o pobudi (ulazu)
- 4 stanja \rightarrow 2 bistabila (B_1, B_0)
- trivijalno kodiranje
~ binarnim kodom

q^n	q^{n+1}		z^n	
	$x^n=0$	$x^n=1$	$x^n=0$	$x^n=1$
a	a	c	1	0
b	d	c	0	0
c	b	c	0	1
d	a	c	0	0



$(B_1B_0)^n$	$(B_1B_0)^{n+1}$		z^n	
	$x=0$	$x=1$	$x=0$	$x=1$
00	00	10	1	0
01	11	10	0	0
10	01	10	0	1
11	00	10	0	0

Ostvarenje sekvencijskog sklopa

- Primjer : implementacija memorije D bistabilima

$(B_1B_0)^n$	$(B_1B_0)^{n+1}$				z^n	
	$x=0$		$x=1$		$x=0$	$x=1$
00	0	0	1	0	1	0
01	1	1	1	0	0	0
10	0	1	1	0	0	1
11	0	0	1	0	0	0



B_1^{n+1} B_1B_0

	00	01	11	10
X 0		1		
1	1	1	1	1

B_0^{n+1} B_1B_0

	00	01	11	10
X 0		1		1
1				

Z B_1B_0

	00	01	11	10
X 0	1			
1				1

Ostvarenje sekvencijskog sklopa

- posebno jednostavno dobivanje *ulazne jednadžbe iz karakteristične:*

$$B^{n+1} = D^n \Rightarrow D^n = B^{n+1}$$


$$D_1 = X + \overline{B}_1 B_0$$

$$\begin{aligned} D_0 &= \overline{X} \cdot (\overline{B}_1 B_0 + B_1 \overline{B}_0) \\ &= \overline{X} \cdot (B_1 \oplus B_0) \end{aligned}$$

$$Z = \overline{B}_1 \overline{B}_0 \overline{X} + B_1 \overline{B}_0 X$$

$$B_1^{n+1}$$

	$B_1 B_0$			
	00	01	11	10
X 0		1		
1	1	1	1	1



$$B_0^{n+1}$$

	$B_1 B_0$			
	00	01	11	10
X 0		1		1
1				

$$Z$$

	$B_1 B_0$			
	00	01	11	10
X 0	1			
1				1


Ostvarenje sekvencijskog sklopa

- logička shema:

$$D_1 = X + \bar{B}_1 B_0$$

$$\begin{aligned} D_0 &= \bar{X} \cdot (\bar{B}_1 B_0 + B_1 \bar{B}_0) \\ &= \bar{X} \cdot (B_1 \oplus B_0) \end{aligned}$$

$$Z = \bar{B}_1 \bar{B}_0 \bar{X} + B_1 \bar{B}_0 X = \overline{B_0 + (B_1 \oplus X)}$$



Ostvarenje sekvencijskog sklopa

Primjer: izvedba memorije JK-bistabilima

- koristi se *uzbudna tablica*:

	Q^n	Q^{n+1}	J	K
$\alpha := 0 \rightarrow 1$			1	x
$\beta := 1 \rightarrow 0$			x	1
$0 := 0 \rightarrow 0$			0	x
$1 := 1 \rightarrow 1$			x	0

oznaka vrste
prijelaza

vrsta
prijelaza

potrebna
uzbuda
JK-bistabila

Ostvarenje sekvencijskog sklopa

- koriste se *uzbudne tablice*:

Q^n	Q^{n+1}	J	K
$0 \rightarrow 1$	α	1	x
$1 \rightarrow 0$	β	x	1
$0 \rightarrow 0$	0	0	x
$1 \rightarrow 1$	1	x	0

B_1^{n+1}	$B_1 B_0$			
X	00	01	11	10
0		1		
1	1	1	1	1

B_1^{n+1}	$B_1 B_0$			
X	00	01	11	10
0	0	α	β	β
1	α	α	1	1

$B_1 = 0$
 $B_1 = 1$

B_0^{n+1}	$B_1 B_0$			
X	00	01	11	10
0		1		1
1				

B_0^{n+1}	$B_1 B_0$			
X	00	01	11	10
0	0	1	β	α
1	0	β	β	0

$B_0 = 0$
 $B_0 = 1$
 $B_0 = 0$

Ostvarenje sekvencijskog sklopa

- izvođenje ulaznih jednažbi:

Q^n	Q^{n+1}		J	K
0	→ 1	: α	1	x
1	→ 0	: β	x	1
0	→ 0	: 0	0	x
1	→ 1	: 1	x	0

		B_1^{n+1}				B_1B_0	
		00	01	11		10	
X	0	0	α	β		β	
	1	α	α	1		1	
		$B_1 = 0$		$B_1 = 1$			

		B_0^{n+1}				B_1B_0	
		00	01	11		10	
X	0	0	1	β		α	
	1	0	β	β		0	
		$B_0 = 0$		$B_0 = 1$		$B_0 = 0$	

		J_1				B_1B_0	
		00	01	11		10	
X	0		1	x		x	
	1	1	1	x		x	

		J_2				B_1B_0	
		00	01	11		10	
X	0		x	x		1	
	1		x	x			

		K_1				B_1B_0	
		00	01	11		10	
X	0	x	x	1		1	
	1	x	x				

		K_2				B_1B_0	
		00	01	11		10	
X	0	x		1		x	
	1	x	1	1		x	

Ostvarenje sekvencijskog sklopa

- ulazne jednačbe:

$$J_1$$

		00	01	11	10
$B_1 B_0$					
X	0		1	x	x
	1	1	1	x	x

$$K_1$$

		00	01	11	10
$B_1 B_0$					
X	0	x	x	1	1
	1	x	x		

$$J_1 = B_0 + X$$

$$K_1 = \bar{X}$$

$$J_2$$

		00	01	11	10
$B_1 B_0$					
X	0		x	x	1
	1		x	x	

$$K_2$$

		00	01	11	10
$B_1 B_0$					
X	0	x		1	x
	1	x	1	1	x

$$J_0 = B_1 \bar{X}$$

$$K_0 = X + B_1$$

Ostvarenje sekvencijskog sklopa

- logička shema:


$$J_0 = B_1 \bar{X}$$

$$J_1 = B_0 + X$$

$$Z = \overline{B_0 + (B_1 \oplus X)}$$

$$K_0 = X + B_1$$

$$K_1 = \bar{X}$$





Izvedbe sekvencijskih sklopova

- mogućnosti izvedbe
~ raspoloživa "tehnologija":
 - bistabili + kombinacijska logika (osnovni logički sklopovi)
~ kao prije
 - registar (= niz D bistabila!) + ROM
 - registar + SPLD (npr. PLA, PAL, ...)
 - druga "univerzalna logika":
 - CPLD
 - FPGA
 - sekvencijski moduli




Izvedbe sekvencijskih sklopova

- *sekvencijski moduli*:
 - ~ cjeline koje sadrže kombinaćijski sklop / memoriju (niz/skup bistabila ili registara)
- općenita klasifikacija:
 - *standardni* moduli: n-bitni
 - za funkcije tipa brojanja: npr. brojila
 - za funkcije tipa pohranjivanja podataka: npr. registri
 - *univerzalni* moduli
 - ~ ostvarivanje proizvoljnih sekvencijskih sklopova (usp. generiranje Booleovih funkcija kombinaćijskim modulima)

Izvedbe sekvencijskih sklopova

- primjer univerzalnog sekvencijskog modula
~ *programirljivo sekvencijsko polje*
(engl. sequential PLA)






Analiza sekvencijskih sklopova

- analiza *sinkronog* sekvencijskog sklopa
~ *obrnuti* postupak:
 - *ponašanje* (= rad) postojećeg sklopa?
 - *formalni* opis
- formalizmi poznati od prije:
 - tablica stanja
~ prijelazi u sljedeća stanja, izlazi
 - dijagram stanja
~ grafički prikaz tablice stanja
 - jednadžbe stanja
 - iz tablice stanja ili direktno iz logičke sheme
 - opis uvjeta za promjenu stanja bistabila:


$$B_i^{n+1} = f(B_0^n, B_1^n, \dots, B_{r-1}^n, x_0, \dots, x_{l-1})$$



Analiza sekvencijskih sklopova

- uobičajeni postupak analize:
 - očitati *logičku shemu* iz samog sklopa
 - iz *logičke sheme* izvesti:
 - *ulazne* jednačbe za svaki bistabil
~Booleov izraz koji utvrđuje potrebnu pobudu za željeno ponašanje bistabila
 - *izlazne* jednačbe za svaki izlaz
 - iz ulaznih jednačbi bistabila i izlaznih jednačbi ispisati *tablicu stanja*
~ početno stanje = neko karakteristično stanje
npr. kodna riječ 0 (000...0)

Primjer: analiza prethodnog sklopa



iz sheme sklopa očitano:

$$J_1 = B_0 + X \qquad J_0 = B_1 \bar{X}$$

$$K_1 = \bar{X} \qquad K_0 = X + B_1$$

$$Z = \overline{B_0 + (B_1 \oplus X)} = \overline{B_1} \overline{B_0} \overline{X} + B_1 \overline{B_0} X$$

Analiza sekvencijskih sklopova

$$J_1 = B_0 + X \quad J_0 = B_1 \bar{X} \quad Z = \bar{B}_1 \bar{B}_0 \bar{X} + B_1 \bar{B}_0 X$$

$$K_1 = \bar{X} \quad K_0 = X + B_1$$

- pridruživanje:

B ₁	B ₀	stanje
0	0	a
0	1	b
1	0	c
1	1	d

- tablica stanja:

	X=0	X=1
a	a,1	c,0
b	d,0	c,0
c	b,0	c,1
d	a,0	c,0

n							n+1		
B ₁	B ₀	X	J ₁	K ₁	J ₀	K ₀	B ₁	B ₀	Z
0	0	0	0	1	0	0	0	0	1
0	0	1	1	0	0	1	1	0	0
0	1	0	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	0	0
1	0	0	0	1	1	1	0	1	0
1	0	1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0
1	1	1	1	0	0	1	1	0	0



Vremenski odnosi

- vremenski odnosi u sekvencijskom sklopu
~ *dvije* značajne veličine:
 - maksimalna frekvencija rada sekvencijskog sklopa
~ najveća frekvencija CP,
a da sklop (= svi njegovi bistabili)
sigurno mijenja stanje kad to ulazi zahtijevaju
 - raskorak, razdešenost ritma
~ najveće dozvoljeno *kašnjenje okidanja*
bistabila u sklopu,
a da sklop *sigurno mijenja stanje*
kad to ulazi zahtijevaju




Vremenski odnosi

- *maksimalna frekvencija* rada sekvencijskog sklopa:
 - težnja
~ što viša f_{\max}
 - veći broj operacija/sek
 - veća brzina rada digitalnog sklopa
 - problem
~ kašnjenje signala
na stazi između *dva susjedna* stupnja (\rightarrow bistabila)
 - odrediti *najmanji* $T_{\min} = 1/f_{\max}$
koji osigurava ispravno okidanje
bistabila *sljedećeg stupnja*,
za *najlošiju* stazu signala
~ *najviše* kombinacijske logike između bistabila

Vremenski odnosi

- maksimalna frekvencija, f_{\max} :



$$T_{\min} = t_{db} \Big|_{\max} + n \cdot t_{dLS} \Big|_{\max} + t_{setup} \Big|_{\max} \Rightarrow f_{\max} = \frac{1}{T_{\min}}$$





Vremenski odnosi

- *raskorak, razdešenost ritma* (engl. clock skew):
 - takt (pobuda radi promjene stanja): tipično iz *jedinstvenog* generatora
 - problem s *istovremenim* okidanjem bistabila
 - *različite* duljine vodova do bistabila
 - preveliko ukupno *opterećenje* pobudnih sklopova
~ signal CP se razvodi iz *više* pobudnih sklopova
 - *više* pojačala
 - *različita kašnjenja* pojedinih pojačala

Vremenski odnosi

Primjer: neistovremeno okidanje bistabila

- osigurati ispravan upis prethodnog stanja B_1 u B_2
- novo stanje B_1 *ne smije se pojaviti* na ulazu B_2 prije nego je B_2 ispravno prihvatio prethodno stanje B_1



Vremenski odnosi

- za najlošiji slučaj vrijedi:



$$(t_{dB1})_{\min} \geq (t_{H2})_{\max} + (t_{CS})_{\max}$$

- osigurati ograničenje razdešenosti ritma:

$$(t_{CS})_{\max} \leq (t_{dB1})_{\min} - (t_{H2})_{\max}$$


t_{CS} : raskorak (engl. *clock skew time*)

t_H : vrijeme držanja (engl. *hold time*)



Strojevi s konačnim brojem stanja

Primjer. Prikazati osnovnu strukturu VHDL modela kojim se opisuje Mooreov stroj s konačnim brojem stanja. (Zbirka, zadatak 11.19)





Strojevi s konačnim brojem stanja

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automatMoore IS PORT (
    ulazi:    IN std_logic_vector(N DOWNTO 0);
    reset:    IN std_logic; -- inicijalizira početno stanje
    izlazi:    OUT std_logic_vector(M DOWNTO 0);
    clock:    IN std_logic
);
END automatMoore;
```



Strojevi s konačnim brojem stanja

- intuitivno kodiranje stanja
~ poredanje stanja u binarnom kodu

```
ARCHITECTURE ponasanje OF automatMoore IS
  SIGNAL state_present, state_next: std_logic_vector(K DOWNTO 0);
  CONSTANT S0: std_logic_vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std_logic_vector(K DOWNTO 0) := "0...001";
  -- ...
BEGIN
  -- Blok koji modelira Kombinatorni dio (1) na temelju ulaza
  -- i trenutnog stanja računa sljedeće stanje.
  PROCESS(ulazi, state_present)
  BEGIN
    -- na temelju signala iz liste osjetljivosti određuje se
    -- u koje bi sljedeće stanje sklop trebao prijeći.
    -- Npr. za bezuvjetan prijelaz u stanje S0:
    state_next <= S0;
  END PROCESS;
```



Strojevi s konačnim brojem stanja


```
-- Blok koji modelira Kombinatorijski dio (2) na temelju
-- trenutnog stanja računa izlaz sklopa.
PROCESS(state_present)
BEGIN
    -- na temelju trenutnog stanja odrediti izlaz sklopa:
    CASE state_present IS
        WHEN S0 => izlazi <= ...;
        WHEN S1 => izlazi <= ...;
        -- ...
        WHEN OTHERS => izlaz <= ...;
    END CASE;
END PROCESS;
```



Strojevi s konačnim brojem stanja

```
-- Blok koji modelira Sekvencijski dio na temelju signala
-- clock i asinkronih ulaza mijenja stanje
PROCESS( clock, reset )
BEGIN
    -- Provjera asinkronih ulaza
    IF reset = '1' THEN
        state_present <= S0;
    -- Inače slijedi sinkrono djelovanje
    ELSIF falling_edge(clock) THEN
        state_present <= state_next;
    END IF;
END PROCESS;


END ponasanje;
```



Strojevi s konačnim brojem stanja


- alternativni (bolji?) način rada sa stanjima:
→ navesti oznake stanja, ali ne i način kodiranja

```
TYPE stateType IS (S0, S1, S2, S3);  
SIGNAL state_present, state_next: stateType;
```


Strojevi s konačnim brojem stanja

Primjer. Prikazati osnovnu strukturu VHDL modela kojim se opisuje Mealyjev stroj s konačnim brojem stanja.
(Zbrika zadatak 11.20)



Strojevi s konačnim brojem stanja

- verzija s registrima na izlazu
(stabilne vrijednosti izlaza između dva susjedna impulsa CP)





Strojevi s konačnim brojem stanja

```
library IEEE;  
use IEEE.STD_LOGIC_1164.ALL;  
ENTITY automatMealy IS PORT (  
    ulazi: IN std_logic_vector(N DOWNTO 0);  
    reset: IN std_logic;  
    izlazi: OUT std_logic_vector(M DOWNTO 0);  
    clock: IN std_logic  
);  
END automatMealy;
```



Strojevi s konačnim brojem stanja

```
ARCHITECTURE ponasanje OF automatMealy IS
  SIGNAL state_present, state_next: std_logic_vector(K DOWNTO 0);
  CONSTANT S0: std_logic_vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std_logic_vector(K DOWNTO 0) := "0...001";
  SIGNAL izlazi_next: std_logic_vector(M DOWNTO 0);
BEGIN
  -- blok koji modelira KD1 i KD2;
  -- na temelju ulaza i trenutnog stanja računaju se
  -- sljedeće stanje i sljedeći izlazi;
  PROCESS( ulazi, state_present )
  BEGIN
    -- utvrđuje se koje će biti sljedeće stanje i izlaz;
    -- odluka se donosi na temelju trenutnog stanja i ulaza;
    -- npr. za bezuvjetni prijelaz u stanje S0 i sve '0'
    -- na izlazima:
    state_next <= S0;
    izlazi_next <= "000..000"; -- niz od (K+1) nule.
  END PROCESS;
```




Strojevi s konačnim brojem stanja

```
-- blok koji modelira Sekvencijski dio i registar;  
-- na temelju signala clock i asinkronih ulaza  
-- mijenja se stanje i izlaz  
PROCESS( clock, reset )  
BEGIN  
    -- provjera asinkronih ulaza  
    IF reset = '1' THEN  
        state_present <= S0;  -- postaviti stanje u S0  
        izlaz <= "000...00";  -- postaviti izlaze u npr. '0'  
    -- inače slijedi sinkrono djelovanje  
    ELSIF falling_edge(clock) THEN  
        state_present <= state_next;  
        izlazi <= izlazi_next;  
    END IF;  
END PROCESS;  
  
END ponasanje;
```

Strojevi s konačnim brojem stanja

Primjer. Stroj s konačnim brojem stanja (iz zbirke, zadatak 11.1) opisati VHDL-om. (Zbirka *zadatak 11.21*)

- prikaz stroja:



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY automat1 IS PORT (
    input0: IN std_logic;
    y: OUT std_logic;
    clock: IN std_logic);
END automat1;
```



Strojevi s konačnim brojem stanja

ARCHITECTURE Behavioral **OF** automat1 **IS**

SIGNAL state_present, state_next: std_logic_vector(1 **DOWNTO** 0);

CONSTANT S0: std_logic_vector(1 **DOWNTO** 0) := "11";

CONSTANT S1: std_logic_vector(1 **DOWNTO** 0) := "01";

CONSTANT S2: std_logic_vector(1 **DOWNTO** 0) := "10";

BEGIN

PROCESS(input0, state_present)

BEGIN

CASE state_present **IS**

WHEN S0 => **IF** input0 = '0' **THEN** state_next <= S0;

ELSE state_next <= S1;

END IF;

WHEN S1 => **IF** input0 = '0' **THEN** state_next <= S1;

ELSE state_next <= S2;

END IF;

WHEN S2 => **IF** input0 = '0' **THEN** state_next <= S2;

ELSE state_next <= S0;

END IF;

WHEN OTHERS => state_next <= S0;

END CASE;

END PROCESS;



Strojevi s konačnim brojem stanja

```
PROCESS (state_present)
BEGIN
    CASE state_present IS
        WHEN S0 => y <= '1';
        WHEN S1 => y <= '0';
        WHEN S2 => y <= '0';
        WHEN OTHERS => y <= '0';
    END CASE;
END PROCESS;


PROCESS ( clock )
BEGIN
    IF falling_edge(clock) THEN
        state_present <= state_next;
    END IF;
END PROCESS;


END BEHAVIORAL;
```


Strojevi s konačnim brojem stanja

Primjer. Stroj s konačnim brojem stanja (zbirka zadatak 11.2) opisati VHDL-om. (Zbirka zadatak 11.22)

- Prikaz stroja:






Strojevi s konačnim brojem stanja

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automat2 IS PORT (
    i1,i0 : IN std_logic;
    o1 : OUT std_logic; o0 : OUT std_logic;
    ka : OUT std_logic;
    clock: IN std_logic);
END automat2;

ARCHITECTURE Behavioral OF automat2 IS
    SIGNAL state_present, state_next: std_logic_vector(1 DOWNTO 0);
    SIGNAL o1_next, o0_next, ka_next: std_logic;
    CONSTANT S0: std_logic_vector(1 DOWNTO 0) := "00";
    CONSTANT S1: std_logic_vector(1 DOWNTO 0) := "01";
    CONSTANT S2: std_logic_vector(1 DOWNTO 0) := "10";
BEGIN
```




Strojevi s konačnim brojem stanja

```
PROCESS( i1, i0, state_present )
    VARIABLE pom: std_logic_vector(1 DOWNT0 0);
BEGIN
    pom := (i1, i0);
    CASE state_present IS
        WHEN S0 =>
            CASE pom IS
                WHEN "00" => state_next <= S1; o1_next <= '0';
                           o0_next <= '0'; ka_next <= '1';
                WHEN "01" => state_next <= S1; o1_next <= '0';
                           o0_next <= '1'; ka_next <= '1';
                WHEN "10" => state_next <= S1; o1_next <= '1';
                           o0_next <= '0'; ka_next <= '1';
                WHEN "11" => state_next <= S0; o1_next <= '0';
                           o0_next <= '0'; ka_next <= '0';
                WHEN OTHERS => state_next <= S0; o1_next <= '0';
                           o0_next <= '0'; ka_next <= '0';
            END CASE;
    END CASE;
```



Strojevi s konačnim brojem stanja

```
WHEN S1 =>
  CASE pom IS
    WHEN "00" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "01" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "10" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "11" => state_next <= S0; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN OTHERS => state_next <= S0; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
  END CASE;
```



Strojevi s konačnim brojem stanja

```
WHEN S2 =>
  CASE pom IS
    WHEN "00" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "01" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "10" => state_next <= S2; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN "11" => state_next <= S0; o1_next <= '0';
                  o0_next <= '0'; ka_next <= '0';
    WHEN OTHERS => state_next <= S0; o1_next <= '0';
                   o0_next <= '0'; ka_next <= '0';

  END CASE;
WHEN OTHERS =>
  state_next <= S0; o1_next <= '0';
  o0_next <= '0'; ka_next <= '0';

END CASE;
END PROCESS;
```



Strojevi s konačnim brojem stanja

```
PROCESS ( clock )  
  BEGIN  
    IF falling_edge(clock) THEN  
      state_present <= state_next;  
      o1 <= o1_next;  
      o0 <= o0_next;  
      ka <= ka_next;  
    END IF;  
  END PROCESS;  
  
END Behavioral;
```