
# 5. Implementacija logičkih sklopova (1)

# Sadržaj predavanja

- interpretacija logičkih vrijednosti
- implementacije osnovnih logičkih sklopova
- implementacije drugih logičkih sklopova
- izvedbe logičkih sklopova u tehnologiji CMOS

- prikaz logičkih vrijednosti naponskim razinama:
  - pozitivna logika:
    - viši napon ~ 1
    - niži napon ~ 0
  - negativna logika:
    - viši napon ~ 0
    - niži napon ~ 1
    - uz liniju signala oznaka 🗀








1.10.2009.

 interpretacija tablice kombinacija funkcije I naponskih razina

Α	В	f
N	Ζ	N
Ν	V	N
V	Ν	N
V	V	V

Α	В	f
0	0	0
0	1	0
1	0	0
1	1	1

Α	В	f
1	1	1
1	0	1
0	1	1
0	0	0



pozitivna logika


negativna logika

 interpretacija tablice kombinacija funkcije ILI naponskih razina

Α	В	f
N	Ζ	N
Ν	V	V
V	Ν	V
V	V	V

A	В	f
0	0	0
0	1	1
1	0	1
1	1	1

Α	В	f
1	1	1
1	0	0
0	1	0
0	0	0




pozitivna logika

negativna logika

- dualnost pozitivne i negativne logike:
  - funkcija I u pozitivnoj logici
    - → funkcija ILI u negativnoj logici
  - funkcija ILI u pozitivnoj logici
    - → funkcija I u negativnoj logici
  - negativna logika
    - ~ dual logičke funkcije!

- mješovita logika:
  - primijenjene obje konvencije
  - prisustvo/odsustvo "trokutića"
     oznaka aktivne razine (logičke 1)
  - primjena kod upravljačkih ulaza u logički sklop



$$f_1 = k \cdot (AB)$$

$$\uparrow$$

$$k = 1 \rightarrow f_1 = AB$$




$$f_2 = k + (A + B)$$

$$\uparrow$$

$$k = 0 \rightarrow f_2 = A + B$$

$$\overline{k} = 1$$

- strujna i naponska logika:
  - naponska logika
     nositelj "informacije" (0 ili 1) naponska razina
  - strujna logika
     nositelj "informacije" (0 ili 1) struja:
    - ima je/nema je, smjer
    - loša svojstva prilikom grananja
       raspodjela na ulaze
       narednog stupnja




# Sadržaj predavanja

- interpretacija logičkih vrijednosti
- implementacije osnovnih logičkih sklopova
  - izvedbe logičkih sklopova I i ILI
  - izvedbe invertora
- implementacije drugih logičkih sklopova
- izvedbe logičkih sklopova u tehnologiji CMOS

- logički sklopovi
  - ~ *elektroničke* izvedbe logičkih funkcija: elektronički elementi *u režimu sklopke* 
    - osnovna izvedba diodom
       ~ "diodni sklopovi" I i ILI
    - *izvedenice* boljih električkih svojstava:
      - (NPN) bipolarni tranzistor
      - n-kanalni MOSFET
      - p-kanalni MOSFET

- dioda kao sklopka:
  - idealna dioda, U<sub>D</sub> ≈ 0 V
     ~ upravljani mehanički kontakt
  - napon na elektrodama
     upravljanje = logička varijabla A
    - dioda *nepropusno* (reverzno) polarizirana
       struja *ne* teče
    - dioda *propusno* polarizirana


~ struje teče



diodni sklop I (pozitivna logika)

~ diodna mreža:

$$V \sim +U$$
  
 $N \sim 0 V$ 




Α	В	f
N	Ζ	N
Ν	V	N
V	Ν	N
V	V	V

Α	В	f
0	0	0
0	1	0
1	0	0
1	1	1

diodni sklop ILI (pozitivna logika)
 ~ (također) diodna mreža:

$$V \sim +U$$
  
 $N \sim 0 V$ 





Α	В	f
N	Ζ	N
Ν	V	V
V	Ν	V
V	V	V

Α	В	f
0	0	0
0	1	1
1	0	1
1	1	1

- izvedbe invertora
  - ~ tranzistorskom sklopkom
    - sklopka "priteže" u<sub>izl</sub> na masu (N ~ 0V)
    - inače u<sub>izl</sub> = V (V ~ +U): potrebno postaviti R prema +U

~ *pritezanje* izlaza *na napon napajanja* (engl. Pull-Up, PU)






- izvedba invertora s bipolarnim (NPN) tranzistorom:
  - pojačanje signala
     pobuda većeg broja ulaza narednog stupnja
  - strujna pobuda
     ~ R<sub>B</sub> >> da pobuda (A) bude naponska!
  - pritezanje izlaza na U<sub>CC</sub>
     ~ "pasivno" opterećenje R<sub>PU</sub> = R<sub>C</sub> ≈ kΩ
     V ~ U<sub>CC</sub> (bez opterećenja izlaza!)
     N ~ U<sub>CS</sub> ≈ 0 V

Α	f
N	V
V	N


Α	f
0	1
1	0




- NMOS (n-kanalni MOSFET) kao sklopka
  - ~ vrlo pogodno rješenje:
    - zapiranje:

$$A = 0 \sim N \sim U_{GS} = 0 V$$

$$A = 1 \sim V \sim U_{GS} = U_{DD}$$







- PMOS (p-kanalni MOSFET) kao sklopka ~ komplementarna pobuda:
  - zapiranje:

$$A = 1 \sim V \sim U_{SG} = 0 V$$
$$(\rightarrow U_{GD} = U_{DD})$$

zasićenje:

$$A = 0 \sim N \sim U_{SG} = U_{DD}$$
$$(\rightarrow U_{GD} = 0 \text{ V})$$







- izvedba invertora s MOSFET
   ~ tipično NMOS:
  - funkcijski identično rješenju s bipolarnim tranzistorom
  - naponska pobudatroši manje snage ©
  - R<sub>PU</sub> ~ T₂ spojen kao dioda:

$$R_{PU} = R_{ekv} = R_{D} \approx 100 \text{ k}\Omega$$


- spori odziv N → V (na izlazu)
- $t_r >> t_f$
- izolirana upravljačka elektroda
   ~ statički elektricitet
   može probiti izolaciju!




- poboljšanje izvedbe invertora u tehnologiji MOSFET
   ~ model sklopke "u protuspoju":
  - kontakti se zatvaraju u protuspoju:
     nije potreban R<sub>PU</sub> = R<sub>D</sub>!
     qotovo nikakva potrošnja!
  - brže rješenje
     ~ t<sub>r</sub> ≈ t<sub>f</sub>
  - potrebno ostvariti
     *električki simetrične* sklopke
     ~ *komplementarne* su!!!



- izvedba invertora s CMOS
   (engl. Complementary MOS)
   ~ sklopke u protuspoju:
  - naponska pobuda
  - statički elektricitet !!! 😕
  - T<sub>1</sub> i T<sub>2</sub> električki simetrični
     ~ komplementarni
    - T<sub>1</sub> je NMOS
    - T<sub>2</sub> je PMOS (komplementarno ponašanje)
    - $t_r \approx t_f$ ~ brže od NMOS!  $\odot$   $\odot$
    - troši *najmanje* snage! © © ©







# Sadržaj predavanja

- interpretacija logičkih vrijednosti
- implementacije osnovnih logičkih sklopova
- implementacije drugih logičkih sklopova
  - izvedbe univerzalnih logičkih sklopova NI i NILI
  - direktno povezivanje izlaza
- izvedbe logičkih sklopova u tehnologiji CMOS


- izvedba univerzalnog sklopa kompozicijom funkcija (kaskadiranjem sklopova):
  - karakteristično za bipolarnu tehnologiju (BJT)
  - tipično NI = NE°I~ NI(A, B) = NE(I(A, B))
    - diodni sklop I
    - invertor s BJT
  - koncept za čitav niz (bipolarnih) skupina integriranih logičkih sklopova



- izvedba univerzalnog sklopa direktnim povezivanjem tranzistora:
  - bipolarna i MOSFET tehnologija
  - kombiniranje tranzistora:
    - serijski: sklop NI
    - paralelno: sklop NILI
  - tranzistori
    - ~ upravljane sklopke




- konceptualne izvedbe univerzalnih sklopova (pozitivna logika):
  - serijski spoj sklopki ~ sklop NI
  - paralelni spoj sklopki ~ sklop NILI




- izvedba sklopa NI (pozitivna logika)
   ~ serijski spoj tranzistora (kaskoda)
  - U<sub>izIN</sub> = ΣU<sub>S</sub> tranzistora > 0 V
     ~ uglavnom se izbjegava
  - praktične izvedbe jedino u NMOS

Α	В	f
N	Ν	V
Ν	V	V
V	Ν	V
V	V	Ν

A	В	f
0	0	1
0	1	1
1	0	1
1	1	0







- izvedba sklopa NILI (pozitivna logika)
  - ~ paralelni spoj tranzistora:
    - bolja električka svojstva (nema U<sub>izIN</sub> = ΣU<sub>S</sub>)
       izvedba izbora

Α	В	f
N	Ζ	V
Ν	V	N
V	Ν	N
V	V	N

Α	В	f
0	0	1
0	1	0
1	0	0
1	1	0






- spojeni I (engl. wired AND):
   ~ kombiniranje logičkih sklopova
  - ~ kombiniranje iogičkih sklopova *fizičkim* povezivanjem izlaza

•	"ušteda"	logičkih	sklopova
---	----------	----------	----------

 mogućnost ostvarivanja univerzalne funkcije



 $Z_2$ 

Ν

Ζ

Ν

N

primjena na sabirničkim linijama
 ~ "raspodijeljena funkcija I"


$$\begin{array}{c|c} A & B & C \\ \hline Z_1 = \overline{A} & Z_2 = \overline{B} & Z_3 = \overline{C} \\ \hline Z = Z_1 \cdot Z_2 \cdot Z_3 = \overline{A} \cdot \overline{B} \cdot \overline{C} = \overline{A + B + C} \\ \end{array}$$


diktirano električkim mogućnostima izlaznog stupnja


- izvedba spojenog I
  - ~ izlazni stupanj: npr. "pasivni"  $R_{PII} = R_{C} \approx k\Omega$ 
    - R<sub>Cekv</sub> = R<sub>C</sub>/M
       M: broj izlaza vezanih u spojeni I
    - najlošiji slučaj: vodi samo jedan T od njih M

$$I_{CS} = M \cdot \frac{U_{CC} - U_{CES}}{R_C} + N \cdot I_{IL}$$

popularno rješenje
 ~ sklop s *upravljanim* izlazom:
 sklop s (izlazom s) tri stanja










- sklop s (izlazom s) tri stanja (engl. three-state logic)
  - ~ odvajanje izlaza sa sklopkama u protuspoju:
    - visoko (V)
    - nisko (N)
    - "stanje visoke impedancije" (Z)
      - ~ obje izlazne sklopke *isključene*:

nema pritezanja ni prema V, a niti prema N



- spojeni ILI (engl. wired OR)
   ~ spojeni I, ali su sklopovi NILI
  - proširivanje broja ulaza ekvivalentnog sklopa NILI!






- električke mogućnosti izlaznog stupnja:
  - moguće ako  $R_{PU} >>$ , npr.  $R_C > \sim k\Omega$
  - inače zabranjeno, npr.  $R_C < \sim 100 \ \Omega$


# Sadržaj predavanja

- interpretacija logičkih vrijednosti
- implementacije osnovnih logičkih sklopova
- implementacije drugih logičkih sklopova
- izvedbe logičkih sklopova u tehnologiji CMOS

- univerzalni CMOS sklopovi
   izvođenje iz NMOS sklopova:
  - mreža za pritezanje na masu
     (engl. Pull-Down Network, PDN)
     ~ sklopka (izlazni tranzistor):
     ostvarivanje logičke funkcije
  - mreža za pritezanje na napajanje (engl. Pull-Up Network, PUN)
     "otpornik" ostvaren posebnim NMOS



- univerzalni CMOS sklopovi ~ izvođenje iz NMOS sklopova:
  - zamijeniti NMOS za pritezanje na napajanje mrežom sastavljenom od PMOS
  - PMOS (pritezanje na napajanje) i NMOS (pritezanje na masu) električki komplementarni ~ izlaz sa *sklopkama u protuspoju*!



univerzalni sklopovi NILI i NI (pozitivna logika)

$$\sim T_{izlazni} = NMOS; T_{opterećenje} = PMOS$$

sklop NILI:

PDN = paralelno spojeni NMOS

PUN = serijski spojeni PMOS

sklop NI:

PDN = serijski spojeni NMOS


PUN = paralelno spojeni PMOS

izvođenje CMOS sklopa NI (pozitivna logika):

• PUN: 
$$f = \overline{A \cdot B} = \overline{A} + \overline{B}$$
  
 $f = 1 \Leftrightarrow (A = 0) + (B = 0)$   
 $\rightarrow paralela \text{ PMOS } !$ 

• PDN: 
$$\overline{f} = A \cdot B$$
  
 $\overline{f} = 1 \Leftrightarrow (A = 1) \cdot (B = 1)$   
 $\rightarrow$  serija NMOS!

				T <sub>3</sub>		
N	Ζ	NE	NE	DA	DA	V
Ν	V	NE	DA	DA	NE	V
V	Ν	DA	NE	NE	DA	V
V	V	DA	DA	DA DA NE NE	NE	N




izvođenje CMOS sklopa NILI:


• PUN: 
$$f = \overline{A} + \overline{B} = \overline{A} \cdot \overline{B}$$
  
 $f = 1 \Leftrightarrow (A = 0) \cdot (B = 0)$   
 $\rightarrow$  serija PMOS!

• PDN: 
$$\overline{f} = A + B$$
  
 $\overline{f} = 1 \Leftrightarrow (A = 1) + (B = 1)$   
 $\rightarrow paralela \text{ NMOS } !$ 


			T <sub>2</sub>			
 N	Ζ	NE	NE DA NE DA	DA	DA	V
N	V	NE	DA	NE	DA	N
V	Ν	DA	NE	DA	NE	N
V	V	DA	DA	NE	NE	N



izvedba CMOS sklopa I
 kompozicija NE i NI: I(A, B) = (NE°NI)(A, B)
 NE(NI(A, B))



izvedba CMOS sklopa ILI
 kompozicija NE i NILI: ILI(A, B) = (NE°NILI)(A, B)
 NE(NILI(A, B))





- poopćenje PDN i PUN
   izvođenje proizvoljnog CMOS sklopa:
  - sve varijable komplementirane
     vrlo jednostavno rješenje
  - neke varijable nisu komplementirane
     prethodno ih komplementirati


#### Implementacija funkcija u CMOSu

*Primjer*: 
$$f = \overline{A} + \overline{B} \cdot \overline{C}$$

- sve su varijable komplementirane
   ~ direktno izvođenje PUN
- PUN:
  - serija PMOS za B i C
  - paralela PMOS za A i φ(B, C)

• PDN: 
$$\overline{f} = \overline{\overline{A} + \overline{B} \cdot \overline{C}}$$
  
=  $A \cdot (B + C)$ 

- paralela NMOS za B i C
- serija NMOS za A i φ(B, C)




#### Implementacija funkcija u CMOSu

*Primjer*: 
$$f = A + \overline{B} \cdot \overline{C} = \overline{A} + \overline{B} \cdot \overline{C}$$

- invertor za dobivanje A
- PUN:
  - serija PMOS za B i C
  - paralela PMOS za  $\overline{A}$  i  $\varphi(B, C)$

• PDN: 
$$\overline{f} = A + \overline{B} \cdot \overline{C}$$
  
=  $\overline{A} \cdot (B + C)$ 

- paralela NMOS za B i C
- serija NMOS za  $\overline{A}$  i  $\varphi(B, C)$



#### Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 3: Osnove digitalne logike; Poglavlje 6: Elektroničke izvedbe logičkih sklopova.
- interpretacija logičkih vrijednosti: str. 120-122
- implementacije osnovnih logičkih sklopova: str. 84-89
- implementacije drugih logičkih sklopova: str. 204-207, 222-223, 235-236
- izvedbe logičkih sklopova u tehnologiji CMOS: str.
   237-239

# Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 3: Osnove digitalne logike; Poglavlje 6: Elektroničke izvedbe logičkih sklopova.
- interpretacija logičkih vrijednosti: 3.24
- implementacije osnovnih logičkih sklopova: 6.8
- implementacije drugih logičkih sklopova: 6.13, 6.14, 6.15, 6.17
- izvedbe logičkih sklopova u tehnologiji CMOS: 6.11, 6.18-6.23

# Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 14: Integrirani logički sklopovi.
- izvedbe logičkih sklopova u tehnologiji CMOS:
  - riješeni zadaci: 14.7-14.10,
  - zadaci za vježbu: 1, 3 (str.452-453)