9. Bistabil (2)

Sadržaj predavanja

- tipovi bistabila
 - SR bistabil
 - JK bistabil
 - T bistabil
 - D bistabil
- poboljšanje upravljanja
- karakteristični dinamički parametri


- *tipovi* bistabila:
 - SR bistabil
 - ~ osnovna funkcionalnost
 - JK bistabil
 - proširena funkcionalnost:"univerzalni" bistabil
 - T bistabil
 - ~ (samo) promjena stanja
 - D bistabil
 - ~ (samo) pamćenje 1 bita informacije

- formalizmi definicije bistabila:
 - tablica (promjene) stanja
 - jednadžba (promjene) stanja, karakteristična jednadžba


$$Q^{n+1} = f(ulazi, Q^n)$$

- uzbudna tablica:ulazi = f(promjena_stanja)
- dijagram stanja
 ~ grafički prikaz tablice stanja
 - čvor ≡ stanje
 - strelica = prijelaz


• SR bistabil (rekapitulacija):




S	R	Q ⁿ⁺¹
0	0	Q ⁿ
0	1	0
1	0	1
1	1	Χ




$$S \cdot R = 0$$






- JK bistabil:
 - posebna povratna veza na SR bistabil: propuštanje "vanjskih" ulaza tako da *nema* zabranjene kombinacije ulaza:
 - JK = 11
 bistabil *mijenja stanje* (engl. toggle)
 - JK bistabil
 ~ neka vrsta "univerzalnog" bistabila




• JK bistabil:


 \sim JK = 11 \rightarrow bistabil *mijenja stanje*



J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	\overline{Q}^{n}





$$Q^{n+1} = J \cdot \overline{Q}^n + \overline{K} \cdot Q^n$$





Q ⁿ	Q ⁿ⁺¹	J	K
0	0	0	Χ
0	1	1	Χ
1	0	Χ	1
1	1	Χ	0


- T bistabil
 - ~ samo mijenja stanje (engl. toggle)
 - tipična primjena
 ~ brojanje impulsa (→ brojila)
 - jednostavno se dobiva iz JK bistabila













Q ⁿ	Q n+1	Τ
0	0	0
0	1	1
1	0	1
1	1	0

0

- VHDL model T bistabila
 - izlazni signali se koriste kao ulazni
 povratna veza: dvosmjerni signali (tip INOUT)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY Tbistabil IS PORT (
   T, CP: IN std_logic;
   Q, Qn: INOUT std_logic);
END Tbistabil;
```





```
ARCHITECTURE Structural OF Tbistabil IS

COMPONENT NI3

PORT (i1, i2, i3: IN std_logic; y: OUT std_logic);
END COMPONENT;
SIGNAL JCPQn, KCPQ: std_logic; --izlazi prvog reda NI sklopova
SIGNAL J, K: std_logic;

BEGIN


J <= T; K <= T;
c1: NI3 PORT MAP(J, CP, Qn, JCPQn);
c2: NI3 PORT MAP(K, CP, Q, KCPQ);
c3: NI3 PORT MAP(JCPQn, JCPQn, Qn, Q);
c4: NI3 PORT MAP(KCPQ, KCPQ, Q, Qn);

END Structural;
```

- izlazni signali su tipa OUT
 - ~ povratna veza ostvarena unutarnjim signalima

```
Qint, Qnint: std_logic
```

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
ENTITY Tbistabil IS PORT (
   T, CP: IN std_logic;
   Q, Qn: OUT std_logic);
END Tbistabil;
```





```
ARCHITECTURE Structural OF Thistabil IS
  COMPONENT NT3
       PORT (i1, i2, i3: IN std logic; y: OUT std logic);
 END COMPONENT;
  SIGNAL JCPOn, KCPO: std logic; -- izlazi prvog reda NI sklopova
  SIGNAL J, K: std logic;
  SIGNAL Oint, Onint: std logic; -- interni izlazi bistabila
BEGIN
  -- modeliranje samog bistabila
       J <= T; K <= T;
  c1: NI3 PORT MAP(J, CP, Onint, JCPOn);
  c2:
     NI3 PORT MAP(K, CP, Oint, KCPO);
  c3: NI3 PORT MAP(JCPOn, JCPOn, Onint, Oint);
  c4: NI3 PORT MAP(KCPO, KCPO, Qint, Qnint);
  -- preslikavanje internih izlaza na izlaze sklopa
 0 <= Oint;</pre>
 On <= Onint;
END Structural;
```


modeliranje jednadžbama promjene stanja
 (izlazi tipa INOUT ostvaruju povratnu vezu ~ stanje!)

```
library IEEE;
                                                     T - Q
Q_{n+1} = \overline{T} \cdot Q_n + T \cdot \overline{Q}_n
\overline{Q}_{n+1} = \overline{T} \cdot \overline{Q}_n + T \cdot Q_n
Uvjet: promjena na CP=1
\overline{Q}
use IEEE.STD LOGIC 1164.ALL;
ENTITY Thistabil IS PORT (
  T, CP: IN std logic;
  Q, Qn: INOUT std logic);
END Thistabil;
ARCHITECTURE Behavioral OF Thistabil IS
BEGIN
  PROCESS (T,CP)
  BEGIN
     IF CP='1' THEN
        O <= (NOT T AND O) OR (T AND NOT O) AFTER 15 ns;
        On <= (NOT T AND NOT O) OR (T AND O) AFTER 15 ns;
     END IF;
  END PROCESS;
END Behavioral;
```

modeliranje stanja korištenjem varijable


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
ENTITY Thistabil IS PORT (
 T, CP: IN std logic;
 O, On: OUT std logic);
END Thistabil;
ARCHITECTURE Behavioral OF Thistabil IS
BEGIN
 PROCESS (T,CP)
 VARIABLE stanje: std logic
 BEGIN
    IF CP='1' THEN
      stanje := (NOT T AND stanje) OR (T AND NOT stanje);
    END IF;
    O <= stanje AFTER 15 ns;
    On <= NOT stanje AFTER 15 ns;
 END PROCESS;
END Behavioral;
```


- D bistabil
 - ~ kasni (engl. delay) za 1 x CP
 - "pamti" podatak narinut na ulazu
 - primjena: *pohranjivanje* podataka (→ *registri*)



	J	K	Q^{n+1}	D	Q^{n+1}
•	0	0	Q^{n}	0	0
1	0	_1_)	1
	1	0	1 -		
	1	1	Q^n	Q^{n}	$+1 = D^n$

Q ⁿ	Q n+1	D
0	0	0
0	1	1
1	0	0
1	1	1






Primjer: JK bistabil ostvaren D bistabilom

- "logika" u dodatni kombinacijski sklop na ulazu D
- povratna veza s Q i Q
- D bistabil: $Q^{n+1} = D^n \implies D^n = Q^{n+1}$


$$Q^{n+1} = J \cdot \overline{Q}^{n} + \overline{K} \cdot Q^{n} = D^{n}$$



Primjer: izvedba bistabila multipleksorom

- "zabravljivanje" podatka u multipleksoru
 ~ povratna veza s izlaza *na jedan* od ulaza
- drugi ulaz za vanjski podatak
- adresni ulaz za impuls takta
 upravljanje razinom CP
 CP = 1 upis podatka

$$A_0 = CP$$
 $Z = Q^{n+1}$
 0 $I_0 = Q^n$
 1 $I_1 = D$




Sadržaj predavanja


- tipovi bistabila
- poboljšanje upravljanja
 - dvostruki bistabil
 - bridom upravljani bistabil
- karakteristični dinamički parametri


- rekapitulacija problema vezanih za *upravljanje* bistabila: ~ za CP = 1 sinkroni se bistabil ponaša kao
 "asinkroni"
 - transparentnost za ulaze:
 - stanje nakon prestanka CP ?
 - kaskadirani bistabili
 - ~ eventualne promjene stanja *nisu* ograničene na pobudu susjednih bistabila: *neispravni rad*!
 - posebno JK bistabil
 ~ osciliranje izlaza
 - rješenje~ *djelovati na CP*:
 - poboljšanje upravljanja razinom CP
 - upravljanje bistabila bridom CP

- izvedba JK bistabila sklopovima NI
 povratna veza na ulaznu mrežu za upravljanje
 - intuitivni (i naivni!) pristup
 problemi kad CP = 1 "traje predugo"




- JK bistabil izveden sklopovima NI
 ~ "predugo trajanje" CP = 1
 - CP = 1 & JK = 11
 - promjena stanja Q ∀ 2.td
 - osciliranje (stanja) izlaza:
 "utrka" (engl. race-around condition)






- osciliranje izlaza JK bistabila izvedenog sklopovima NI ~ dva suprotstavljena zahtjeva
 - CP "dovoljno dug" da bistabil promijeni stanje
 - CP "dovoljno kratak" da bistabil ne zaoscilira
 - moguća rješenja:
 - odgovarajuća kašnjenja u petlje povratne veze
 - poboljšati upravljanje djelovanjem na CP



- upravljanje razinom CP
 - koristiti *dva* bistabila:
 "dvostruki" bistabil
 (engl. master-slave flip-flop)




- CP nije aktivan
 - ~ glavni i pomoćni bistabil povezani
- CP aktivan
 - ~ u glavni bistabil se upisuje novi sadržaj
- CP ponovno neaktivan
 - ~ sadržaj glavnog se prenosi u pomoćni bistabil
 - = stanje na izlazima bistabila



• dvostruki bistabil (engl. master-slave flip-flop)


~ prikaz sklopovima NI



objašnjenje rada dvostrukog bistabila:


t₁: CP izlazi iz područja 0~ prekid veze G i P


t₂: CP ulazi u područje 1
 uspostavljanje veze ulaza i G, upis podataka u G



t₄: CP ulazi u područje 0 ~ uspostavljanje veze G i P, upis podatka iz G u P

stvarno onemogućeno osciliranje






Primjer: izvedba dvostrukog bistabila multipleksorom


- po jedan multipleksor za svaki komponentni bistabil
- komplementarni CP
 odabir ulaza u multipleksore
- funkcionalnost dvostrukog bistabila

CP = 0 : podatak zapamćen u izlaznom MUX; veza ulaza D i ulaznog MUX

CP = 1 : podatak zapamćen u ulaznom MUX; veza ulaznog i izlaznog MUX




blok-simbol dvostrukog bistabila:




- komentar izvedbe:
 - dva bistabila umjesto jednog!
 - brzina rada je manja
 - sklop i dalje osjetljiv na promjene ulaza
 (→ hazard) za vrijeme CP = 1
 - potrebno ograničiti mogućnost upisa

- vrlo popularna SSI izvedba (mahom TTL, CMOS):
- sinkroni ulazi
 sklopovi I:
 olakšanje izgradnje složenijih sklopova
- primjer
 ~ dvostruki JK bistabil 7472 (TTL, serija 74)




- upravljanje bridom CP
 bridom okidani bistabil
 (engl. edge-triggered flip-flop)
 - eliminiranje transparentnosti za trajanja impulsa CP
 - osnovna ideja:
 - ~ na *jedan* od bridova impulsa CP generirati *kratki* impuls koji će propustiti ulaze
 - više mogućih izvedbi:
 - kašnjenje u logičkim sklopovima
 - kombiniranje više osnovnih bistabila


 izvedba bridom okidanog bistabila korištenjem kašnjenja u logičkim sklopovima (~ hazard):



- na rastući brid impulsa CP generiranje impulsa trajanja t_d
- ispravni rad mreže
 ~ 2·n+1 invertora:
 (2·n+1)·t_d




• blok-simbol:



okidanje negativnim bridom:





primjer
 bridom okidani JK bistabil
 7470 (TTL, serija 74)



- bridom okidani bistabil
 izveden kombiniranjem osnovnih bistabila:
 - karakteristična izvedba D bistabila:

• blok-simbol:






Primjer: VHDL model bridom upravljanog D-bistabila (padajući brid signala takta), sa sinkronim ulazom za brisanje

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY Dbistabil IS PORT (
   D, Reset: IN std_logic;
   Q, Qn: OUT std_logic;
   Clock: IN std_logic
);

END Dbistabil;
```

```
ARCHITECTURE Behavioral OF Dbistabil IS
BEGIN
  PROCESS (Clock)
    VARIABLE Oint: std logic;
  BEGTN
    IF falling edge(Clock) THEN
      IF Reset = '1' THEN
        Oint := '0';
      ELSE
        Oint := D;
      END IF;
    END IF;
    O <= Oint AFTER 5 ns;
    On <= NOT Oint AFTER 5 ns;
  END PROCESS;
END BEHAVIORAL;
```



Sadržaj predavanja

- tipovi bistabila
- poboljšanje upravljanja
- karakteristični dinamički parametri

Karakteristični dinamički parametri

- maksimalna frekvencija, f_{max}:
 ~ najveća frekvencija CP,
 a da bistabil sigurno mijenja stanje
 kad to ulazi zahtijevaju
- vrijeme kašnjenja, t_d:
 - ~ interval od djelotvorne promjene na ulazu (asinkrono: S_d, C_d; sinkrono: CP) do promjene na izlazu

češće: *vrijeme proleta* (*propagacije*) \sim posebno za $0 \rightarrow 1$, odnosno $1 \rightarrow 0$


Karakteristični dinamički parametri

a da bistabil *sigurno* prihvati podatak

- vrijeme postavljanja, t_{set up}
 ~ minimalno vrijeme održavanja podatka
 na sinkronim ulazima prije djelotvorne promjene CP (dvostruki bistabil: prekid veze ulaz-glavni bistabil),
- vrijeme otpuštanja (oslobađanja), t_{release} (analogno t_{set up})
 ~ maksimalno vrijeme održavanja podatka na sinkronim ulazima, a da ga bistabil sigurno ne prihvati
- vrijeme pridržavanja, t_{hold}
 ~ minimalno vrijeme održavanja podatka na sinkronim ulazima nakon djelotvorne promjene CP;
 potrebno kod nekih izvedbi bistabila

Karakteristični dinamički parametri

definicija
 t_{set up}, t_{release}, t_{hold}:



tipični parametri za TTL bistabile serije 74
 (t_{Pl H} i t_{PHI} za sinkrone ulaze)

	bridom okidani	dvostruki
	7474	7472
f _{max} [MHz]	25	20
t _{PLH} [ns]	14	16
t _{PHL} [ns]	20	25
t _{set up} [ns]	20	0
t _{hold} [ns]	5	0

Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 5: Bistabil.
- tipovi bistabila: str. 179-189
- poboljšanje upravljanja: str. 189-195
- karakteristični dinamički parametri: str. 195-196

Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- tipovi bistabila: 5.1-5.4, 5.7
- poboljšanje upravljanja: 5.5, 5.6

Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 6: Standardni programirljivi moduli.
- tipovi bistabila:
 - riješeni zadaci: 7.1-7.6
 - zadaci za vježbu: 1-3
- poboljšanje upravljanja:
 - riješeni zadaci: 7.7