

100	cin)	or (not	not a(1) and ((b(1) and b(0) and air) or (not a(0) and b(1) a 1 a(0) and b(1) and b(0))) after 10 ns;
end	ponaso	yna;	
0 1			
3-kompl	enent		library 1006;
W1 X0	4140		library 1006. Use 1006. stil logic 1164. All;
00	11		
10	00	40	= Xo extity 61 kompl is port
11	01		y out std-logic-vector (1 down to 0);
		100	end 51kompl;
7		346	
			architecture pacesague of Ulbompl is
		3-15	86.800
- post	earling of		y(1) <= not x(1) after 10 us;
1 200	44		y(0) < = x(0) after 10 us;
Wostever A	punates	e	end parasayua-
10-44	and the same	-	
X1 X0 Y	OH HERMAN RULE	£1 50	21=(x1.3)+(y1.5) 20=(x0.5)+(y0.5)
1000	100	00	20 = (x0.5) + (y0.5)
	101	10	
	110	11	eibrary lett, ord-logic_1164.Au-
12 CO 10 TO	000	10	05 etc 510_10g1 _1164. 4 a.
	001	00	entity clinix is port (
11 6	10	4 4	X, y: Xn stallagie-vector (1 downto 0)-
110	111	01	x, y: Xn stallogie-vector (1 downto 0); s: in stallogie-vector;
			2: out stol-logic-vector (1 do un to 0)).
			end denve
	111		architect in aucai and
100 110	100	1000	erchitecture poussing of during is
200	4-11	The sale	2(1) <= (x(1) and not s) or (y(1) and s))5 (40 10.5.
(+	1 7		2(1) <= (x(1) and not S) or (y(1) and S)) after long.
200	4		and power in:
1	10 6	1 1 1 1	
ורוחע			
The second second second	ry 1000		
luxe	ICEE ST	d_logic_1	1164 AU;
Pati	tu Pain	ITIV I'S	ahrt/
	1,b:14	stol-logi	c vector (1 dawnto 0).
Civi	ALC: IN	SITH - LOGIN	
	out 1	stal-logic	L'ector (1 dourto 0);
	d primi	it stallow	ye 15
arch	tecture	STRUKT	ruena of primitiv is
(1)	gnal n	4: 44	logic vector (1 dounts 0);
	GIN	The second second second	A STATE OF THE STA

fa: entity work for port map (a, m, cm, r, cont); 4-BITNO ZERAJALO library ICEE; use let std logle_1164. ALL; entry EscayALD IS PORT (a in std logic_vector (7 downto 0) 6. In std logic vector (7 downto 0) oper in std logices rout std logic vector (7 downto 0); cont out stategic) end zbenjavo architecture STRUKTVENA of Ebrajalo is signal c1,c2,c3,c4: std logic: prim1: entity work-primitiv. port map (a (1 downto 0), 6 (1 downto 0) oper, oper, (1 danto 0), c1); prim2: entity work primitiv port may (a (3 downto 2), b (3 downto 2) c1, oper, (3 downto 2), c2); print: entity work primitive port may (a (5 downto 4), b (5 downto a) c 2, oper (5 downto 4) c3); prim 4: entity work, primitiv port map (a (17 downto 6) b (7 downto 6), c3 oper, r (3 downto 6) cout) end STRUKTURNA.

2. Zadatak

Zadatak ove vježbe je izgradnja 4-znamenkastog zbrajala/oduzimala brojeva u bazi 4, ovisno o upravljačkom ulazu oper. Ako je oper=0, potrebno je obaviti zbrajanje, a ako je oper=1, potrebno je obaviti oduzimanje. Da biste mogli riješiti zadatak, potrebno je još definirati način kodiranja znamenaka. Na kraju ovog dokumenta nalazi se tablica s propisanim kodiranjem znamenaka, ovisno o vašem JMBAG-u, kao i naputak kako otkriti koju tablicu kodiranja trebate koristiti.

2.1. Dodijeljeni način kodiranja

U tablicu u nastavku čitko prepišite Vama dodijeljeni kod.

Znamenka	Kodna riječ		
0	01		
1	00		
2	10		
3	11		

2.2. Izrada potpunog zbrajala

Projektirajte sklop potpuno zbrajalo. Konkretno, promatrajte izlaze c_{out} , r_1 i r_0 kao funkcije od a_1 , a_0 , b_1 , b_0 te c_{in} (lokalne oznake ulaza sklopa FA). Poslužite se tabličnim prikazom. Kako glasi minimalni oblik tih funkcija? Upišite ih u sljedeću tablicu.

$$c_{out}(a_1,a_0,b_1,b_0,c_{in}) = a_1b_1 + a_1a_0b_0 + a_1a_0c_{in} + a_1b_0c_{in} + a_1b_0c_{in} + a_1a_0b_1c_{in} + a_1a_0b_0c_{in} +$$

Na zaseban list papira napišite VHDL model ovog sklopa. Sklop nazovite FA. U sučelju koristite signale a, b (vektor od 1 do 0), cin (skalar), r (vektor od 1 do 0) te cout (skalar) – upravo tim redosljedom. Svi izlazi trebaju kasniti 10 ns.

2.3. Izrada sklopa za izračun (B-1)-komplementa

Projektirajte sklop koji računa 3-komplement. Ulaze sklopa označite s x_1 i x_0 , izlaze s y_1 i y_0 . Izlaze promatrajte kao funkcije od ulaza, i poslužite se tabličnim prikazom. Kako glase minimalni oblici izlaznih funkcija? Upišite ih u tablicu u nastavku.

$$y_1(x_1,x_0) = \overline{\chi_1}$$

$$y_0(x_1,x_0) = \chi_0$$

Na zaseban list papira napišite VHDL model ovog sklopa. Sklop nazovite b1kompl. U sučelju koristite signal x (vektor od 1 do 0) te y (vektor od 1 do 0) – upravo tim redosljedom. Svi izlazi trebaju kasniti 10 ns.

2.4. Izrada dvostrukog multipleksora

Projektirajte dvostruki multipleksor. Podatkovne ulaze sklopa označite s x_1 , x_0 , y_1 te y_0 , selekcijski ulaz sa s, a izlaze sa z_1 i z_0 . Izlaze promatrajte kao funkcije od ulaza, i poslužite se tabličnim prikazom. Kako glase minimalni oblici izlaznih funkcija? Upišite ih u tablicu u nastavku.

$$z_{1}(x_{1},x_{0},y_{1},y_{0},s) = (\chi_{1} \cdot \overline{s}) + (\gamma_{1} \cdot \overline{s})$$

$$z_{0}(x_{1},x_{0},y_{1},y_{0},s) = (\chi_{0} \cdot \overline{s}) + (\gamma_{0} \cdot \overline{s})$$


Na zaseban list papira napišite VHDL model ovog sklopa. Sklop nazovite *dmux*. U sučelju koristite signal x (vektor od 1 do 0), y (vektor od 1 do 0), s (skalar) te z (vektor od 1 do 0) – upravo tim redosljedom. Svi izlazi trebaju kasniti 10 ns.

2.5. Izrada primitiva

Na zaseban list papira napišite VHDL model sklopa primitiv. Napišite strukturni model koristeći se prethodno razvijenim sklopovima.

2.6. Izrada 4-znamenkastog zbrajala/oduzimala

Koristeći pojednostavljeni simbol primitiva prikazan na početku upute, u prazno polje u nastavku nacrtajte shemu 4-znamenkastog zbrajala/oduzimala (gdje je točna operacija definirana ulazom oper). Na shemi jasno označite nazive primjeraka primitiva koje ćete koristiti pri strukturnom modeliranju, kao i nazive internih signala koje ćete koristiti.



Na zaseban list papira napišite VHDL model ovog sklopa. Sklop nazovite zbrajalo. U sučelju koristite signal a (vektor od 7 do 0), b (vektor od 7 do 0), oper (skalar) te r (vektor od 7 do 0) i cout (skalar) – upravo tim redosljedom. Uočite da ovaj sklop nema ulaz c_{in}. – zašto? Razmislite!

Prije dolaska na laboratorijske vježbe potrebno je riješiti sve prethodno navedene zadatke (projektiranje sklopova te njihov opis u jeziku VHDL), kao i popuniti tablicu u poglavlju 2.8. Na laboratorijskim vježbama provjerite još i sljedeće:

- prilikom zbrajanja brojeva, u kojem slučaju dolazi do najdužeg kašnjenja do pojave ispravnog rezultata (tzv. vrijeme stabilizacije rezultata)?
- koliko iznosi to vrijeme?

2.7. Priprema

Na samu vježbu potrebno je donijeti ovu uputu u kojoj sva polja za unos rješenja trebaju biti popunjena, papire s modelima traženih sklopova opisanih jezikom VHDL te papire korištene tijekom projektiranja samih sklopova (gdje su vidljive tražene tablice i sam postupak minimizacije). Sva rješenja (uključivo VHDL kod) trebaju biti napisana rukom, običnom ili kemijskom olovkom. Na vrhu svake stranice potrebno je kemijskom olovkom napisati prezime, ime te matični broj studenta.

Alternativno, umjesto pisanja VHDL modela rukom na papiru, moguće je kompletnu vježbu prije dolaska na sam termin vježbe napraviti kroz vhdllab koristeći Vaše korisničko ime i zaporku s Ferka (naglasak na čitavu vježbu zajedno s ispitnim sklopovima i simulacijama; u tom slučaju asistent će pogledati vježbu koju ste tako napravili).

2.8. Provjera rada sklopa

Za Vama dodijeljeni kod, što će biti na izlazu 4-znamenkastog zbrajala/oduzimala za ulaze iz sljedeće tablice? Popunite tablicu prije dolaska na vježbu!

oper	3 2ª3 A	0 16 1 2	3345	cout
0	11100100	01000010	1111 00 11	0
0	11100100	01001010	11111011	0
1	11100100	01080010	1/10/10/1/	1
1	11100100	01001010	11010011	1

2.9. Pitanja za vježbu

- Kako izgleda sklop primitiv ako se radi o zbrajanju/oduzimanju binarnih brojeva (dakle, kada je B=2)? U što tada degenerira multipleksor i sklop za izračun komplementa?
- 2. Ako razmatramo znamenke baze 10, konkretno, BCD kod, kako tada možemo ostvariti sklop FA? Isplati li se tada sklop projektirati tablično ili imamo bolje rješenje? Kako tada izgleda sklop za izračun 9-komplementa?
- 3. Ako razmatramo znamenke baze 10, konkretno, Excess-3 kod, kako tada možemo ostvariti sklop FA? Isplati li se tada sklop projektirati tablično ili imamo bolje rješenje? Kako tada izgleda sklop za izračun 9-komplementa?
- 4. Usporedite rješenja 2. i 3. zadatka. Što daje jednostavnije sklopovlje?

Literatura:

- [1] Peruško, Glavinić: Digitalni sustavi. Školska knjiga, 2005.
- [2] Čupić, Digitalna elektronika i Digitalna logika. Zbirka riješenih zadataka. Kigen, 2006.