
Sadržaj

1.	zadatak	2
2.	zadatak	3
3.	zadatak	4
4.	zadatak	5
5.	zadatak	8
6.	zadatak	9
7.	zadatak	10
8.	zadatak	11
9.	zadatak	12
10.	zadatak	14
11.	zadatak	15
12.	zadatak	16
13.	zadatak	17
14.	zadatak	18
15.	zadatak	19
16.	zadatak	20
17.	zadatak	21
18.	zadatak	22
19.	zadatak	23
20.	zadatak	24
21.	zadatak	25
22.	zadatak	26
23.	zadatak	27
24.	zadatak	. 29

Na slici je prikazan dijagram promjene stanja sinkronog sekvencijskog sklopa. Stanje S_i kodirano je Grayevim kôdom broja i. Ako se za izvedbu ovog sklopa koriste bistabili tipa D, odredite potrebne Booleove funkcije ulaza D bistabila B1, te izlaza sklopa Z. Ulaz sklopa označen je s X, izlaz sa Z a izlazi iz bistabila s Q1 i Q0.



2

- $\begin{aligned} \text{a)} \ \ D_1 &= X\,Q_0 + \overline{X}\,\overline{Q}_1\,\overline{Q}_0, \ Z = \overline{Q}_1\,Q_0 \\ \text{b)} \ \ D_1 &= \overline{X}\,\overline{Q}_0 + X\,Q_0, \ Z = \overline{X} + X\,\overline{Q}_1 \end{aligned}$
- d) $D_1 = X Q_0$, $Z = X \overline{Q_1} \overline{Q_0}$ e) $D_1 = X Q_0 + \overline{Q_1} \overline{Q_0}$, $Z = \overline{X} Q_1 + X \overline{Q_1}$ f) ništa od navedenoga
- c) $D_1 = \overline{X} \overline{Q}_1 \overline{Q}_0$, $Z = \overline{X} Q_1$

Lako ga možemo riješiti tako da uočimo da je to Mooreov automat (zbog izlaza u kružiću [0] i [1]) što znači da izlaz (Z) ne ovisi o ulazu (X). Odnosno izlazna logička funkcija (Z) neće sadržavati X, a to znači da je a) točno.

No, možemo ga riješiti i ovako. Prvo prevedemo dijagram u tablicu radi jednostavnosti. Moramo paziti da su stanja kodirana Grayevim kodom (0 => 00, 1 => 01, 2 => 11 i 3 => 10).

Trenutno	Q ₁	Q_0	Ulaz (X)	Sljedeće	Q ₁	Q_0	Izlaz (Z)
stanje				stanje			
SO SO	0	0	0	S3	1	0	0
SO SO	0	0	1	S1	0	1	0
S1	0	1	0	SO SO	0	0	1
S1	0	1	1	S2	1	1	1
S2	1	1	0	S1	0	1	0
S2	1	1	1	S3	1	0	0
S3	1	0	0	S1	0	1	0
S3	1	0	1	SO SO	0	0	0

Prepišemo stupac Q₁ u K tablicu jer koristimo D bistabil, pa samo trebamo dovesti tu vrijednost na D ulaz, pazite kako upisujete jer nisu po redu vrijednosti u zadnja četiri reda:

$Q_1 \backslash Q_0 X$	00	01	11	10
0	1	0	1	0
1	0	0	1	0

Iz K tablice iščitamo: $D_1 = \overline{Q}_1 \overline{Q}_0 \overline{X} + Q_0 X$

A za Z izlaz, možemo napraviti K tablicu, ali je minimizacija očita jer su jedini mintermi 010 I 011 koji se razlikuju u samo jednom bitu pa je odgovor $Z=\overline{Q}_1Q_0$. Odgovor je **a)**.

Sinkroni sekvencijski sklop sastoji se od bistabila T i bistabila JK čiji izlazi su redom označeni s Q₀ i Q₁, dok je ulaz označen sa S. Funkcije za ulaze bistabila izravno su ostvarene prema sljedećim izrazima:
T = S · Q̄₁, J = S · (Q̄₁ + Q₀) i K = Q̄₁ + Q₀. Ako su dinamički parametri korištenih bistabila: t_{dB}=20 ns, t_{setup}=10 ns, t_{hold}=5 ns i t_{dls}=10 ns, koliko iznosi maksimalna frekvencija takta ovog sklopa?
a) 33 MHz
b) 20 MHz
c) 100 MHz
d) 18.2 MHz
e) 10 MHz
f) ništa od navedenoga

Kade se aktiviraju J, K i T ulazi, bistabil će nakon t_{dB} promijeniti Q_1 i Q_0 izlaze.

Onda pogledamo sve tri logičke funkcije koje dovodimo na ulaze bistabila. Uočimo da najveću složenost ima J ulaz i to dvije razine (prvo moramo ILI, pa I), dok druge imaju po jednu razinu.

Znači da izlazi Q_1 , Q_0 i ulaz S moraju proći kroz najviše dvije razine logičkih sklopova, odnosno to traje 2 t_{dls} (nakon 1 t_{dls} se izračunaju $T = S \cdot \overline{Q}_1$, $K = \overline{Q}_1 + Q_0$ i dio J ulaza ($\overline{Q}_1 + Q_0$), a nakon 2 t_{dls} se izračuna J ulaz do kraja).

Nakon što smo izračunali ulaze T, J i K, oni moraju odstojati t_{setup}.

Maksimalna frekvencija je onda:

$$f_{max} = \frac{1}{2t_{dls} + t_{setup} + t_{dB}} = 20 \text{ MHz}$$

Odgovor je b).

Neki Mooreov automat sastoji se od tri bistabila; ulaz automata je X, a izlaz Z. Izlazi bistabila su Q2, Q1 i Q0. Koja od sljedećih funkcija može predstavljati izlaz ovog automata?

a)
$$Z = Q_1 + \overline{Q}_2 Q_0 X$$

c)
$$Z = Q_1(Q_0 \oplus X) + \overline{Q}_2$$

e)
$$Z = \overline{X}$$

b)
$$Z = \overline{Q}_2 Q_0 X$$

d)
$$Z = Q_1Q_0 + \overline{Q}_2$$

f) ništa od navedenoga

Izlazi Mooreovog automata, po definiciji, ne ovise o ulazu, nego samo o trenutnom stanju. Stoga je rješenje onaj odgovor u kojem se ne pojavljuje ulaz X (a to je d)).

Neki sinkroni automat izgrađen je od dva rastućim bridom okidana bistabila T; ulaz automata je X. Vremenski parametri bistabila su t_{dB}=20 ns, t_{setup}=10 ns, t_{hold}=5 ns; t_{dls}=10 ns. Funkcije za ulaze bistabila glase: T₁ = Q₀ + XQ₁ i T₀ = XQ₁Q₀ + XQ₁Q₀ + XQ₁. Stanje Si kodirano je binarnim zapisom broja i (npr. stanju S2 odgovara kôd 10). Frekvencija signala takta je 1 MHz; takt je simetričan i u t=0 započinje njegova poluperioda u kojoj je vrijednost signala 0. Ulaz X je u t=0 μs jednak 0, a u trenutku 3,3 μs prelazi u 1. Ako je u trenutku t=0 automat u stanju S0, u kojem će stanju biti u trenutku 6,8 μs?
a) S2
b) S1
c) S3
e) nema dovoljno podataka b) S4
f) ništa od navedenoga


Odredimo period signala takta preko frekvencije:

$$T = \frac{1}{1 \text{ MHz}} = 1 \,\mu\text{s}$$

Zadali su nam t_{dB} , t_{setup} , t_{hold} i t_{dls} , no oni su u nanosekundama, a takt nam je u mikrosekundama, tako da se ne trebamo opterećivati time.

Napravimo vremenski dijagram sklopa. U zadatku piše da u t=0 takt započinje poluperiodu u 0, što znači da je u t=0 padajući brid (takt prelazi u 0).


Prvo radni takt:



U zadatku piše da je X na početku 0, te u t=3.3 us prelazi u 1. Pa i to nacrtamo:

3.3

Kopirat ću te vremenske dijagrame ovdje bez teksta da se jasnije vidi. U zadatku piše da se bistabili aktiviraju na rastuće bridove takta, tako da ćemo povući crtu na svakom rastućem bridu, da vidimo koliko prelaza stanja ćemo imati, te kakav će X biti u njima.



Sa P-ovima sam označio prijelaze radi jednostavnosti. Vidimo da imamo 7 prijelaza i ne trebamo crtati vremenske dijagram za Q-ove, jer će svako slijedeće stanje biti izračunato na temelju prethodnog.

P1:

Trenutno stanje: $Q_1Q_0 = 00$, X = 0

$$T_1 = Q_0 + XQ_1 = 0 + 0 = 0$$

$$T_0 = \overline{XQ}_1 \overline{Q}_0 + \overline{X}Q_1 Q_0 + X \overline{Q}_1 = 1 + 0 + 0 = 1$$

Sljedeće stanje: $Q_1Q_0 = 01$

P2:

Trenutno stanje: $Q_1Q_0 = 01$, X = 0

$$T_1 = Q_0 + XQ_1 = 1 + 0 = 1$$

$$T_0 = \overline{XQ_1}\overline{Q}_0 + \overline{X}Q_1Q_0 + X\overline{Q}_1 = 0 + 0 + 0 = 0$$

Sljedeće stanje: $Q_1Q_0 = 11$

P3:

Trenutno stanje: $Q_1Q_0 = 11$, X = 0

$$T_1 = Q_0 + XQ_1 = 1 + 0 = 1$$

$$T_0 = \overline{XQ_1}\overline{Q_0} + \overline{X}Q_1Q_0 + X\overline{Q_1} = 0 + 1 + 0 = 1$$

Sljedeće stanje: $Q_1Q_0 = 00$

P4:

Trenutno stanje: $Q_1Q_0 = 00$, X = 1

$$T_1 = Q_0 + XQ_1 = 0 + 0 = 0$$

$$T_0 = \overline{XQ}_1 \overline{Q}_0 + \overline{X}Q_1 Q_0 + X \overline{Q}_1 = 0 + 0 + 1 = 1$$

Sljedeće stanje: $Q_1Q_0 = 01$

P5:

Trenutno stanje: $Q_1Q_0 = 01$, X = 1

$$T_1 = Q_0 + XQ_1 = 1 + 0 = 1$$

$$T_0 = \overline{XQ}_1 \overline{Q}_0 + \overline{X}Q_1 Q_0 + X \overline{Q}_1 = 0 + 0 + 1 = 1$$

Sljedeće stanje: $Q_1Q_0 = 10$

P6:

Trenutno stanje: $Q_1Q_0 = 10$, X = 1

$$T_1 = Q_0 + XQ_1 = 0 + 1 = 1$$

$$T_0 = \overline{XQ_1}\overline{Q}_0 + \overline{X}Q_1Q_0 + X\overline{Q}_1 = 0 + 0 + 0 = 0$$

Sljedeće stanje: $Q_1Q_0 = 00$

P7:

Trenutno stanje: $Q_1Q_0 = 00$, X = 1

$$T_1 = Q_0 + XQ_1 = 0 + 0 = 0$$

$$T_0 = \overline{XQ}_1 \overline{Q}_0 + \overline{X}Q_1 Q_0 + X \overline{Q}_1 = 0 + 0 + 1 = 1$$

Sljedeće stanje: $Q_1Q_0 = 01$

Odgovor je stanje S1 (**b**)) jer se neće dogoditi rastući brid između P7 i 6.8 us, tako da je stanje dobiveno u P7 odgovor.

Digitalni sklop u pozitivnoj logici ostvaruje Booleovu funkcije f(A, B, C) = A + BC. Kako glasi minimalni oblik funkcije koju taj sklop ostvaruje u negativnoj logici?

a)
$$\overline{A}$$

c)
$$A(B+C)$$

e)
$$\overline{A}B + BC$$

b)
$$\overline{A} + \overline{B} \overline{C}$$

d)
$$\overline{A} + B(\overline{A} + C)$$

f) ništa od navedenoga

Funkcije u negativnoj logici će biti **dualne** onima u pozitivnoj logici, no nema potrebe to uzimati zdravo za gotovo. Možete si jednostavno provjeriti:

Funkcija u pozitivnoj logici:

Α	В	С	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Ista funkcija u negativnoj logici (samo zamijenimo 0 s 1 i 1 s 0):


Α	В	С	f
1	1	1	1
1	1	0	1
1	0	1	1
1	0	0	0
0	1	1	0
0	1	0	0
0	0	1	0
0	0	0	0

Ako to minimiziramo K tablicom, dobijemo **c)** A(B+C)

6	Koliko je u	kupno MOSFE	Γ-tranzistora po	trebno da se dvo	ulazni logički sk	dop I izvede u tehnologiji
	CMOS?					
	a) 2	b) 4	c) 6	d) 8	e) 3	f) ništa od navedenoga

I je najbolje implementirati kao NI, za to su nam potrebna 2 n-kanalna MOSFET-a i 2 p-kanalna MOSFET-a. Treba nam dodatni invertor kako bismo dobili I koji se sastoji od 1 n-kanalnog MOSFET-a i 1 p-kanalnog MOSFET-a.

Shema kako to izgleda:



Tamno narančasto je NI sklop, a svjetlo narančasto je invertor.

Rješenje je 6 MOSFET-a (c)).

Digitalni sklop sastoji se od sklopova dviju skupina S1 i S2. Za porodicu S1 poznato je: I_{OL}=16mA, I_{IL}=2mA, I_{OH}=4mA, I_{IH}=0.4mA; za porodicu S2 poznato je: I_{OL}=8mA, I_{IL}=1mA, I_{OH}=2mA, I_{IH}=0.1mA. Pretpostavimo da izlaz sklopa iz skupine S1 moramo povezati s ulazima sklopova iz skupine S2. Koliko najviše ulaza sklopova iz skupine S2 možemo priključiti na izlaz sklopa S1?

a) 4

b) 5

c) 10

d) 16

e) 40

f) ništa od navedenoga

Ono što trebamo odrediti je faktor grananja (N). Uočimo da spajamo sklopove S1 na sklopove S2 pa koristimo izlazne podatke za S1 (oznaka o u indeksu), te ulazne za S2 (oznaka I u indeksu).

Odredimo N za O (low) stanje (oznaka L u indeksu):

$$N_L = \frac{I_{OL}}{I_{IL}} = \frac{16}{1} = 16$$

Odredimo N za 1 (high) stanje (oznaka H u indeksu):

$$N_H = \frac{I_{OH}}{I_{IH}} = \frac{4}{0.1} = 40$$

Ukupni faktor grananja je minimum od ta dva broja.

Odgovor je 16 (d)).


- Bigitalni sklop S1 radi na frekvenciji takta f = 1 GHz, a napaja se naponom od 10 V. Projektant želi oblikovati novu inačicu tog sklopa (S2) koja bi radila na istoj frekvenciji takta, ali uz napon napajanja od 5 V. Kakav će biti odnos između dinamičkih disipacija snage sklopova S1 i S2?
 - a) dinamička disipacija snage za S1 bit će 4 puta veća od snage za S2
 - b) dinamička disipacija snage za S2 bit će 2 puta veća od snage za S1
 - c) dinamička disipacija snage za S1 bit će 2 puta veća od snage za S2
 - d) dinamička disipacija snage za S2 bit će 4 puta veća od snage za S1
 - e) dinamička disipacija snage za S1 bit će 8 puta veća od snage za S2
 - f) ništa od navedenoga

Koristimo formulu za dinamičku disipaciju snage: $P = fCU^2$

Za S1 vrijedi: $P_1 = fCU_1^2$, a za S2 $P_2 = fCU_2^2$ (kapacitet i frekvencija ostanu jednaki).

Njihov omjer je
$$\frac{P_1}{P_2} = \frac{fCU_1^2}{fCU_2^2} = \frac{U_1^2}{U_2^2} = \frac{100}{25} = 4$$

Što znači da je dinamička disipacija snage 4 puta veća za S1, nego za S2, odnosno odgovor a).



Napisat ćemo tablicu kombinacija za četiri varijable, f1 i f2. (N je samo broj reda, radi jednostavnijeg upisa minterma)

N	А	В	С	D	f1	f2
0	0	0	0	0	0	1
1	0	0	0	1	0	1
2	0	0	1	0	1	1
3	0	0	1	1	1	1
4	0	1	0	0	0	0
5	0	1	0	1	0	0
6	0	1	1	0	1	0
7	0	1	1	1	0	0
8	1	0	0	0	0	0
9	1	0	0	1	1	0
10	1	0	1	0	1	0
11	1	0	1	1	1	0
12	1	1	0	0	0	1
13	1	1	0	1	0	1
14	1	1	1	0	1	1
15	1	1	1	1	1	0

Ako malo pogledamo shemu, vidjet ćemo da je f1 = d3 kada je D=1, odnosno d2 kada je D=0, isto vrijedi i za f2 (f2 = d1 kada je D=1, odnosno d0 kada je D=0).

Onda nam je najpametnije podijeliti tablicu na po dva reda jer se u svaka dva reda mijenja samo D i dodati stupac u kojem ćemo zapisivati sadržaj memorije na toj lokaciji.

Za svako mjesto u memoriji, određeno s ABC (tj. uzimamo po dva retka) određujemo d, d0 će biti f2(A, B, C, 0), d1 će biti f2(A, B, C, 1), d2 će biti f1(A, B, C, 0), a d3 f1(A, B, C, 1).

Radi ilustracije ću napraviti manju tablicu kako bi bilo jasnije što želim reći.

Α	В	С	D	f1	f2	d	
а	b	С	0	d2	d0	42 42 41 40	
а	b	С	1	d3	d1	d3 d2 d1 d0	

a, b i c su neki brojevi (0 ili 1) koji nam određuju o koja je to lokacija u memoriji. No, oni nisu važni, važno je za vidjeti da ćemo d dobiti jako lako, tako da prvo napiše f1 za D=1, pa f1 za D=0, te f2 za D=1 i f2 za D=0, to su ti d3, d2, d1 i d0.

N	Α	В	С	D	f1	f2	d
0	0	0	0	0	0	1	0011 = 3
1	0	0	0	1	0	1	0011 – 3
2	0	0	1	0	1	1	1111 = F
3	0	0	1	1	1	1	1111 – F
4	0	1	0	0	0	0	0000 = 0
5	0	1	0	1	0	0	0000 - 0
6	0	1	1	0	1	0	0100 = 4
7	0	1	1	1	0	0	0100 – 4
8	1	0	0	0	0	0	1000 = 8
9	1	0	0	1	1	0	1000 – 8
10	1	0	1	0	1	0	1100 = C
11	1	0	1	1	1	0	1100 - C
12	1	1	0	0	0	1	0011 = 2
13	1	1	0	1	0	1	0011 = 3
14	1	1	1	0	1	1	1101 = D
15	1	1	1	1	1	0	1101 - D

Odgovor je: 3, F, 0, 4, 8, C, 3, D (b)).

Poluprogramirljivo polje programirano je prema slici. Odredite minimalni zapis funkcije $f(x_2,x_1,x_0)$ koju ostvaruje taj sklop? Na prva tri ulaza sklopa (s lijeva na desno) dovedeno je redom x_2 , x_1 te x_0 .

a) $\overline{x}_2 + \overline{x}_1 x_0$ c) $x_2 \overline{x}_1 \overline{x}_0 + \overline{x}_2 x_1$ e) $x_2 + x_1 \overline{x}_0$ b) $x_2 \overline{x}_0 + \overline{x}_1 x_0$ d) $x_1 + x_0$ f) ništa od navedenoga

Gornju funkciju (ona koja se vraća) označimo kao f1. Očitamo f1 (uočimo da su to NILI sklopovi i samo gledamo što im dovodimo na ulaz, tj. točkice):

$$f_1 = \overline{\overline{x}_2 + x_1} + \overline{\overline{x}_1 + x_0}$$

Onda očitamo f:

$$f = \overline{\overline{x_2 + \overline{f}_1} + \overline{x_1 + \overline{x}_1}}$$

Riješimo se drugog člana jer će on uvijek biti neutralan (x1 + non x1 = 1, kada ga negiramo dobijemo 0, a 0 je neutralni element kod ILI):

$$f = \overline{\overline{x_2 + \overline{f}_1}}$$

Riješimo se dvostruke negacije, uvrstimo f1:

$$f = x_2 + \overline{\overline{\overline{x_2} + x_1} + \overline{\overline{x_1} + x_0}}$$

Riješimo se dvostruke negacije, primijenimo De Morgana:

$$f=x_2+x_2\overline{x}_1+x_1\overline{x}_0$$


Faktoriziramo x2:

$$f = x_2(1 + \overline{x}_1) + x_1 \overline{x}_0$$

1 + nešto je uvijek 1 pa se toga riješimo:

$$f = x_2 + x_1 \overline{x}_0$$

Rješenje je e).



Označimo zadani FPGA s f1 (onaj bez upitnika) i očitamo njegovu funkciju (bit će 1 jedino kada su i A i B 1):

$$f_1 = AB$$

Funkciju koju trebamo ostvariti je:

$$f = AB + \overline{C}$$

To možemo zapisati kao:

$$f = f_1 + \overline{C}$$

Onda napišemo tablicu kombinacija za f1 i C

f1	С	f
0	0	1
0	1	0
1	0	1
1	1	1

Znači da je rješenje 1,0,1,1 odnosno a).

12	Koja se vrsta polja ILI?	standardnih progr	amirljivih r	nodula sastoji od pr	ogramirljivog p	polja I te programirljivog
	a) ROM	b) EEPROM	c) PAL	d) PLA	e) FPGA	f) ništa od navedenoga

ROM ima programirljivo ILI polje, a fiksno I polje (dekoder).

EEPROM je podskup ROM-a koji se može elektronički brisati i programirati.

PAL ima programirljivo I polje, a fiksno ILI polje.

PLA ima programirljivo I polje i programirljivo ILI polje.


FPGA nema I i ILI polja tako da nema smisla.

Odgovor je PLA **d)**.

- Kako povećanje razlučivanja od jednog bita kod izvedbe paralelnog *n*-bitnog AD pretvornika utječe na broj potrebnih komparatora?
 - a) Nisu potrebni dodatni komparatori.
 - b) Potreban je jedan dodatni komparator.
 - c) Potrebna su dva dodatna komparatora.
- d) Potrebna su četiri dodatna komparatora.
- e) Potreban je dvostruki broj komparatora.
- f) ništa od navedenoga

Ako pogledamo shemu paralelnog pretvornika, uočit ćemo da je ukupno potrebno 2^n komparatora gdje je n broj bitova. To slijedi iz principa rada tog pretvornika, on svako moguće stanje (a ima ih 2^n) uspoređuje s dovedenim naponom.

To znači da ako povećamo n za jedan, morat ćemo imati 2^{n+1} komparatora, odnosno dvostruko više od prethodnog. Rješenje je **e**).



14	Ako kod AD pretvorbe najveći mogući ulazni napon iznosi 12V, a mogućnost zapisa digitalnog izlaza se
	smanji s 14 na 13 bitova, kako će se promijeniti pogreška kvantizacije pretvornika?

a) neće se bitno promijeniti

d) povećat će se za 50%

b) povećat će se za 100%

e) smanjit će se za 50%

c) povećat će se za 200%

f) ništa od navedenoga

Formula za pogrešku kvantizacije je:

$$\varepsilon_K = \frac{U_K}{2}$$

Gdje je U_K napon kvanta, tj. vrijedi:

$$U_K = \frac{U_{ref}}{N}$$

Gdje je N broj stanja, u generalnom slučaju je to 2ⁿ.

$$U_K = \frac{U_{ref}}{2^n}$$

To uvrstimo u početnu jednadžbu:

$$\varepsilon_K = \frac{U_{ref}}{2 \cdot 2^n}$$

Omjer pogrešaka kvantizacije je:

$$\frac{\varepsilon_{K1}}{\varepsilon_{K2}} = \frac{\frac{U_{ref}}{2 \cdot 2^{14}}}{\frac{U_{ref}}{2 \cdot 2^{13}}} = \frac{1}{2}$$

Pogreška kvantizacije se povećala 2 puta u odnosu na početnu, pa je odgovor b) povećat će se za 100%.

15	Memorijsko polje memorije kapaciteta 1024×8 bita ima 2D organizaciju. Potrebno je ostvariti memoriju
	jednakog kapaciteta ali 2½D organizacije memorijskog polja, čiji dekoder redaka ima 512 izlaza. Koliko
	i kakvih sklopova MUX/DEMUX je potrebno za ostvarenje tog memorijskog modula?

a) 1 MUX/DEMUX sklopa 16/1 d) 4 MUX/DEMUX sklopova 4/1 b) 2 MUX/DEMUX sklopa 4/1 e) 8 MUX/DEMUX sklopova 2/1


c) 4 MUX/DEMUX sklopova 2/1 f) ništa od navedenoga

Uočimo za početnu memoriju da ima 10 adresnih ulaza (jer 2¹⁰ = 1024) i da je duljina jedne logičke riječi 8 bita.

Za novu memoriju vidimo da dekoder ima 512 izlaza, to znači da koristi 9 adresnih ulaza ($2^9 = 512$), što znači da je preostali 1 adresnih ulaz na MUX/DEMUX-u i da se fizička riječ sastoji od dvije logičke ($2^1 = 2$).

Znači na MUX/DEMUX dovodimo jedan adresni bit pa mora biti 2/1. Treba nam onoliko MUX/DEMUX-eva koliko bitova ima jedna logička riječ, a to je 8.

Odgovor je e).



Za početne memorijske module vrijedi da imaju ukupno 512 adresa i da se svaka logička riječ sastoji od 4 bita.

Nama treba memorijski modul koji ima 1024 adresa i da se svaka logička riječ sastoji od 32 bita.

Kako bismo postigli veličinu logičke riječi od 32 bita, jednostavno spojimo 8 početna memorijska modula u svakom redu. Imat ćemo ukupno 2 reda (zato što trebamo dodati jedan adresni bit) i to će okvirno izgledati ovako:



512x2 adresa = 1024 adresa

Znači prvi red će pamtiti prvih 512 adresa (0-511), a drugi zadnjih 512 adresa (512-1023). Na vanjski adresni dekoder je potrebno dovesti A9 jer je to najznačajniji bit. Odgovor je **e)**.

17 n-bitno asinkrono binarno brojilo ostvareno je bistabilima čije je kašnjenje 25 ns, vrijeme pridržavanja 10 ns, vrijeme postavljanja 20 ns te vrijeme otpuštanja 5 ns. Vrijeme potrebno za očitanje stanja brojila iznosi 25 ns. Ako je maksimalna frekvencija na kojoj brojilo može raditi 8 MHz, od koliko se bistabila sastoji to brojilo?

a) n=2

b) n=4

c) n=8

d) n=3

e) n=5

f) ništa od navedenoga

Prvo pretvorimo frekvenciju u period:

$$T = \frac{1}{f} = \frac{1}{8 \cdot 10^6} = 125 \text{ ns}$$

Za asinkrono binarno brojilo vrijedi formula

$$T_{min} = N \cdot t_{dB} + t_{o\check{c}}$$

Jer su bistabili spojeni serijski tako da je potrebno N (broj bistabila) kašnjenja prije nego što zadnji bistabil poprimi prikladno stanje, također moramo dodati vrijeme očitanja novog stanja.

$$N = \frac{T_{min} - t_{o\check{c}}}{t_{dB}} = \frac{125 - 25}{25} = 4$$

Odgovor je 4 bistabila b).

Posmačnim registrom s paralelnim izlazima i serijskim ulazom ostvareno je brojilo koje ciklički prolazi kroz stanja 0, 4, 2, 5, 6, 7, 3, 1. Brojilo je izgrađeno od *n* bistabila čiji su izlazi Q_{n-1},Q_{n-2},...,Q₀. Izlaz bistabila B_{n-1} je spojen na ulaz bistabila B_{n-2}, čime je definiran smjer posmaka. Koliko je minimalno potrebno bistabila te kako u tom slučaju glasi minimalni oblik funkcije serijskog ulaza posmačnog registra?

a) 4 bistabila, $Q_3\overline{Q}_0 + Q_1\overline{Q}_0 + Q_3Q_1Q_0$

d) 3 bistabila, $Q_2\overline{Q_1}Q_0$

b) 3 bistabila, $\overline{Q}_2\overline{Q}_0 + Q_1\overline{Q}_0 + Q_2\overline{Q}_1Q_0$

e) 4 bistabila, $\overline{Q}_3Q_1\overline{Q}_0 + \overline{Q}_1Q_0$

c) 2 bistabila, $\overline{Q}_1\overline{Q}_0$

f) ništa od navedenoga

Pogledamo koje je najveće stanje (7) i odmah znamo da su potrebna 3 bistabila.

Dalje napravimo tablicu:

Trenutno stanje	Q ₂	Q ₁	Q ₀	Sljedeće stanje	Sin
0	0	0	0	4	1
1	0	0	1	0	0
2	0	1	0	5	1
3	0	1	1	1	0
4	1	0	0	2	0
5	1	0	1	6	1
6	1	1	0	7	1
7	1	1	1	3	0

Sin stupac punimo tako da razmislimo: što trebamo dovesti na kao ulaz da bi došli do sljedećeg stanja? Ako je sljedeće stanje veće ili jednako 4, onda moramo dovesti 1, inače 0. Jer ono što dovedemo na Sin će postati najznačajniji bit.

$Q_2\backslash Q_1Q_0$	00	01	11	10
0	1	0	0	1
1	0	1	0	1

Crveni zaokružimo sa zelenim: \overline{Q}_2 \overline{Q}_0

Narančasti zaokružimo sa zelenim: $Q_1\overline{Q}_0$

Žutim zaokružimo samog: $Q_2\overline{Q}_1Q_0$

Odgovor je: **b)** 3 bistabila, $\overline{Q}_2\overline{Q}_0+Q_1\overline{Q}_0+Q_2\overline{Q}_1Q_0$

19	Sinkrono binarno brojilo unaprijed koje broji u ciklusu od 64 stanja ostvareno je uporabom šest bistabila			
	T. Vrijeme postavljanja bistabila je 10ns, a kašnjenje 25ns. Na raspolaganju su logički sklopovi I s			
	proizvoljnim brojem ulaza, čije je kašnjenje 15ns. Kako nazivamo izvedbu zadanog brojila koja			
	omogućava najbrži rad, te koja je frekvencija rada u tome slučaju?			
	a) brojilo sa serijskim prijenosom, 8 MHz	d) brojilo sa serijskim prijenosom, 20 MHz		
	b) brojilo s paralelnim prijenosom, 28 MHz	e) brojilo s tranzijentnim prijenosom, 25 MHz		
	 c) brojilo s paralelnim prijenosom, 20 MHz 	 f) ništa od navedenoga 		


Prvo se trebamo sjetiti sheme za sinkronog brojilo sa serijskim prijenosom i sinkronog brojilo s paralelnim prijenosom. Iz nje vidimo da će paralelno prijenos biti brži jer signal mora putovati kroz točno jednu razinu logičkih sklopova, dok za serijski signal putuje kroz N-2 razina. Time smo uspostavili da će ovo biti s paralelnim prijenosom.

Formula za frekvenciju sinkronog brojila s paralelnim prijenosom glasi:

$$f = \frac{1}{t_{setup} + t_{dB} + t_{dls}} = \frac{1}{10 + 15 + 25 \text{ ns}} = 20 \text{ MHz}$$


A ta formula slijedi iz činjenice da postoji kašnjenje između clocka i novog stanja (t_{dB}), onda signal mora proći kroz jednu razinu logičkih sklopova (t_{dIs}), te treba odstajati na ulazu dovoljno dugo za postavljanje (t_{setup}).

Odgovor je c) brojilo s paralelnim prijenosom, 20 MHz.



20	Koliko stan	ja ima ciklus John	sonovog br	ojila sastavljenog o	od n bistabila?	
	a) n^2	b) $\log_2 n$	c) n	d) 2n	e) 2 ⁿ	f) ništa od navedenoga

Nema smisla pamtiti formulu, možete ju jednostavno izvesti ako zapamtite koncept Johnsonovog brojila. **Komplement zadnjeg bita je spojen na ulaz nultog, a ostali ulazi su spojeni na prethodni bit.**



Onda na temelju 1-bitnog i 2-bitnog možemo izvesti formulu:

Stanja
0
1

	Stanja
	00
	10
	11
Ī	01

Stanja
000
100
110
111
011
001

Za n=1 vidimo da je broj stanja 2.

Za n=2 vidimo da je broj stanja 4.

Za n=3 vidimo da je broj stanja 6.


Zaključimo da je broj stanja 2n, odgovor je d).

AD pretvornik sa sukcesivnom aproksimacijom ulazni napon od 3,3V pretvara 33μs. Koliko vremena će isti pretvornik trebati za pretvorbu ulaznog napona od 2,2V?

a) 44μs
b) 25μs
c) 11μs
d) 22μs
e) 33μs
f) ništa od navedenoga

Čim imamo pretvornik sa sukcesivnom aproksimacijom znamo da je broj koraka neovisan o ulaznom napon. Što znači da će pretvorba uvijek jednako trajati. Odgovor je **e)** 33us.

To možete vidjeti iz ovog grafa rada tog pretvornika. Kao što je vidljivo, bez obzira idemo li u stanje 0 ili stanje 7, potreban je jednak broj koraka, a time i jednako vrijeme.



22	Trobitno prstenasto brojilo izvedeno je bistabilima tipa D, bez sklopa za sigurni start. U koliko se						
	različitih ciklusa brojanja može naći to brojilo?						
	a) 1	b) 5	c) 3	d) 4	e) 8	f) ništa od navedenoga	

Prstenasto brojilo radi na principu kružnog posmaka (nije važno u kojem smjeru, radi jednostavnosti ćemo uzeti u desno). Za svako stanje moramo odrediti u kojem je ciklusu, a to ćemo napraviti tako da krenemo jedno po jedno stanje za koje ne znamo ciklus i radimo kružni posmak dok ne dođemo u isto stanje.

000 -> 000 jednočlani ciklus, uvijek će se vraćati u 000

001 -> 100 -> 010 -> 001 tročlani ciklus

(za stanja 010 i 100 ne moramo isprobavati jer već znamo u kojem su ciklusu)

011 -> 101 -> 110 -> 011 tročlani ciklus

(za stanja 101 i 110 ne moramo isprobavati jer već znamo u kojem su ciklusu)

111 -> 111 jednočlani ciklus, uvijek će se vraćati u 111


Obuhvatili smo svih 8 stanja, i odredili da ima 4 različitih ciklusa. Odgovor je d).

Zadatak 23. Riješiti na unutrašnjosti košuljice, s lijeve strane.

4-bitni DA pretvornik s težinskom otpornom mrežom izgrađen je za kôd 8421. Najmanji otpor u otpornoj mreži iznosi $1k\Omega$, dok je otpornik u povratnoj vezi otpora $2k\Omega$. Referentni napon doveden na DA pretvornik je 5V.

- a) Nacrtajte shemu ovog pretvornika i naznačite iznose svih otpora.
- b) Ako je na izlazu pretvornika očitan napon od -8.75V, odredite struju koja teče kroz najmanji otpornik u otpornoj mreži.

Najmanji otpor će nam uvijek biti na bitu najveće težine, u ovom slučaju je to na bitu težine 8. Na bitu težine 4 će biti dvostruki otpor, na bitu težine 2 će biti četverostruki, a na bitu težine 1 osmerostruki.



Za svaku granu ćemo izračunati struju ako je samo taj bit postavljen:

$$I_3 = \frac{U_{ref}}{1 \text{ k}\Omega} = \frac{5}{1000} = 5 \text{ mA}$$

$$I_2 = \frac{U_{ref}}{2 \text{ k}\Omega} = \frac{5}{2000} = 2.5 \text{ mA}$$

$$I_1 = \frac{U_{ref}}{4 \text{ k}\Omega} = \frac{5}{4000} = 1.25 \text{ mA}$$

$$I_0 = \frac{U_{ref}}{8 \text{ k}\Omega} = \frac{5}{8000} = 0.625 \text{ mA}$$

Te izračunamo struju kroz otpornik u povratnoj vezi:

$$I_f = \frac{|U_{izl}|}{2 \text{ k}\Omega} = \frac{8.75}{2000} = 4.375 \text{ mA}$$

Uočimo da je struja I_f jednaka zbroju I_0 , I_1 i I_2 , pa je trenutni broj 7 (0111). Bit najveće težine (a najmanjeg otpora) nije postavljen na 1, pa kroz taj otpornik ne teče struja (I = 0 A).

Zadatak 24. Riješiti na unutrašnjosti košuljice, s desne strane.

Sučelje modela sinkronog bistabila D okidanog padajućim bridom signala takta je:

```
ENTITY sindff IS PORT(
   d, cp: IN std_logic;
   q: OUT std_logic);
END sindff;
```

Koristeći tu komponentu, napišite strukturni VHDL model 4-bitnog Johnsonovog brojila čiji su izlazi Q0, Q1, Q2 i Q3. Upisani podatak posmiče se od Q0 prema Q3.

```
library IEEE;
use IEEE.std logic 1164.all;
ENTITY brojilo IS PORT (
     cp: IN std logic;
     q: OUT std logic vector(3 downto 0)
);
END brojilo;
ARCHITECTURE arch OF brojilo IS
     SIGNAL i: std logic vector(3 downto 0);
     SIGNAL d: std logic;
BEGIN
     d \le not i(3);
     d0: ENTITY work.sindff PORT MAP (d, cp, i(0));
     d1: ENTITY work.sindff PORT MAP (i(0), cp, i(1));
     d2: ENTITY work.sindff PORT MAP (i(1), cp, i(2));
     d3: ENTITY work.sindff PORT MAP (i(2), cp, i(3));
     q \ll i;
END arch;
```