6. Standardni kombinacijski moduli (2)

Sadržaj predavanja

- multipleksor
 - ostvarivanje Booleovih funkcija multipleksorom
- prioritetni koder
- pretvornik koda
- komparator

- ostvarivanje logičkih funkcija multipleksorom:
 - funkcija multipleksiranja:
 m_i: minterm predstavlja adresu

$$Z = \sum_{i=0}^{2^n - 1} I_i \cdot m_i$$

 definicija funkcije od n varijabli u kanonskom disjunktivnom obliku:


$$f(x_{n-1},...,x_0) = \sum_{i=0}^{2^n-1} \alpha_i \cdot m_i$$

• pridruživanje: $\forall A_i = x_i, I_i = \alpha_i \Rightarrow Z = f(x_{n-1}, ..., x_0)$

Primjer: ostvarivanje funkcije tri varijable

$$f(A,B,C) = \sum m(0,2,3,5,6,7)$$

- "simulacija rada permanentne memorije (ROM)"
- neefikasno! (∀ m_i ∃ I_i)




- rješenje trivijalnim rezidualnim funkcijama
 ~ efikasnije rješenje:
 - za $f(x_{n-1},...,x_0)$ MUX s n-1 adresa ~ 2^{n-1} "informacijskih" ulaza
 - na ulaze MUX dovoditi funkcije varijable *najmanje* težine:

$$\varphi(x_0) = \{0,1,x_0,\overline{x}_0\}$$

- 2ⁿ⁻¹ informacijskih ulaza
 2ⁿ⁻¹ funkcija ostatka, *rezidualnih funkcija*
- rezidualne funkcije od jedne varijable
 trivijalne rezidualne funkcije

Primjer:
$$f(A, B, C) = \sum m(0,2,3,5,6,7)$$

A_1 A	$egin{array}{c} A_0 \ B \end{array}$	C	ADRESIRANI ULAZ		f
0	0	0 1	I_0	1 0	\overline{C}
0	1 1	0 1	I_1	1	1
1 1	0	0 1	I_2	0	C
1 1	1 1	0 1	I_3	1 1	1



- rješenje netrivijalnim rezidualnim funkcijama:
 - "netrivijalne" rezidualne funkcije (>1 varijable)
 ~ obično presloženo rješenje
 - (također) kanonski oblik funkcije
 ~ nema minimizacije
 - pojednostavljivanje rješenja
 ~ odabir prikladnog pridruživanja varijabli
 adresnim ulazima

Primjer:
$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

- ostvarenje 16-ulaznim MUX
 - ~ standardno rješenje trivijalnim rezidualnim funkcijama
- ostvarenje 8-ulaznim MUX
 - ~ rezidualne funkcije od 2 varijable


ostvarenje 8-ulaznim MUX
 rezidualne funkcije od 2 varijable

$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

DE										ABC
		000	010	110	100	001	011	111	101	
	00	1	1		1			1		
	01	1				1	1		1	
	11						1	\bigcap 1		
	10	\bigcap 1		1		1	1	1		
		I_0	I_2	I_6	I_4	I_1	I_3	I_7	I_5	

• ostvarenje 8-ulaznim MUX ~ rezidualne funkcije od 2 varijable: $ABC \to A_2A_1A_0$ $f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$


i	A	В	C	$f_{res}=I_i$
	A_2	A_1	A_0	res—1
0	0	0	0	\overline{DE}
1	0	0	1	$D \oplus E$
2	0	1	0	$\overline{D}\overline{E}$
3	0	1	1	D + E
4	1	0	0	$\overline{D}\overline{E}$
5	1	0	1	$\overline{D}E$
6	1	1	0	$D\overline{E}$
7	1	1	1	$D + \overline{E}$



Sadržaj predavanja

- multipleksor
- prioritetni koder
- pretvornik koda
- komparator


- funkcija kodiranja
 - ~ generiranje *binarne* kodne riječi nekog koda; potrebno osigurati da je *samo jedan* ulaz aktivan!
 - koder \sim aktivan samo jedan ulaz (npr. $I_i = 1$) 2^n ulaza $\rightarrow n$ izlaza
 - prioritetni koder
 ~ aktivno više ulaza, samo jedan djeluje!



- tipična oznaka:
 - 2^{<broj adresa}>/<broj adresa>

Primjer: koder 4/2


- ograničenje: uzorci ulaza s više 1
 ne mogu se pojaviti
- simbol "0" (~ I₀) daje A₁A₀ = 00
 ne utječe!



I ₃	l ₂	I ₁	I ₀	A ₁	A_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1



$$A_1 = I_3 + I_2 A_0 = I_3 + I_1$$



- prioritetni koder (engl. priority encoder)
 rješenje problema više aktivnih ulaza:
 - djeluje ulaz najvišeg prioriteta
 - svi ulazi = 0 ?~ poseban izlaz:

 $y = if I_3 or I_2 or I_1 or I_0 then 1 else 0$


I ₃	l ₂	l ₁	I ₀	A ₁	A ₀	у	
0	0	0	0	Х	Х	0	
0	0	0	1	0	0	1	
0	0	1	Χ	0	1	1	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
0	1	Х	Х	1	0	1	I_0 I_0
1	Х	Х	Х	1	1	1	

VHDL ponašajni model prioritetnog kodera 2/4

```
library ieee;
use ieee.std logic 1164.all;
entity priorityEncoder is
  port (I: in std logic vector(3 downto 0);
        A: out std logic vector(1 downto 0);
        y: out std logic);
end priorityEncoder;
architecture ponasajna of priorityEncoder is
  begin
    A \le "11" when I(3) = '1' else
         "10" when I(2)='1' else
         "01" when I(1)='1' else
         "00";
    v <= '0' when I="0000" else '1';</pre>
end ponasajna;
```

Primjer: prioritetni koder 4/2 [Brown i Vranešić, 2000]

I ₃	l ₂	I 1	I ₀	A ₁	Ao	у
0	0	0	0	Х	Х	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1



 U_2


$$u_3 = I_3$$

$$u_2 = \overline{I_3} \cdot I_2$$

$$u_1 = \overline{I_3} \cdot \overline{I_2} \cdot I_1$$

$$\Rightarrow A_1 = u_3 + u_3$$

$$\Rightarrow A_0 = u_3 + u_3$$



VHDL strukturni model prioritetnog kodera 2/4

```
library ieee;
use ieee.std logic 1164.all;
entity priorityEncoder is
 port (I: in std_logic_vector(3 downto 0);
        A: out std logic vector(1 downto 0);
        y: out std logic );
  end priorityEncoder;
architecture strukturna of priorityEncoder is
  signal n3, n2, n1, u3, u2, u1, u0: std logic;
 begin
    sklop1: entity work.sklopNOT
                                  port map (I(3),n3);
    sklop2: entity work.sklopNOT
                                  port map (I(2),n2);
    sklop3: entity work.sklopNOT
                                  port map (I(1),n1);
    u3 <= I(3);
    sklop4: entity work.sklopAND2 port map (n3,I(2),u2);
    sklop5: entity work.sklopAND3 port map (n3,n2,I(1),u1);
    sklop6: entity work.sklopAND4 port map (n3,n2,n1,I(0),u0);
    sklop7: entity work.sklopOR2
                                  port map (u3,u2,A(1));
    sklop8: entity work.sklopOR3
                                  port map (u3,u2,u1,A(0));
    sklop9: entity work.sklopOR4
                                  port map (u3,u2,u1,u0,y);
end strukturna;
```


Sadržaj predavanja

- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

- pretvornik koda (engl. code converter):
 - pretvorba kodnih riječi dvaju različitih kodova
 - isti princip kao kod dekodera i kodera:
 - dekoder
 - ~ kodna riječ → 1 aktivni izlaz
 - koder
 - ~ 1 aktivni ulaz → kodna riječ
 - različiti tipovi MSI modula
 - + mogućnost *kaskadiranja* (2-dimenzijske strukture)

Primjer: pretvornik BCD koda u 7-segmentni


- vrlo raširena primjena
 ~ prikaz BCD znamenki
- element za prikaz
 - ~ 7-segmentni prikaz (engl. 7-segment display)





tablica pretvorbe BCD u 7-segmentni kod





	D_3	D_2	D_1	D_0							
	2 ³	22	21	20	а	b	С	d	e	f	g
	8	4	2	1							
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Zadatak:

 napisati minimalne izraze za a, b, ..., g f g b


- nacrtati sklop
- napisati VHDL ponašajni i strukturni model
- ponoviti sve za pretvornik heksadekadskih brojeva u 7-segmentni kod



Sadržaj predavanja


- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

- komparator
 - ~ sklop za usporedbu dva *n*-bitna broja (npr. A i B)
 - obično cijeli brojevi bez predznaka
 - mogućnosti:
 - \bullet A = B
 - A > B
 - A < B
 - MSI modul
 - ~ 4-bitni
 - + mogućnost *kaskadiranja*





usporedba po bitovima~ sklop EX-NILI



- izlaz A = B
 I funkcija usporedbi po bitovima
- izlaz A > B
 dominira prvi bit sa svojstvom A_i > B_i
 (počev od bita najviše težine)
- izlaz A < B
 not ((A_i > B_i) or (A = B))

Primjer: 4-bitni komparator

- usporedba po bitovima: $u_i = \overline{a_i \oplus b_i}$, i = 0,...,3
- izlaz A = B: "A = B"= $u_3 \cdot u_2 \cdot u_1 \cdot u_0$
- izlaz A > B
 - \sim rekurzivno utvrđivanje $a_i > b_i$, od bita najviše težine:

$$"a_{3} > b_{3}" = a_{3} \cdot \overline{b_{3}}$$

$$"a_{2} > b_{2}" = a_{2} \cdot \overline{b_{2}} \cdot u_{3}$$

$$"a_{1} > b_{1}" = a_{1} \cdot \overline{b_{1}} \cdot u_{3} \cdot u_{2}$$

$$"a_{0} > b_{0}" = a_{0} \cdot \overline{b_{0}} \cdot u_{3} \cdot u_{2} \cdot u_{1}$$


$$"A > B" = "a_{3} > b_{3}" + "a_{2} > b_{2}"$$

$$+"a_{1} > b_{1}" + "a_{0} > b_{0}"$$

• izlaz A < B: " $A < B'' = \overline{"A = B'' + "A > B"}$

Zadatak:

- nacrtati sklop 4-bitnog komparatora
- napisati tablicu kombinacija
- napisati VHDL ponašajni model sklopa
- napisati VHDL strukturni model sklopa



Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- ostvarivanje Booleovih funkcija multipleksorom: str. 264-266

Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- ostvarivanje Booleovih funkcija multipleksorom:
 7.7-7.26
- pretvornik koda: 7.47

Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 5: Standardni kombinacijski moduli.
- ostvarivanje Booleovih funkcija multipleksorom:
 - riješeni zadaci: 5.5-5.8, 5.11b, 5.16 (VHDL), 5.17
 - zadaci za vježbu: 16-18, 20-29, 32
- komparator
 - zadaci za vježbu: 30, 31