
ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

Grupa B


	· · · · · · · · · · · · · · · · · · ·	
1.	Izračunajte 10 komplement dekadskog broja 2731520.	
	a) 3571240	d) 7268480
	b) 6428760	e) 5716390
	c) 6527150	f) ništa od navedenog
2.	Koji je rezultat zbrajanja BCD brojeva 010100100101 i 000100110110?	
	2) 011001110010	4) 011010010000
	a) 011001110010 b) 011101100011	d) 011010010000 e) 011001100001
	c) 011001011011	f) ništa od navedenog
3.	Komplement funkcije f(A,B,C,D,E) sadrži 7 maksterma. Koliko maksterma sadrži funkcija f?	
	a) 25	d) 27
	b) 11	e) 8
	c) 9	f) ništa od navedenog
4.	Između dva digitalna sustava razmjenjuju se 3 poruke. Za potrebe te razmjene razvijen je zaštitni kod s ispravljanjem pogrešaka {0000000000,101010101010,1111111111}}. Koliko pogrešaka se minimalno mora dogoditi da bi prijemnik krivo protumačio poslanu poruku?	
	a) 1	d) 5
	b) 4	e) 3
	c) 2	f) ništa od navedenog
5.	Pronađite minimalni zapis funkcije f u obliku sume produkata, ako je: $f(A,B,C,D) = \sum m(2,6,11,13,15) + \sum d(4,9,10).$	
	a) $A\overline{B}\overline{C} + BC$	d) $\overline{A}C\overline{D} + AD$
	b) $AC\overline{D} + \overline{A}D$	e) $A \overline{B} \overline{D} + B D$
	c) $\overline{A}C\overline{D} + ABD + ACD$	f) ništa od navedenog
6.	Neka funkcija $f(A,B,C)$ ostvarena je direktno prema izrazu $\overline{B} \cdot \overline{C} + \overline{A} \cdot B$. Koju vrstu statičkog hazarda ima taj sklop, i na kojem se on prijelazu javlja?	
	a) statički 0 hazard, prijelaz 000 u 010 b) statički 0 hazard, prijelaz 010 u 000 c) statički 1 hazard, prijelaz 111 u 011	d) statički 1 hazard, prijelaz 000 u 010 e) statički 1 hazard, prijelaz 010 u 000 f) ništa od navedenog
7.	, 1 1	
/.	Multipleksorom 2/1 ostvarujemo neku funkciju f(A,B,C,D). U općem slučaju, na podatkovne ćemo ulaze tada dovoditi rezidualne funkcije od koliko varijabli?	
	a) 3	d) 2
	b) 4	e) 1
	c) 5	f) ništa od navedenog

b) 4×4×2 c) 4×7×2




e) $4 \times 3 \times 2$

f) ništa od navedenog



- a) stanja S0 i S1 su ekvivalentna
- b) stanja S2 i S3 su ekvivalentna
- c) stanja S2 i S4 su ekvivalentna
- d) stanja S2 i S5 su ekvivalentna
- e) stanja S0 i S6 su ekvivalentna
- f) ništa od navedenog



Slika 1. Stroj s konačnim brojem stanja

- Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Početno stanje je S_0 . Ako se na njegov 15. ulaz dovede niz 1, 1, 1, 1, 1, što će biti generirano na njegovom izlazu?
 - a) 1,0,1,0,0,0
 - b) 1,0,1,0,1,1
 - c) 1,0,1,1,1,1

- d) 1,1,1,0,0,1
- e) 1,0,1,0,0,1
- f) ništa od navedenog
- Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Taj se stroj direktno (bez minimizacije 16. broja stanja) ostvaruje bistabilima D. Pri tome se koriste 3 bistabila, a stanje S_i kodira se kao broj izapisan u Grayevom kodu. Što se dovodi na ulaz D_{θ} bistabila koji pohranjuje bit najmanje težine? Ulaz stroja označen je sa x. $D_0(Q_2,Q_1,Q_0,x)$ glasi:
- a) $\sum m(0,2,3,5,7,10,11,12,13,15) + \sum d(8,9)$ b) $\sum m(0,1,4,5,10,11,12,13,14,15) + \sum d(8,9)$ c) $\sum m(1,2,3,5,6,8,10,11,12,13,14) + \sum d(8,9)$ d) $\sum m(0,1,2,5,6,10,11,12,14,15) + \sum d(8,9)$ e) $\sum m(0,2,3,4,5,7,10,11,13,15) + \sum d(8,9)$ f) ništa od navedenog
- c) $\sum m(1,2,3,5,6,8,10,11,12,13,14) + \sum d(8,9)$
- Pogledajte stroj s konačnim brojem stanja prikazan na slici 1. Prisjetite se kako ste na laboratorijskim vježbama modelirali ovakav stroj (razlaganje modela stroja na 3 bloka process). Ako ulaz stroja označimo sa x, signal koji čuva trenutno stanje sa state, signal koji čuva sljedeće stanje sa nstate, izlaz sa o te takt sa cp, što će biti minimalna lista osjetljivosti bloka process koji određuje o?
 - a) cp
 - b) state, x


 - c) state

- d) state, x, cp
- e) state, cp
- f) ništa od navedenog
- Na raspolaganju je logički blok FPGA sklopa prikazan 18. slikom. Želimo ostvariti bistabil s ulazima A i B čija je jednadžba promjene stanja:


$$Q^{n+1} = Q^n \cdot (A + \overline{B}) + A\overline{B}$$

 $Q^{n+1} = Q^n \cdot (A + \overline{B}) + A\overline{B}$ gdje Q^{n+1} označava sljedeće a Q^n trenutno stanje bistabila. Kako treba programirati logički blok? U rješenjima je LUT očitan od d_0 prema d_7 .

- a) LUT=00011101, s=1, t=1
- b) LUT=01001101, s=1, t=1
- c) LUT=00111010, s=1, t=1
- d) LUT=00101110, s=1, t=1
- e) LUT=01100001, s=0, t=1
- f) ništa od navedenog



19. Na sinkrono binarno brojilo spojen je D/A pretvornik. Signal takta je simetrični, poluperiode 500 μ s. U trenutku t=0, brojilo se nalazi u stanju 0, i započinje poluperioda signala takta vrijednosti 0. Koji će se napon pojaviti na izlazu pretvornika u trenutku t = 3,3 ms? Za pretvornik je poznato: $R = 1 \text{ k}\Omega$, $R_f = 2 \text{ k}\Omega$. Pretpostavite da izlazi brojila imaju otpor 0 Ω , te da na njegovu izlazu logička 0 odgovara naponu 0 V a logička 1 naponu +5 V.



- a) -3,125 V
- d) -1,25 V
- b) -3,75 V
- e) -3,3 V
- c) -2,5 V
- f) ništa od navedenog
- 20. Jezikom VHDL modeliran je bistabil T. Blok process tog modela prikazan je desno. Kako djeluju signali *postavi* i *obrisi*: sinkrono ili asinkrono?
 - a) oba djeluju sinkrono
 - b) postavi sinkrono, obrisi asinkrono
 - c) postavi asinkrono, obrisi sinkrono
 - d) oba djeluju asinkrono
 - e) nema dovoljno informacija
 - f) ništa od navedenoga

```
process(cp,postavi,obrisi)
  variable stanje: std_logic := '0';
begin

if falling_edge(cp) then
  if postavi='0' then
    stanje := '1';
  else
    stanje := t xor stanje;
  end if;
end if;
if obrisi='1' then stanje := '0'; end if;

q <= stanje after 10 ns;
qn <= not stanje after 10 ns;</pre>
```