10. Sekvencijski sklopovi

Sadržaj predavanja

- sinkroni sekvencijski sklopovi
- kanonski modeli
- projektiranje sekvencijskih sklopova
- izvedbe sekvencijskih sklopova
- analiza sekvencijskih sklopova
- vremenski odnosi


- sekvencijski sklopovi:
 - digitalni sklopovi koji imaju sposobnost pamćenja
 - izlaz je funkcija:
 - trenutnog stanja ulaza
 - trenutnog *unutarnjeg* stanja sklopa
 postoji *memorija*
- KS
- interpretacija memorije (npr. računala)
 - ~ pamćenje memorijskih riječi (= višebitni podaci)
 - → registri

- definicije:
 - n bistabila → 2ⁿ stanja
 ~ strojevi stanja (engl. state machines)
 - stanja je konačno mnogo (2ⁿ)
 ~ strojevi s konačnim brojem stanja (engl. finite state machines)
 - slijed operacija u sekvencijskom sklopu
 "ugrađeni" algoritam:
 algoritamski stroj stanja
 - operacije se obavljaju bez čovjekove pomoći ~ automat: digitalni automat, konačni automat

- ograničenje na sinkrone sekvencijske sklopove!
 rad (promjena stanja) sinkroniziran s impulsima CP
 - značajno lakši postupak
 ~ sinkronizacija:
 - na globalni CP sustava
 - u odnosu na *najsporiju* stazu/element sustava
 ~ *sporije* od asinkronih sekvencijskih sustava
 - vrijeme je diskretizirano
 ~ projektiranje svedeno na kombinacijsko određivanje:
 - slijedećeg stanja sklopa
 - izlaza sklopa

na temelju *sadašnjeg* stanja sklopa i narinutih ulaza

- općenito strukturiranje sinkronog sekvencijskog sklopa
 ~ kanonski oblik:
 - kombinacijski (pod)sklop
 - memorija s *upravljanim* (= *sinkronim*) bistabilima
 registar = (pod)sklop za pamćenje *višebitnih* podataka




Sadržaj predavanja

- sinkroni sekvencijski sklopovi
- kanonski modeli sekvencijskih sklopova
 - Mooreov model
 - Mealyjev model
 - mješoviti model
- projektiranje sekvencijskih sklopova
- izvedbe sekvencijskih sklopova
- analiza sekvencijskih sklopova
- vremenski odnosi

Kanonski modeli sekvencijskih sklopova


- više kanonskih modela opće strukture sinkronog sekvencijskog sklopa; najznačajniji:
 - Mooreov model
 - Mealyjev model
 - mješoviti model

- "automat stanja"
 - ~ izlaz ovisi samo o unutarnjem stanju




A =
$$\langle I, O, S, \delta, \mu \rangle$$

 $\delta: S \times I \rightarrow S$
 $\mu: S \rightarrow O$



 modeliranje u jeziku VHDL osnovne strukture Mooreovog stroja s konačnim brojem stanja:



deklaracija tipova i modeliranje sučelja:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automatMoore IS PORT (
   ulazi: IN std_logic_vector(N DOWNTO 0);
   reset: IN std_logic; -- inicijalizira početno stanje
   izlazi: OUT std_logic_vector(M DOWNTO 0);
   clock: IN std_logic
);
END automatMoore;
```

- definicija arhitekture:
 - kodiranje stanja intuitivno
 prirodnim binarnim kodom (binarni brojevi)

```
ARCHITECTURE ponasanje OF automatMoore IS
  SIGNAL state present, state next: std logic vector (K DOWNTO 0);
  CONSTANT S0: std logic vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std logic vector (K DOWNTO 0) := "0...001";
  -- kodna riječ pojedinog stanja definirana lokalnom konstantom
BEGIN
  -- ulazni kombinacijski sklop računa sljedeće stanja
  -- iz ulaza i trenutnog stanja
  PROCESS(ulazi, state present)
  BEGIN
    -- sljedeće stanje sklopa određeno signalima iz liste
    -- osjetljivosti; npr. bezuvjetni prijelaz u stanje S0:
    state next <= S0;
  END PROCESS;
```

```
2
```

```
-- izlazni kombinacijski sklop računa izlaz sklopa
-- na temelju trenutnog stanja
PROCESS(state_present)
BEGIN
-- izlaz sklopa određen iz trenutnog stanja:
    CASE state_present IS
        WHEN SO => izlazi <= ...;
        WHEN S1 => izlazi <= ...;
        -- itd. ...
        WHEN OTHERS => izlaz <= ...;
        END CASE;
END PROCESS;</pre>
```


END ponasanje;

```
-- stroj promjene stanja mijenja stanje na temelju signala
-- clock i asinkronih ulaza
PROCESS( clock, reset )
BEGIN
  -- asinkroni ulaz(i) dominira(ju)
  IF reset = '1' THEN
    state present <= S0;
  -- inače djelovanje sinkronih ulaza
  ELSIF falling edge(clock) THEN
    state present <= state next;</pre>
  END IF;
END PROCESS;
```

- alternativni (bolji?) način definiranja stanja:
 - → navesti *oznake* stanja, ali ne i način kodiranja

```
TYPE stateType IS (S0, S1, S2, S3);
SIGNAL state_present, state_next: stateType;
```

Primjer: VHDL model Mooreovog stroja s konačnim brojem stanja



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automat1 IS PORT (
   input0: IN std_logic;
      y: OUT std_logic;
   clock: IN std_logic;

END automat1;
```


```
ARCHITECTURE Behavioral OF automat1 IS
  SIGNAL state_present, state next: std logic vector(1 DOWNTO 0);
  CONSTANT S0: std logic vector(1 DOWNTO 0) := "11";
  CONSTANT S1: std logic vector(1 DOWNTO 0) := "01";
  CONSTANT S2: std logic vector(1 DOWNTO 0) := "10";
BEGIN
  PROCESS(input0, state present)
  BEGIN
    CASE state present IS
      WHEN S0 => IF input0 = '0' THEN state next <= S0;
                                         state next <= S1;</pre>
                   ELSE
                   END IF;
      WHEN S1 => IF input0 = '0' THEN state next <= S1;
                   ELSE
                                         state next <= S2;
                   END IF;
      WHEN S2 => IF input0 = '0' THEN state next <= S2;
                                         state next <= S0;</pre>
                   ELSE
                   END IF;
      WHEN OTHERS =>
                                         state next <= S0;
    END CASE;
  END PROCESS;
```

```
PROCESS (state present)
  BEGIN
    CASE state present IS
      WHEN S0 => y <= '1';
      WHEN S1 => y <= '0';
      WHEN S2 => y <= '0';
      WHEN OTHERS => y <= '0';</pre>
    END CASE;
  END PROCESS;
  PROCESS ( clock )
  BEGIN
    IF falling edge(clock) THEN
      state present <= state next;</pre>
    END IF;
  END PROCESS;
END BEHAVIORAL;
```

2

3

Mealyjev model: "automat prijelaza"
 izlaz ovisi o unutarnjem stanju i o ulazu



ekvivalencija Mooreovog i Mealyjevog automata:

A =
$$\langle I, O, S, \delta, \lambda \rangle$$

 $\delta: S \times I \to S$
 $\lambda: S \times I \to O$
 s_i
 s_j
 s_j

A =
$$\langle I, O, S, \delta, \mu \rangle$$

 $\delta: S \times I \rightarrow S$
 $\mu: S \rightarrow O$
 $s_i / s_j / s$

$$q^{n+1} = \delta(q^n, x^n)$$

$$z^n = \lambda(q^n, x^n)$$

$$q^{n+1} = \delta(q^{n}, x^{n})$$


$$z^{n} = \mu(q^{n})$$

$$= \mu(\delta(q^{n-1}, x^{n-1}))$$


$$= \mu'(q^{n-1}, x^{n-1})$$

- izlaz Mooreovog automata ovisi o prethodnom unutarnjem stanju i ulazu!
- moguć prijelaz iz jednog u drugi

 modeliranje u jeziku VHDL osnovne strukture Mealyjevog stroja s konačnim brojem stanja:



 verzija s registrima na izlazu (stabilne vrijednosti izlaza između dva susjedna impulsa CP)



deklaracija tipova i modeliranje sučelja:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

ENTITY automatMealy IS PORT (
   ulazi: IN std_logic_vector(N DOWNTO 0);
   reset: IN std_logic;
   izlazi: OUT std_logic_vector(M DOWNTO 0);
   clock: IN std_logic
);
END automatMealy;
```

definicija arhitekture:


```
ARCHITECTURE ponasanje OF automatMealy IS
  SIGNAL state present, state next: std logic vector(K DOWNTO 0);
  CONSTANT S0: std logic vector(K DOWNTO 0) := "0...000";
  CONSTANT S1: std logic vector(K DOWNTO 0) := "0...001";
  SIGNAL izlazi next: std logic vector (M DOWNTO 0);
BEGIN
  -- ulazni kombinacijski sklop računa sljedeće stanje i izlaz
  -- iz ulaza i trenutnog stanja
  PROCESS( ulazi, state present )
  BEGIN
    -- sljedeće stanje sklopa i izlaz određeni iz čiste
    -- osjetljivosti; npr. bezuvjetni prijelaz u stanje S0
    -- i sve '0' na izlazima:
    state next <= S0;
    izlazi next <= "000..000"; -- niz od (K+1) nule.
  END PROCESS;
```

```
-- stroj promjene stanja i registar; promjena stanja i izlaza
  -- na temelju signala clock i asinkronih ulaza
PROCESS (clock, reset )
  BEGIN
    -- asinkroni ulaz(i) dominira(ju)
    IF reset = '1' THEN
      state_present <= S0; -- postaviti stanje u S0</pre>
      izlaz <= "000...00"; -- postaviti izlaze u npr. '0'
    -- inače djelovanje sinkronih ulaza
    ELSIF falling edge(clock) THEN
      state present <= state next;</pre>
      izlazi <= izlazi next;</pre>
    END IF;
  END PROCESS;
END ponasanje;
```

 I_1I_0 :

KA:

Primjer: VHDL model Mealyjevog stroja s konačnim brojem stanja



```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
ENTITY automat2 IS PORT (
  il, i0 : IN std logic;
  o1 : OUT std logic; o0 : OUT std logic;
  ka : OUT std logic;
  clock: IN std logic);
END automat2;
ARCHITECTURE Behavioral OF automat2 IS
  SIGNAL state present, state next: std logic vector(1 DOWNTO 0);
  SIGNAL of next, of next, ka next: std logic;
  CONSTANT S0: std logic vector(1 DOWNTO 0) := "00";
  CONSTANT S1: std logic vector(1 DOWNTO 0) := "01";
  CONSTANT S2: std logic vector(1 DOWNTO 0) := "10";
BEGIN
```

```
PROCESS( i1, i0, state present )
   VARIABLE pom: std logic vector(1 DOWNTO 0);
 BEGIN
   pom := (i1, i0);
   CASE state present IS
     WHEN SO \Rightarrow
         CASE pom IS
           WHEN "00" =>
                           state next <= S1; o1 next <= '0';
                           o0 next <= '0'; ka next <= '1';
           WHEN "01" =>
                           state next <= S1; o1 next <= '0';
                           o0 next <= '1'; ka next <= '1';
           WHEN "10" =>
                           state next <= S1; o1 next <= '1';
                           o0 next <= '0'; ka next <= '1';
           WHEN "11" =>
                           state next <= S0; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
           WHEN OTHERS => state next <= S0; o1 next <= '0';</pre>
                           o0 next <= '0'; ka next <= '0';
         END CASE;
```

```
WHEN S1 \Rightarrow
  CASE pom IS
    WHEN "00" =>
                   state next <= S2; o1 next <= '0';
                    o0 next <= '0'; ka next <= '0';
    WHEN "01" =>
                    state next <= S2; o1 next <= '0';
                    o0 next <= '0'; ka next <= '0';
    WHEN "10" =>
                    state next <= S2; o1 next <= '0';
                    o0 next <= '0'; ka next <= '0';
    WHEN "11" =>
                    state next <= S0; o1 next <= '0';
                    o0 next <= '0'; ka next <= '0';
    WHEN OTHERS => state next <= S0; o1 next <= '0';</pre>
                    o0 next <= '0'; ka next <= '0';
       END CASE;
```

WHEN S2 \Rightarrow

```
CASE pom IS
            WHEN "00" =>
                           state next <= S2; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
            WHEN "01" =>
                           state next <= S2; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
            WHEN "10" =>
                           state next <= S2; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
            WHEN "11" =>
                           state next <= S0; o1 next <= '0';
                           o0 next <= '0'; ka next <= '0';
            WHEN OTHERS => state next <= S0; o1 next <= '0';</pre>
                           o0 next <= '0'; ka next <= '0';
            END CASE;
       WHEN OTHERS =>
           state next <= S0; o1 next <= '0';
           o0 next <= '0'; ka next <= '0';
 END CASE;
END PROCESS;
```

```
PROCESS( clock )
BEGIN


IF falling_edge(clock) THEN
    state_present <= state_next;
    o1 <= o1_next;
    o0 <= o0_next;
    ka <= ka_next;

END IF;
END PROCESS;</pre>
END Behavioral;
```

3

Mješoviti model

- mješoviti model
 - ~ izdvojeni izlazi Mooreovog i Mealyjevog modela



Sadržaj predavanja

- sinkroni sekvencijski sklopovi
- kanonski modeli sekvencijskih sklopova
- projektiranje sekvencijskih sklopova
 - minimiziranje memorije
 - kodiranje stanja
 - ostvarivanje sekvencijskog sklopa
- izvedbe sekvencijskih sklopova
- analiza sekvencijskih sklopova
- vremenski odnosi

Projektiranje sekvencijskih sklopova

- neformalni opis postupka (1):
 - specifikacija sekvencijskog sklopa
 ulazni jezik: verbalno, algoritamski, ...
 - 2. izrada dijagrama stanja ili tablice stanja: $\sim m$: broj stanja, n: broj bistabila $2^{n-1} < m \le 2^n$
 - 3. minimiziranje broja stanja
 ~ smanjenje broja bistabila → minimizacija memorije!
 - 4. kodiranje stanja~ dodjela binarne kodne riječi pojedinom stanju:
 - prikladno pridruživanje
 ~ minimiziranje kombinacijskog (pod)sklopa
 - težak kombinatorni problem

Projektiranje sekvencijskih sklopova

- neformalni opis postupka (2):
 - 5. izbor tipa bistabila:
 - dobivanje *ulaznih* jednadžbi bistabila
 ~ uzbuda potrebna za odgovarajući prijelaz
 (→ generiranje slijedećeg stanja)
 - dobivanje izlaznih jednadžbi sklopa
 - minimizacija kombinacijskog (pod)sklopa
 - formalni zapis sekvencijskog sklopa
 npr. logička shema
 izbor tehnologije ostvarenja (SIC, ASIC, ...)

Minimiziranje memorije


- standardni pristup
 - ~ Huffman-Mealyjeva metoda:
 - za potpuno specificirane sklopove
 - ~ ∀ unutarnje stanje definirano
 slijedeće unutarnje stanje + izlaz
 - minimizacija broja bistabila
 - ~ redukcija broja unutarnjih stanja nalaženjem *ekvivalentnih* (nerazlučivih) stanja
 - ekvivalentna stanja:
 - ~ ona iz kojih se *istom* pobudom (ulazni niz simbola) dobiva *isti* izlaz (izlazni niz simbola)

- ideja Huffman-Mealyjeve metode:
 - klasa ekvivalentnih stanja zamjenjuje ta stanja
 ~ automat s reduciranim brojem unutarnjih stanja
 ⇒ minimizirana memorija
 - početni (ne-minimalni) i konačni (minimalni) automat
 ~ ekvivalentni s obzirom na izvana opazivo ponašanje
 (engl. externally observable behavior):
 jednaki odziv na jednaku pobudu

- algoritam Huffman-Mealyjeve metode:
 - podjela unutarnjih stanja u najmanji mogući broj klasa ekvivalentnih stanja, tako da stanja u istoj klasi imaju iste izlaze
 stanja grupirati s obzirom na izlaze
 - daljnja podjela dobivenih klasa na podklase, tako da prijelazi iz stanja jedne te iste klase vode u stanja jedne druge iste klase
 - u konačnici se prijelazi između stanja zamjenjuju prijelazima između klasa stanja
 - ~ klasa naravno ima *manje* od stanja ©

Primjer: Huffman-Mealyjeva metoda


- sekvencijski sklop s jednim ulazom x i 8 stanja
- 8 = 2³ stanja → 3 bistabila Q₂, Q₁, Q₀
 ~ promatraju se Q_i (promjena stanja) + *jedan* izlaz
- rad sekvencijskog sklopa
 tablica stanja



	a n+1	, Z ⁿ
qn	$x^n=0$	χ ⁿ =1
q ₀	q ₀ ,1	q ₄ ,0
q ₁	$q_0,0$	q ₄ ,0
q ₂	q ₁ ,0	q ₅ ,0
q ₃	q ₁ ,0	q ₅ ,0
Q 4	$q_2,0$	q ₆ ,1
q 5	$q_2,0$	q ₆ ,1
q 6	q ₃ ,0	q ₇ ,1
q 7	q ₃ ,0	q ₇ ,1

• specifikacija automata:

	-		
q^n	q^{n+1}	z^n	
q	$x^n=0$	$x^n=1$	
q_0	$q_0, 1$	$q_4,\!0$	
q_1	$q_{0},0$	$q_4,\!0$	
q_2	$q_{1},0$	$q_{5},0$	
q_3	$q_{1},0$	$q_{5},0$	
q_4	$q_{2},0$	$q_{6},1$	
q_5	$q_{2},0$	$q_{6},1$	
q_6	$q_{3},0$	$q_{7},1$	
q_7	$q_{3},0$	$q_{7},1$	
$q\gamma$	$q_{3},0$	$q^{\gamma,1}$	



 klase ekvivalentnih stanja prema stanju izlaza
 ~ (početno) 3 klase


$$a = \{q_0\}$$

$$b = \{q_1, q_2, q_3\}$$


$$c = \{q_4, q_5, q_6, q_7\}$$

provjera prijelaza
 4 klase ekvivalentnih stanja

 4 klase ekvivalentnih stanja 								
klasa	а		b			(2	
stanje	q ₀	q ₁	q_2	Q 3	Q ₄	Q 5	q ₆	q ₇
sl. klasa	аc	ас	b c	bс	bс	bс	bс	bс
klasa	а	ŀ	0		(C		d
stanje	q_0	q_2	q ₃	Q ₄	Q ₅	q ₆	q ₇	q ₁
sl klasa	ac	dс	dс	hс	hc	hс	hc	ar



dijagram stanja:



nova tablica stanja

stanja u klasi	an	q ⁿ⁺¹ ,Z ⁿ	
ekvivalencije	4"	$x^n=0$	$x^n=1$
q_0	а	a,1	с,0
q ₂ , q ₃	b	d,0	с,0
Q 4, Q 5, Q 6, Q 7	С	b,0	c,1
Q ₁	d	a,0	с,0

Kodiranje stanja

- kodiranje stanja
 - ~ pridruživanje binarne kodne riječi pojedinom stanju:
 - utječe na veličinu kombinacijskog sklopa
 - težak kombinatorni problem
 prihvatljiva podoptimalna rješenja
 - trivijalno kodiranje
 prirodni binarni kod

Kodiranje stanja

Primjer: kodiranje stanja

- kombinirana tablica stanja
 prijelaz + izlaz u ovisnosti o pobudi (ulazu)
- 4 stanja \rightarrow 2 bistabila (B₁, B₀)
- trivijalno kodiranje~ binarni kod

an	qr	1+1	Z ⁿ	
ч 	$x_0=0$	$\chi^n=1$	$x_0=0$	$\chi^n=1$
a	а	С	1	0
b	d	С	0	0
С	b	С	0	1
d	a	С	0	0





(B ₁ B ₀) ⁿ	(B ₁ B	o)n+1	Z ⁿ	
(D1D0)"	X = 0	x=1	X=0	x=1
00	00	10	1	0
01	11	10	0	0
10	01	10	0	1
11	00	10	0	0

Primjer: implementacija memorije D bistabilima

(D.D.\n	(B ₁ B		3 ₀)n+1		Z ⁿ	
$(B_1B_0)^n$	x=0		x=1		x=0	x=1
00	0	0	1	0	1	0
01	1	1	1	0	0	0
10	0	1	1	0	0	1
11	0	0	1	0	0	0







$egin{array}{c ccccccccccccccccccccccccccccccccccc$	Z					B_1B_0
$egin{array}{c cccc} X & _0 & 1 & & & & & & & & & & & & & & & & & $			00	01	11	10
1 1	X	0	1			
		1				1


- D bistabili
 - ~ posebno jednostavno dobivanje ulazne jednadžbe iz karakteristične:


$$B^{n+1} = D^n \Longrightarrow D^n = B^{n+1}$$


$$D_1 = X + \overline{B}_1 B_0$$

$$D_0 = \overline{X} \cdot \left(\overline{B}_1 B_0 + B_1 \overline{B}_0 \right)$$
$$= \overline{X} \cdot \left(B_1 \oplus B_0 \right)$$

$$Z = \overline{B}_1 \overline{B}_0 \overline{X} + B_1 \overline{B}_0 X$$









logička shema:

$$\begin{split} D_1 &= X + \overline{B_1} B_0 \\ D_0 &= \overline{X} \cdot \left(\overline{B_1} B_0 + B_1 \overline{B_0} \right) \\ &= \overline{X} \cdot \left(B_1 \oplus B_0 \right) \\ Z &= \overline{B_1} \overline{B_0} \overline{X} + B_1 \overline{B_0} X = \overline{B_0 + (B_1 \oplus X)} \end{split}$$




Primjer: izvedba memorije JK-bistabilima


koristi se uzbudna tablica:




 označavanje prijelaza zapisom *uzbudne tablice*:


Qn		Qn+	1		J	K
0	\rightarrow	1	:	α	1	Χ
1	\rightarrow	0	:	β	Χ	1
0	\rightarrow	0	:	0	0	Χ
1	\rightarrow	1	:	1	Χ	0







izvođenje ulaznih jednadžbi:








ulazne jednadžbe:



K_1					B_1B_0
		00	01	11	10
X	0	X	X	1	1
	1	X	X		

$$J_1 = B_0 + X$$
$$K_1 = \overline{X}$$


J_0					B_1B_0
		00	01	11	10
X	0		X	X	1
	1		X	X	



$$J_0 = B_1 \overline{X}$$
$$K_0 = X + B_1$$

logička shema:

$$J_0 = B_1 \overline{X}$$
 $J_1 = B_0 + X$ $Z = \overline{B_0 + (B_1 \oplus X)}$ $K_0 = X + B_1$ $K_1 = \overline{X}$



Sadržaj predavanja

- sinkroni sekvencijski sklopovi
- kanonski modeli sekvencijskih sklopova
- projektiranje sekvencijskih sklopova
- izvedbe sekvencijskih sklopova
- analiza sekvencijskih sklopova
- vremenski odnosi

Izvedbe sekvencijskih sklopova


- mogućnosti izvedbe
 - ~ raspoloživa "tehnologija":
 - bistabili + kombinacijska logika (osnovni logički sklopovi)
 ~ kao prije
 - registar (= niz D bistabila!) + ROM
 - registar + SPLD (npr. PLA, PAL, ...)
 - druga "univerzalna logika":
 - CPLD
 - FPGA
 - sekvencijski moduli

Izvedbe sekvencijskih sklopova

- sekvencijski moduli:
 - ~ cjeline koje sadrže kombinacijski sklop *i* memoriju (niz/skup bistabila ili registara)
- općenita klasifikacija:
 - standardni moduli: n-bitni
 - za funkcije tipa brojanja: npr. brojila
 - za funkcije tipa pohranjivanja podataka: npr. registri
 - univerzalni moduli
 - ostvarivanje proizvoljnih sekvencijskih sklopova (usp. generiranje Booleovih funkcija kombinacijskim modulima)

Izvedbe sekvencijskih sklopova

 primjer univerzalnog sekvencijskog modula
 ~ programirljivo sekvencijsko polje (engl. sequential PLA)



Sadržaj predavanja


- sinkroni sekvencijski sklopovi
- kanonski modeli sekvencijskih sklopova
- projektiranje sekvencijskih sklopova
- izvedbe sekvencijskih sklopova
- analiza sekvencijskih sklopova
- vremenski odnosi

- analiza sinkronog sekvencijskog sklopa
 obrnuti postupak:
 - ponašanje (= rad) postojećeg sklopa?
 - formalni opis
- formalizmi poznati od prije:
 - tablica stanja
 prijelazi u sljedeća stanja, izlazi
 - dijagram stanja
 grafički prikaz tablice stanja
 - jednadžbe stanja
 - iz tablice stanja ili direktno iz logičke sheme
 - opis uvjeta za promjenu stanja bistabila:

$$B_i^{n+1} = f(B_0^n, B_1^n, \dots, B_{r-1}^n, x_0, \dots, x_{l-1})$$

- uobičajeni postupak analize:
 - očitati logičku shemu iz samog sklopa
 - iz *logičke sheme* izvesti:
 - ulazne jednadžbe za svaki bistabil
 - ~ Booleov izraz koji utvrđuje potrebnu pobudu za željeno ponašanje bistabila
 - izlazne jednadžbe za svaki izlaz
 - iz ulaznih jednadžbi bistabila i izlaznih jednadžbi ispisati tablicu stanja
 - ~ početno stanje = neko karakteristično stanje npr. kodna riječ 0 (000...0)

Primjer: analiza prethodnog sklopa



iz sheme sklopa očitano:

$$J_{1} = B_{0} + X \qquad J_{0} = B_{1}\overline{X}$$

$$K_{1} = \overline{X} \qquad K_{0} = X + B_{1}$$

$$Z = \overline{B_{0} + (B_{1} \oplus X)} = \overline{B_{1}}\overline{B_{0}}\overline{X} + B_{1}\overline{B_{0}}X$$


$$J_1 = B_0 + X$$
$$K_1 = \overline{X}$$

$$J_0 = B_1 \overline{X}$$

$$K_0 = X + B_1$$

$$J_1 = B_0 + X$$
 $J_0 = B_1 \overline{X}$ $Z = \overline{B_1} \overline{B_0} \overline{X} + B_1 \overline{B_0} X$

pridruživanje:







tablica stanja:

	X = 0	X = 1
а	a,1	c,0
b	d,0	c,0
С	b,0	c,1
d	a,0	c,0



n							n+1		
B ₁	B ₀	Χ	J_1	K ₁	J_0	K_0	B_1	B ₀	Z
0	0	0	0	1	0	0	0	0	1
0	0	1	1	0	0	1	1	0	0
0	1	0	1	1	0	0	1	1	0
0	1	1	1	0	0	1	1	0	0
1	0	0	0	1	1	1	0	1	0
1	0	1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0	0	0
1	1	1	1	0	0	1	1	0	0

Sadržaj predavanja

- sinkroni sekvencijski sklopovi
- kanonski modeli sekvencijskih sklopova
- projektiranje sekvencijskih sklopova
- izvedbe sekvencijskih sklopova
- analiza sinkronih sekvencijskih sklopova
- vremenski odnosi
 - maksimalna frekvencija rada
 - raskorak

Vremenski odnosi


- vremenski odnosi u sekvencijskom sklopu
 ~ dvije značajne veličine:
 - maksimalna frekvencija rada sekvencijskog sklopa
 ~ najveća frekvencija CP,
 a da sklop (= svi njegovi bistabili)
 sigurno mijenja stanje kad to ulazi zahtijevaju
 - raskorak, razdešenost ritma
 najveće dozvoljeno kašnjenje okidanja bistabila u sklopu, a da sklop sigurno mijenja stanje kad to ulazi zahtijevaju

Maksimalna frekvencija rada

- maksimalna frekvencija rada sekvencijskog sklopa:
 - težnja
 što viša f_{max}
 - veći broj operacija/sek
 - veća brzina rada digitalnog sklopa
 - problem
 - ~ kašnjenje signala
 na stazi između *dva susjedna* stupnja (→ bistabila)
 - odrediti *najmanji* T_{min} = 1/f_{max}
 koji osigurava ispravno okidanje
 bistabila *sljedećeg stupnja*,
 za *najlošiju* stazu signala
 najviše kombinacijske logike između bistabila

Maksimalna frekvencija rada

maksimalna frekvencija, f_{max}:




$$T_{\min} = t_{db} \big|_{\max} + n \cdot t_{dLS} \big|_{\max} + t_{setup} \big|_{\max} \Rightarrow f_{\max} = \frac{1}{T_{\min}}$$

- raskorak, razdešenost ritma (engl. clock skew):
 - takt (pobuda radi promjene stanja): tipično iz jedinstvenog generatora
 - problem s istovremenim okidanjem bistabila
 - različite duljine vodova do bistabila
 - preveliko ukupno opterećenje pobudnih sklopova
 signal CP se razvodi iz više pobudnih sklopova
 - više pojačala
 - različita kašnjenja pojedinih pojačala


Primjer: neistovremeno okidanje bistabila

- osigurati ispravan upis prethodnog stanja B₁ u B₂
- novo stanje B₁ ne smije se pojaviti na ulazu B₂
 prije nego je B₂ ispravno prihvatio prethodno stanje B₁



za najlošiji slučaj vrijedi:

$$(t_{dB1})_{\min} \ge (t_{H2})_{\max} + (t_{CS})_{\max}$$




 osigurati ograničenje razdešenosti ritma:

$$(t_{CS})_{\text{max}} \le (t_{dB1})_{\text{min}} - (t_{H2})_{\text{max}}$$


 t_{cs} : raskorak (engl. *clock skew time*)


 t_H : vrijeme držanja (engl. *hold time*)



- uobičajeno rješenje problema raskoraka u VLSI ~ distribucija signala CP mrežom karakteristična oblika, temeljenom na fraktalima (\rightarrow *H stablo* [H tree]):
 - odnos poprečnih segmenata 1:√2
 - podjednako kašnjenje signala takta







Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 8: Postupak projektiranja s osvrtom na jezik VHDL; Poglavlje 9: Sinkroni sekvencijski sklopovi.
- konceptualizacija sekvencijskih sklopova: str. 335-341
- projektiranje sekvencijskih sklopova: str. 354-375
- izvedbe sekvencijskih sklopova: str. 379-380
- analiza sekvencijskih sklopova: str. 341-354
- vremenski odnosi: str. 376-379
- modeliranje sekvencijskih sklopova u jeziku VHDL: str. 327-330

Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 9: Sinkroni sekvencijski sklopovi; Poglavlje 11: Sekvencijski moduli: registri i brojila.
- projektiranje sekvencijskih sklopova: 9.5-9.9, 9.14,
 9.17, 9.18, 9.22, 9.23, 9.26
- izvedbe sekvencijskih sklopova: 9.15, 9.16; 11.25
- analiza sekvencijskih sklopova: 9.5-9.9, 9.14, 9.17, 9.18, 9.22, 9.23, 9.26
- modeliranje sekvencijskih sklopova u jeziku VHDL: 9.20

Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 11: Strojevi s konačnim brojem stanja.
- konceptualizacija sekvencijskih sklopova:
 - riješeni zadaci: 11.6, 11.7
- projektiranje sekvencijskih sklopova:
 - riješeni zadaci: 11.1-11.5, 11.8, 11.9, 11.12, 11.13, 11.15
 - zadaci za vježbu: 6, 7
- izvedbe sekvencijskih sklopova:
 - riješeni zadaci: 11.14
 - zadaci za vježbu: 4
- modeliranje sekvencijskih sklopova u jeziku VHDL:
 - riješeni zadaci: 11.18-11.23
 - zadaci za vježbu: 2, 3, 8
 _{FER-Zagreb}, Digitalna logika 2011/12