

ZIMSKI ISPITNI ROK IZ DIGITALNE LOGIKE

Grupa C



10	istih 5 varijah tome koristin d ₀ -d ₃ memori posljednjeg d	oli). Sve tri fun no još i tri mulije, na podatko l ₈ -d ₁₁ memorije	ikcije ostvaruje tipleksora 4/1: i vne ulaze sljedo	mo jednom na podatkov ećeg izlazi d nulipleksora	ispisnom memorij ne ulaze prvog do l ₄ -d ₇ memorije te n a očitavamo tražer	rijabli (sve funkcije ovise o jom dimenzija $n \times 12$; pri ovedeni su podatkovni izlazi na podatkovne ulaze ne funkcije. Koliko			
	a) 2	b) 5	c) 12	d) 32	e) 3	f) ništa od navedenoga			
11	pojedinog po kašnjenje skl	tpunog zbrajal opa?	a t _{dS} =6ns (bit su	ume) i t _{dC} =4	ns (bit prijenosa),	dva broja. Ako su kašnjenja koliko iznosi ukupno			
	a) 32ns	b) 46ns	c) 48ns	d) 34ns	e) 38ns	f) ništa od navedenoga			
12	Što vrijedi ko	od sklopa za zb	orajanje izveder	og uporabo	m izdvojenog gen	eriranja prijenosa?			
	a) generiraji	ući član u potp	unom zbrajalu i	računa se ka	$a_i + b_i$				
					u bitova pribrojni				
						a običnog zbrajala			
			tpunom zbrajalı			1-i1 1Yii-			
	f) ništa od n		rajaia pojavijuji	ı se oa prvo	g prema zaunjem,	svaki uz neko kašnjenje			
13	ulaze sklopa Koji od ponu	(A_1A_0) dovede denih podataka $(2DI_1DI_0)$ da bi s	n shemom. Na ena je kombinac a treba dovesti i se na izlazu dob	cija 01. na ulaz	DI3 DI2	DI1 DI0			
	a) 1101	b) 0011	c) 1110	d) 0110	e) 1010	f) ništa od navedenoga			
14	Zadan je dijagram stanja automata na slici. Stanja su kodirana na sljedeći način: 00=Game over, 01=Main menu, 10=Game paused, 11=Game running. Ulaz je označen slovom <i>I</i> ; izlaz je naveden u uglatim zagradama. Automat je potrebno ostvariti pomoću dva bistabila D (B ₁ i B ₀). Na ulaz <i>D</i> bistabila B ₁ potrebno je dovesti:								
	a) $IQ_1\overline{Q}_0$	b) $I\overline{Q}_1Q_0$	c) $Q_1\overline{Q}_0 + IQ_0$	d) $\overline{Q}_1 + \overline{Q}_2$	Game running [\bigcirc \bigcirc \bigcirc]	Game paused [[2]] f) ništa od navedenoga			
15	Potrebno je realizirati dekodersko stablo sa šest adresnih ulaza. Na raspolaganju su dekoderi 2/4. Koliko dekodera 2/4 je potrebno?								
						· · · · · · · · · · · · · · · · · · ·			



24	Memorija kapaciteta 256x2 bita ima 2½D organizaciju gdje jednu fizičku riječ čini osam logičkih riječi. S koliko se bitova adresira dekoder retka?									
	a) 32	b) 5	c) 8	d) 2	e) 16	f) ništa od navedenoga				

Zadatak 25 potrebno je riješiti na lijevoj, a zadatak 26 na desnoj strani unutrašnjosti košuljice. Oba zadatka ručno se pregledavaju i boduju te kod njih nema negativnih bodova.

```
Troulazni konfigurabilni logički blok (CLB) sklopa FPGA temeljen na preglednoj tablici (LUT-u) i
bistabilu tipa D u VHDL-u je modeliran sklopom clb čije je sučelje dano u nastavku.
ENTITY clb IS PORT (
  a: in std logic vector(2 downto 0);
  lut: in std logic vector(0 to 7);
  s, clk: in std logic;
  q: out std logic
); END clb;
Pri tome, ako je s=0, na izlaz CLB-a se propušta izlaz LUT-a dok se za s=1 na izlaz propušta izlaz
bistabila. Uporabom tih komponenti ostvaren je sklop automat čiji je model prikazan u nastavku.
ENTITY automat IS PORT (
 a, clk: in std logic;
o: out std logic
); END automat;
ARCHITECTURE arch OF automat IS
  SIGNAL q: std logic vector(1 downto 0);
  SIGNAL x: std logic vector(2 downto 0);
  x \le a \& q(1) \& q(0);
  clb0: ENTITY work.clb PORT MAP (x, "10101010", '1', clk, q(0));
  clb1: ENTITY work.clb PORT MAP (x, "01101001", '1', clk, q(1));
  clb2: ENTITY work.clb PORT MAP (x, "11001100", '0', clk, o);
END arch;
Uz pretpostavku da je stanje S_i kodirano binarnom reprezentacijom od i, nacrtajte dijagram
promjene stanja ovog automata.
```

Na raspolaganju je komponenta posmreg (posmačni registar s paralelnim izlazima koji posmiče od q₂ prema q₀). Sučelje sadrži ulaz clk za signal takta, serijski ulaz sin te izlaz q: std logic vector (2 downto 0), tim redoslijedom. Na raspolaganju je i mux41 (multipleksor 4/1) čije se sučelje sastoji od podatkovnih ulaza d: std logic vector (0 to 3), adresnih ulaza a: std logic vector (1 downto 0), te izlaza y, tim redoslijedom. Tom komponentom ostvareno je sinkrono brojilo čiji je VHDL opis dan u nastavku. ENTITY brojilo IS PORT (clk: in std logic; o: out std logic vector(2 downto 0)); END brojilo; ARCHITECTURE arch OF automat IS signal q: out std logic vector(2 downto 0); signal d: out std_logic_vector(0 to 3); signal a: out std_logic_vector(1 downto 0); signal sin, nq: std logic; pr: ENTITY work.posmreg PORT MAP (clk, sin, q); mu: ENTITY work.mux41 PORT MAP (d, a, sin); $a \le q(2) \& q(1);$ $nq \le not q(0);$ $d \le nq \& nq \& q(0) \& nq;$ o <= q; END arch;

Projektirajte brojilo koje obavlja identičnu funkcionalnost uporabom tri bistabila T i minimalnog broja osnovnih logičkih sklopova (*pažnja*: izlazi bistabila moraju ujedno biti i izlazi čitavog brojila). Kao rješenje zadatka **nacrtajte shemu projektiranog sklopa**.