


| Koliko je minimalno p-kanalnih MOSFET-a potrebno da se u tehnologiji CMOS ostvari troulazni sklop | ILI? | a) 2 b) 3 c) 4 d) 5 e) 6 f) ništa od navedenoga

1



### Zadatak 1 – skica rješenja

- ILI(A, B, C) = NE(NILI(A, B, C)):
  - NE ~ CMOS invertor (1 PMOS + 1 NMOS)
  - NILI:  $f = \overline{A + B + C}$ PUN:  $\underline{f} = \overline{A \cdot B \cdot C}$ PDN:  $\overline{f} = A + B + C$ 
    - PUN (NILI(A, B, C))
       ~ 3 PMOS
    - PUN (NE(φ))
       ~ 1 PMOS
  - PUN (ILI(*A*, *B*, *C*)): 3+1 = 4
  - točno rješenje: c)



2

FER-Digitalna logika 2020/21

2



#### Zadatak 2

- 2 Koja od sljedećih tvrdnji vrijedi ako se na ulaz invertora ostvarenog tehnologijom CMOS dovede napon koji u pozitivnoj logici predstavlja logičku nulu?
  - a) p-kanalni MOSFET se ponaša kao uključena, a n-kanalni kao isključena sklopka
  - b) p-kanalni MOSFET se ponaša kao isključena, a n-kanalni kao uključena sklopka
  - c) Oba MOSFET-a ponašaju se kao uključene sklopke
  - d) Oba MOSFET-a ponašaju se kao isključene sklopke
  - e) Uključivanje p-kanalnog MOSFET-a ovisi o iznosu električnog otpora između ulaznog priključka sklopa i mase
  - f) ništa od navedenoga

3

3




# Zadatak 2 – skica rješenja

pozitivna logika:

 $V \sim 1$ ;  $N \sim 0$ 

 $u_{ul} = N \Rightarrow NMOS \ ne \ vodi: \ isključen$  $PMOS \ vodi: \ uključen$ 



• točno rješenje: a)

FER-Digitalna logika 2020/21



#### Zadatak 3

- Kako će se promijeniti dinamička disipacija nekog digitalnog sklopa ako se napon napajanja prepolovi, a frekvencija rada udvostruči?
  - a) Ostat će jednaka
- c) Povećat će se 8 puta
- e) Povećat će se 2 puta f) ništa od navedenoga

- b) Povećat će se 4 puta
- d) Smanjit će se na pola



### Zadatak 3 – skica rješenja

dinamička disipacija snage:

$$P_d = U^2 \cdot C \cdot f$$

$$U' = \frac{U}{2}$$

$$f' = 2 \cdot f$$

$$P'_d = \frac{U^2}{4} \cdot C \cdot 2 \cdot f = \frac{1}{2} \cdot U^2 \cdot C \cdot f_d = \frac{1}{2} \cdot P_d$$

- ⇒ smanjit će se na pola
- točno rješenje: d)

FER-Digitalna logika 2020/21


6

6



#### Zadatak 4


PROM kapaciteta 8×4 bita i dva multipleksora spojeni su prema slici. PROM je potrebno programirati tako da prikazani sklop ostvaruje funkciju potpunog zbrajala/odbijala, ovisno o upravljačkom signalu K (K=0 za zbrajanje; K=1 za oduzimanje). Koja vrijednost treba biti upisana u memorijsku lokaciju 5 (ponudene vrijednosti su prikazane u heksadekadskom obliku; lokacije su numerirane od 0)?




a) A

c) 1


1) 5




8



9



10



11



Na raspolaganju je 4-bitni težinski DA pretvornik s operacijskim pojačalom i težinama 8,4,2,1. Najveći otpor u težinskom dijelu iznosi 24kΩ, a referentni napon napajanja je 12V. Kada se na ulaz takvog pretvornika dovede podatak 9, na izlazu pretvornika dobiva se napon -8,1V. Koji će se napon dobiti na izlazu ako se na ulaz dovede podatak 5?

a) 45 V

b) -5 V

-7.3 V d)

d) -1,2 V e) -6 V


f) ništa od navedenoga

12



### Zadatak 6 – skica rješenja

• "9" 
$$\sim u_{\rm izl} = -8.1 \text{ V};$$
  
"5"  $\sim u_{\rm izl} = ?$ 



$$R_0 = 24 k\Omega$$
$$U_{REF} = 12 V$$

$$\frac{1}{R_{ekv}|_9} = \frac{1}{3K} + \frac{1}{24K} = \frac{8+1}{24K} = \frac{9}{24K}$$

$$R_{ekv}|_9 = \frac{24}{9}K$$

$$\frac{U_{REF}}{R_{ekv}} = -\frac{U_{izl}}{R_f} \quad \Rightarrow \quad R_f = R_{ekv}|_9 \cdot \frac{U_{izl}|_9}{U_{REF}} = \frac{24}{9} \cdot \frac{8,1}{12} = \frac{2}{9} \cdot 8,1$$

FER-Digitalna logika 2020/21

13



# Zadatak 6 – skica rješenja

$$\frac{1}{R_{ekv}|_{5}} = \frac{1}{6K} + \frac{1}{24K} = \frac{4+1}{24K} = \frac{5}{24K}$$

$$R_{ekv}|_{5} = \frac{24}{5}K$$

$$U_{ekv}|_{5} = U_{REF} \frac{R_{f}}{R_{ekv}|_{5}} = -12 \cdot \frac{2}{9} \cdot 8.1 \cdot \frac{5}{24} = -\frac{8.1}{9} \cdot 5 = -4.5 V$$

• točno rješenje: a)

FER-Digitalna logika 2020/21

14

14



# Zadatak 7\*

Na ulaz 8-bitnog AD pretvomika sa sukcesivnom aproksimacijom doveden je analogni napon koji odgovara digitalnoj vrijednosti 107. Koja će se vrijednost nalaziti u registru pretvomika nakon isteka polovice vremena potrebnog za pretvorbu?

0 b) 53 c) 96 d) 128 e) 149 f) ništa od navedenog



# Zadatak 7\* – skica rješenja

- Zadatak 8 iz Repetitorija uz NC 12
- 8-bitni ADC sa sukcesivnom aproksimacijom
  - ~ 8 koraka pretvorbe: nakon polovice vremena potrebnog za pretvorbu broja 107 dobivena su 4 bita, a sadržaj registra je 96

• točno rješenje: c)

FER-Digitalna logika 2020/21

16

16



#### Zadatak 8

Memorijski modul kapaciteta 1024×8 bita ima 2 ½ D organizaciju. Od koliko se logičkih riječi sastoji jedna fizička riječ tog modula, ako se na adresni dekođer retka dovodi 5 bita adrese?

a) 4 b) 5 c) 8 d) 16 e) 32 f) ništa od navedenoga

17



### Zadatak 8 – skica rješenja

- RAM 1024 × 8, organizacija 2½ D:
  - kapacitet RAMa: 1024 logičkih riječi
     ~ 10 (vanjskih) adresnih linija
  - dekoder retka: 5 bitova adrese
     dekoder 5/32 ~ 32 fizičke riječi
  - preostaje 5 adresnih linija
     MUX/DEMUX 5/32:
     32 logičke riječi u jednoj fizičkoj
- točno rješenje: e)

FER-Digitalna logika 2020/21

18

18



#### Zadatak 9

Pomoću potrebnog broja memorijskih modula kapaciteta 512×4 bita i dodatnog dekodera potrebno je oblikovati memorijski modul kapaciteta 4096×8 bita. Koliko adresnih ulaza mora imati dekoder?
 a) 1
 b) 2
 c) 3
 d) 4
 e) 5
 f) ništa od navedenoga

19



## Zadatak 9 – skica rješenja

- projektiranje memorije kapaciteta 4096 × 8 modulima RAM 512 × 4:
  - 8-bitne memorijske riječi
    - $\sim$  po 2 modula RAM 512  $\times$  4 u pojedinom polju
  - $4096 \div 512 = 8$  polja
    - dekoder 3/8:vanjski dekoder treba imati *3 ulaza*
- točno rješenje: c)

FER-Digitalna logika 2020/21

20

20



#### Zadatak 10

Uz pretpostavku da na raspolaganju imamo potreban broj višeznamenkastih binarnih zbrajala, koliko je još potrebno dvoulaznih logičkih sklopova I kako bismo realizirali binarno množilo koje računa umnožak 4-bitnog binarnog broja s 3-bitnim binarnim brojem?

b) 12 c) 3 d) 7 e) 24 f) ništa od navedenoga

21



## Zadatak 10 – skica rješenja

koristi se Hornerova shema:

$$P = M \times N = \left( \mathbf{\underline{M}} \cdot n_2 \cdot 2 + \mathbf{\underline{M}} \cdot n_1 \right) \cdot 2 + \mathbf{\underline{M}} \cdot n_0, n_i \in \left\{ 0, 1 \right\}$$

- množenje  $P = M \cdot N$ 
  - broj razina zbrajala = |N| 1
  - broj razina I-sklopova|N|
  - broj I-sklopova po razini = |M|
  - ukupni broj I-sklopova =  $|M| \cdot |N|$
  - M = 4, N = 3  $\Rightarrow$  12 I-sklopova

• točno rješenje: b)

FER-Digitalna logika 2020/21

22

22



#### Zadatak 11

- Na ulaz sklopa za posmak doveden je broj 101110001, a na izlazu se pojavio broj 111011100. Sklop za posmak radi sljedeće:
  - a) logički posmak za 2 mjesta u lijevo b) logički posmak za 2 mjesta u desno

d) aritmetički posmak za 2 mjesta u lijevo e) aritmetički posmak za 2 mjesta u desno

c) kružni posmak za 2 mjesta u desno

f) ništa od navedenoga

23



#### Zadatak 11 – skica rješenja

- posmak:  $101110001 \rightarrow 111011100$
- identificirati u broju dio uzorka 1 i 0 koji je ostao isti:  $\sim 101110001 \rightarrow 111011100$ 
  - "izgubljena" dva desna bita (najmanje težine)
    posmak u desno
  - dodane dvije 1 s lijeve strane (bitovi najviše težine)
     ~ 101110001 → 110111000 → 111011100: posmak je *aritmetički*
  - proveden *aritmetički* posmak za 2 mjesta *u desno*
- točno rješenje: e)

FER-Digitalna logika 2020/21

24

24



#### Zadatak 12

Sinkroni sekvencijski sklop sastoji se od 2 bistabila. Bistabil B1 je tipa T, a bistabil B0 je tipa D. Ako želimo da se na izlazima bistabila Q1Q0 ciklički pojavljuju brojevi 1,3,2,0 (u binarnom obliku), što moramo dovesti na ulaze tih bistabila?

a)  $T_1 = Q_1 \oplus Q_0$ ,  $D_0 = \overline{Q_1}$ b)  $T_1 = Q_1 + Q_0$ ,  $D_0 = \overline{Q_1}Q_0$  c)  $T_1 = Q_1Q_0$ ,  $D_0 = \overline{Q}_1$ d)  $T_1 = Q_1$ ,  $D_0 = Q_1 \oplus Q_0$ 

e)  $T_1 = Q_0$   $D_0 = Q_1$ f) ništa od navedenoga

25



### Zadatak 12 – skica rješenja

• sinkroni sekvencijski sklop broji u ciklusu

 $1 \rightarrow 3 \rightarrow 2 \rightarrow 0$ :

- bistabil  $B_1$  je tipa T
  - ~ ulaz je 1 ako bistabil mijenja stanje na CP:

$$T_1 = \overline{Q}_1 \cdot Q_0 + Q_1 \cdot \overline{Q}_0 = Q_1 \oplus Q_0$$

- bistabil  $B_0$  je tipa D
  - ~ ulaz Djednak je izlazu nakon CP:

$$D_0 = \overline{Q}_1 \cdot Q_0 + \overline{Q}_1 \cdot \overline{Q}_0 = \overline{Q}_1$$

• točno rješenje: a)

FER-Digitalna logika 2020/21

26


0

26



#### Zadatak 13

Na slici je prikazana shema sekvencijskog sklopa. Sklop je potrebno izvesti s dva D bistabila, D1 i D0. Stanja su kodirana kao Grayev kod. Što treba dovesti na ulaz bistabila D0?




a) 
$$D_0 = X + Q_1$$


b) 
$$D_0 = X + Q_1 Q_0$$

c) 
$$D_0 = \overline{X} + \overline{Q}_1 \overline{Q}_0$$
  
d)  $D_0 = \overline{X} + Q_1 Q_0$ 

f) ništa od navedenoga



28



29



Sinkrono binarno brojilo sa serijskim prijenosom sastoji se od 16 bistabila. Ako su zadana sljedeća vremena: T<sub>db</sub>=10 ns, T<sub>setup</sub>=20 ns, T<sub>dis</sub>=5 ns, T<sub>oćii</sub>=20 ns, koliko iznosi maksimalna frekvencija impulsa takta?

a) 1 MHz b) 5 MHz c) 10 MHz d) 15 MHz e) 20 MHz f) ništa od navedenoga

30



## Zadatak 14 – skica rješenja

• 16-bitno sinkrono binarno brojilo,  $f_{\text{max}} = ?$ 

$$f_{\text{max}} = \frac{1}{t_{setup} + t_{db} + (n-2) \cdot t_{dI}}$$

$$f_{max} = \frac{1}{20 + 10 + 14.5} \cdot 10^9 = \frac{1}{20 + 10 + 14.5} \cdot 10^9 = \frac{1}{100} \text{ ns}$$

$$f_{max} = 10 MHz$$

• točno rješenje: c)

FER-Digitalna logika 2020/21

31



a)  $Q_3Q_2Q_1\overline{Q}_0$ 

c)  $Q_3Q_2Q_1Q_0$ 

e)  $\overline{Q}_3\overline{Q}_2Q_1Q_0$ 

b)  $Q_3\overline{Q}_2Q_1Q_0$ 

d)  $Q_3Q_2\overline{Q_1}\overline{Q_0}$ 


f) ništa od navedenoga

32



### Zadatak 15 – skica rješenja


- asinkrono brojilo s prethodnim postavljanjem korištenjem ulaza Si R:
  - ulazi za postavljanje S bistabila  $B_1$ ,  $B_0$
  - ulazi za brisanje R bistabila B<sub>3</sub>, B<sub>2</sub>
  - ciklus od 11 stanja




FER-Digitalna logika 2020/21

33

33



34



35



# Zadatak 16 – skica rješenja

- generiranje niza brojeva 1, 2, 0, 0, 3, 3
   ~ 6 različitih stanja:
  - potrebno 3 T-bistabila
     npr. binarno brojilo s prekidom ciklusa brojanja
     i dekodiranjem stanja
- točno rješenje: b)

FER-Digitalna logika 2020/21

36

36



### Zadatak 17

17 Odredite maksimalnu frekvenciju 4-bitnog asinkronog binarnog brojila unaprijed (koje broji u punom ciklusu). Poznati su sljedeći parametri: t<sub>dl</sub>=20 ns, t<sub>setup</sub>=10 ns, t<sub>hold</sub>=10 ns, t<sub>oč</sub>=10 ns. Frekvencije u odgovorima zaokružene su na jednu decimalu.

a) 33,3 MHz b) 11,1 MHz c) 99,9 MHz d) 25,0 MHz e) 66,7 MHz f) ništa od navedenoga

37



# Zadatak 17 – skica rješenja

$$f_{\text{max}} = \frac{1}{n \cdot t_{db} + t_{oc}}$$

$$f_{max} = \frac{1}{4 \cdot 20 + 10} \cdot 10^9 = \frac{1}{90} \cdot 10^9 = 11,11 \text{ ns}$$

• točno rješenje: b)

FER-Digitalna logika 2020/21

38

38



#### Zadatak 18

18 Tri Booleove funkcije  $f(A,B,C,D) = \sum m(1,5,8,9,10,11)$ ,  $g(A,B,C,D) = \sum m(1,3,5,7,8,9)$  i  $h(A,B,C,D) = \sum m(3,7,10,11)$  potrebno je ostvariti sklopom PLA tipa NI-NI. Koje su minimalne vrijednosti parametara sklopa PLA (broj ulaza × broj sklopova NI u prvom polju × broj sklopova NI u drugom polju)?

a)  $4 \times 6 \times 3$ 

1) 4×4×3

c)  $3\times4\times3$ 

d) 3×5×4

e)  $4 \times 3 \times 3$ 

f) ništa od navedenoga

39




## Zadatak 18 – skica rješenja


• višeizlazna minimizacija funkcija f, g, h:


$$f(A, B, C, D) = \Sigma(1,5,8,9,10,11)$$
  

$$g(A, B, C, D) = \Sigma(1,3,5,7,8,9)$$
  

$$h(A, B, C, D) = \Sigma(3,7,10,11)$$







točno rješenje: b)

FER-Digitalna logika 2020/21

40



CD


# Zadatak 18 – skica rješenja

• *nema* zajedničkih pi *za sve 3* 

komponentne funkcije


4 zajednička pi


 $\sim$  PLA  $4 \times 4 \times 3$ 



01

1






- h 00 01 11 AB
  CD 01 11 10

  11 1 1 1 1


  10 AB
  AB
  AB
  AB
  AB
  AB
- - f = a + b + c g = a + b + d h = c + d
- točno rješenje: b)

FER-Digitalna logika 2020/21

41



42



43



Za neku porodicu logičkih sklopova poznato je sljedeće: širina zabranjenog pojasa na izlazu sklopa iznosi 4,2V, a širina zabranjenog pojasa na ulazu sklopa iznosi 3,4V. Uz pretpostavku da je granica istosmjerne smetnje maksimalna moguća, koliko ona iznosi?

a) 0.5V

b) 1.2V

c) 3,4V d) 0,4V

e) 0,8V

f) ništa od navedenoga

44




# Zadatak 20 – skica rješenja

$$U_{OHmin} - U_{OLmax} = 4.2 \ V$$

$$U_{IHmin} - U_{ILmax} = 3,4 V$$

$$U_{GS} = \min(U_{GSV} - U_{GSN})$$



•  $U_{GS}$  je maksimalan za  $U_{GSV} = U_{GSV} = U_{GS}$ :

$$\frac{4,2-3,4}{2} = \frac{0,8}{2} = 0,4 V$$

• točno rješenje: d)

45

FER-Digitalna logika 2020/21



Trobitnu funkciju majoriteta (izlaz je 1 ako je na ulazu više jedinica no nula) potrebno je ostvariti dekoderom 3/8 i logičkim sklopom ILI. Neka su ulazni bitovi a, b i c i neka su tim redoslijednom dovedeni na adresne ulaze dekodera. Neka su izlazi dekodera numerirani počevši od 0. Koje izlaze dekodera treba dovesti na sklop ILI kako bi na njegovu izlazu dobili traženu funkciju?


a) 2,3,4,5 b) 0,1,6,7 c) 1,2,4,7 d) 1,2,3,4 e) 3,5,6,7 f) ništa od navedenoga

46



## Zadatak 21 – skica rješenja

• funkcija majoriteta:



• točno rješenje: e)

FER-Digitalna logika 2020/21

47

47



22 Označimo s n<sub>1</sub> duljinu punog ciklusa u kojem broji 8-bitno binarno brojilo unaprijed, a s n<sub>2</sub> duljinu ciklusa u kojem broji 8-bitno brojilo s ukrštenim prstenom. Omjer n<sub>1</sub>/n<sub>2</sub> iznosi:

a) 1 b) 256 c) 16 d) 64 e) 5 f) ništa od navedenoga

48



## Zadatak 22 – skica rješenja

- 8-bitno binarno brojilo unaprijed  $\sim n_1 = 2^8 = 256$  stanja
- 8-bitno brojilo s ukrštenim prstenom (Johnsonovo brojilo)

$$\sim n_2 = 2.8 = 16 \text{ stanja}$$

$$\Rightarrow n_1/n_2 = 2^8/2^4 = 2^4 = 16$$

• točno rješenje: c)

FER-Digitalna logika 2020/21

49



Zadatak 23. Riješiti na unutrašnjoj strani košuljice, lijevo.

Napišite VHDL model toka podataka (tj. ponašajni model, ali bez uporabe bloka *process*) multipleksora 4/1 s ulazom za omogućavanje.

50



## Zadatak 23 – skica rješenja

https://technobyte.org/vhdl-code-for-multiplexer-dataflow/ pristupljeno 17.1.2021

FER-Digitalna logika 2020/21


51

51

Zadatak 24. Riješiti na unutrašnjoj strani košuljice, desno.

Uporabom multipleksora iz prethodnog zadatka napišite strukturni VHDL model potpunog zbrajala.

52



53



# Zadatak 24 – skica rješenja

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity FULL_ADDER is
    port ( a : in STD_LOGIC;
        b : in STD_LOGIC;
        cin : in STD_LOGIC;
        s : in STD_LOGIC;
        cout : out STD_LOGIC;
        cout : out STD_LOGIC;

architecture structural of FULL_ADDER is
    component MUX4_1 is
        port (i : in STD_LOGIC_VECTOR (3 downto 0);
            s : in STD_LOGIC_VECTOR (1 downto 0);
            y : out STD_LOGIC_VECTOR (1 downto 0);
        end MUX4_1;
    signal ...
    begin
    ...
end structural;
```

54