
## 6. Standardni kombinacijski moduli

## Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

## Kombinacijski moduli

- dekompozicija sustava:
  - identifikacija češće korištenih podsustava/sklopova ~ moduli
  - kombinacijski moduli:
    - izlazi = f(ulazi)
    - ostvarivanje složenije funkcije (složenije od I, ILI, NE)
  - tipične izvedbe:
    - tehnologija MSI i LSI: komponente
    - tehnologija VLSI: čipovi/dijelovi čipa





## Kombinacijski moduli

- općenita podjela kombinacijskih modula:
  - specijalni:
    - ciljano projektirani za zadani sustav
    - optimalna izvedba
  - standardni:
    - "opće namjene" (engl. general purpose)
    - široko korištene funkcije
    - proizvodnja u velikim serijama
       ~ niska cijena (→ "economy of scale")
  - univerzalni
    - ostvarivanje proizvoljne Booleove funkcije:
       potrebno programirati radi obavljanja specifične funkcije




- standardni kombinacijski moduli
   ostvarivanje složenijih kombinacijskih funkcija:
  - dekoderi, koderi, pretvornici koda
  - sklopovi za odabir/usmjeravanje podataka
  - komparatori
  - aritmetički sklopovi \*

## Sadržaj predavanja

- kombinacijski moduli
- dekoder
  - binarni dekoder
  - dekodersko stablo
  - ostvarivanje Booleovih funkcija dekoderom
  - dekadski dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

#### Dekoder




- funkcija dekodiranja
   ridentificiranje kodne riječi nekog (binarnog!) koda
- dekoder
  - ~ aktivan *samo jedan* izlaz, onaj koji "odgovara" narinutoj kodnoj riječi

*n* ulaza  $\rightarrow 2^n$  izlaza

$$Z_{i} = \begin{cases} 1 & \text{za} & i = A_{n-1} \dots A_{0} \\ 0 & \text{za} & i \neq A_{n-1} \dots A_{0} \end{cases}$$

tipična oznaka:

<br/>
<br/>
dresa>/2<br/>
broj adresa>




#### Dekoder

- podjela dekodera:
  - potpuno dekodiranje:
    - n = 2, 3, 4, ... ulaza  $\rightarrow$  "1-od-2<sup>n</sup>" izlaza  $\sim$  binarni dekoderi
  - nepotpuno dekodiranje:
    - broj izlaza  $< 2^n$  (neki put i  $<< 2^n$ )
      - ~ npr. adresiranje funkcijskih blokova *unutar* digitalnog sustava
    - n = 4 ulaza  $\rightarrow$  "1-od-10" izlaza
      - ~ dekadski dekoderi: dekodiranje binarnih kodova za prikaz dekadskih znamenki, npr. BCD, XS-3

#### Primjer: binarni dekoder 2/4

$$\overline{A}_1 \overline{A}_0 \equiv 00_2 = 0_{10}$$
 $\overline{A}_1 A_0 \equiv 01_2 = 1_{10}$ 
 $A_1 \overline{A}_0 \equiv 10_2 = 2_{10}$ 
 $A_1 A_0 \equiv 11_2 = 3_{10}$ 



- izlazi su *mintermi* funkcije  $f(A_1, A_0)$
- upravljanje sklopom
   ulaz za omogućavanje
   E (engl. enable)


E	<b>A</b> <sub>1</sub>	A <sub>0</sub>	"0"	"1"	"2"	"3"
0	X	X	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

VHDL ponašajni model binarnog dekodera 2/4


```
library ieee;
use ieee.std logic 1164.all;
entity dekoder24e is
 port (d: out std logic vector(0 to 3);
        a: in std logic vector(1 downto 0);
        e: in std logic);
end dekoder24e;
architecture ponasajna of dekoder24e is
begin
 process (a,e)
 begin
    if(e = '0')
      then d <= "0000";
      else case a is
             when "00" => d <= "1000";
             when "01" => d <= "0100";
             when "10" => d <= "0010";
             when "11" => d <= "0001";
             when others => d <= "0000";
           end case;
    end if;
  end process;
end ponasajna;
                    FER-Zagreb, Digitalna logika 2020/21
```

 struktura dekodera 2/4 (građa komponentama "niže složenosti"):


$$\overline{A}_{1}\overline{A}_{0} \equiv 00_{2} = 0_{10}$$
 $\overline{A}_{1}A_{0} \equiv 01_{2} = 1_{10}$ 
 $A_{1}\overline{A}_{0} \equiv 10_{2} = 2_{10}$ 
 $A_{1}A_{0} \equiv 11_{2} = 3_{10}$ 



stvarna izvedba
 postoje električka ograničenja:
 svaki ulaz sklopa opterećuje izlaz
 na koji se priključuje



- ograničiti ovo opterećenje ulazima
- odvojni sklopovi
   ~ *jedinično* opterećenje
- funkcijski ekvivalentna izvedba




VHDL strukturni model binarnog dekodera 2/4
 ~ dva tipa komponenti (invertor, sklop I s 3 ulaza)


```
library ieee;
use ieee.std logic 1164.all;
entity dekoder24e is
 port (d: out std logic vector(0 to 3);
        a: in std logic vector(1 downto 0);
        e: in std logic);
end dekoder24e;
architecture strukturna of dekoder24e is
  signal a1 komplement, a0 komplement: std logic;
 begin
    sklop1: entity work.sklopNOT port map (a(1),a1 komplement);
    sklop2: entity work.sklopNOT port map (a(0),a0 komplement);
    sklop3: entity work.sklopAND3 port map (e,al komplement,a0 komplement,d(0));
    sklop4: entity work.sklopAND3 port map (e,al komplement,a(0),d(1));
    sklop5: entity work.sklopAND3 port map (e,a(1),a0 komplement,d(2));
    sklop6: entity work.sklopAND3 port map (e,a(1),a(0),d(3));
end strukturna;
```

- izvedbe dekodera
  - ~ MSI modul; npr. 74155 (dvostruki četveroizlazni):
    - *zajedničke* adrese  $A_1, A_0$
    - *izdvojeni* ulazi za omogućavanje s ugrađenom logičkom funkcijom:  $\overline{G}_1, \overline{G}_0$
    - jednostavna izvedba dekodera 3-bitnih riječi:

$$A_{02} = A_{12} = A_2$$




*Primjer*: binarni dekoder 3/8 na temelju 74155



- dekoderi s većim (n > 16) brojem izlaza:
  - izvedba jednim modulom *nepraktična* ~ presloženi MSI modul
  - radije kaskadiranje više jednostavnijih modula
     dekodersko stablo (engl. decoder tree):
    - općenita metoda
    - vrijedi za proizvoljno složeni modul; npr. izvedba dekodera sklopovima I

*Primjer*: dekoder 4/16 kao dekodersko stablo dekodera 2/4


	$A_3$	$A_2$	$\mathbf{A}_1$	$A_0$	
			0	0	
	О	0	0	1	$D_0^1$
			1	0	$D_0$
			1	1	
		1	$\begin{bmatrix} 0 \\ 0 \end{bmatrix}$	0	
	О			1	$D_1^1$
			1	0	$\boldsymbol{\nu}_1$
$D^0$			1	1	
	1	0	0	0	
			0	1	$D_2^1$
-			1	0	$\boldsymbol{\nu}_2$
			1	1	
	1	1	0	0	
			0	1	$D_3^1$
			1	0	<b>2</b> <sub>3</sub>
			1	1	



 VHDL strukturni model dekoderskog stabla 4/16

```
library ieee;
use ieee.std logic 1164.all;
entity dekoder416e is
  port (d: out std logic vector(0 to 15);
        a: in std logic vector(3 downto 0);
        e: in std logic);
end dekoder416e;
architecture strukturna of dekoder416e is
  signal e tmp: std logic vector(0 to 3);
  begin
    sklop1: entity work.dekoder24e port map (e tmp, a(3 downto 2), e);
```

end strukturna:



sklop4: entity work.dekoder24e port map (d(8 to 11), a(1 downto 0), e tmp(2)); sklop5: entity work.dekoder24e port map (d(12 to 15), a(1 downto 0), e tmp(3));

## Ostvarivanje funkcija dekoderom

- zapažanje:
  - izlazi dekodera = potpuno dekodirane kodne riječi
     mintermi


$$\overline{A}_1 \overline{A}_0 \equiv 00_2 = 0_{10}$$
 $\overline{A}_1 A_0 \equiv 01_2 = 1_{10}$ 
 $A_1 \overline{A}_0 \equiv 10_2 = 2_{10}$ 
 $A_1 A_0 \equiv 11_2 = 3_{10}$ 

- ostvarivanje logičkih funkcija dekoderom:
  - funkcija u kanonskom disjunktivnom obliku
  - (inkluzivna) disjunkcija (funkcija ILI) izlaza koji odgovaraju mintermima zastupljenim u definiciji funkcije

## Ostvarivanje funkcija dekoderom

**Primjer:** 
$$f(A, B, C) = \sum m(0,2,3,5,6,7)$$

- f(A, B, C) → dekoder 3/8
- dekoder s invertiranim izlazima
- uočiti: ILI°I = (NI°NE)°I



#### Dekadski dekoder

- dekodiranje koda s N < 2<sup>n</sup>
  - ~ *nepotpuno* dekodiranje
    - broj izlaza < 2<sup>broj ulaza</sup>
    - tipični slučaj
      - ~ dekodiranje binarno kodiranih dekadskih znamenki:
        - BCD
        - XS-3
        - 2421
        - itd.


#### Dekadski dekoder

#### Primjer: BCD-dekadski dekoder 7442

- oznake: D ~ najviša težina (2³)
- izlazi *invertirani*:
   zgodno kod kombiniranja sklopova
- uzorci 0 i 1 koji nisu kodne riječi:
  - ne prepoznaju se!
  - minimizacija sklopa
- varijante:

7443: XS-3


7444: XS-3 Gray



#### Dekadski dekoder

Primjer: izvedba dekodera "1-od-16" od dva 7442:


- koristi se samo prvih 8 izlaza
   dekodiraju se adresne varijable nižih težina B, C, A
- adresni ulaz D
   odabir jednog od dva dekodera 3/8




## Sadržaj predavanja


- kombinacijski moduli
- dekoder
- multipleksor
  - funkcionalnost multipleksora
  - multipleksorsko stablo
  - ostvarivanje Booleovih funkcija multipleksorom
- prioritetni koder
- pretvornik koda
- komparator

- multipleksor:
  - odabir podatka koji će se proslijediti na izlaz
     "multipleksiranje"
  - funkcija upravljane preklopke (engl. rotary switch):



FER-Zagreb, Digitalna logika 2020/21








#### demultipleksor:

- dekoder kojem se ulaz za omogućavanje E interpretira kao ulaz za podatke
- "usmjeravanje"/"raspodjela" ulaza na odabrani izlaz
   "demultipleksiranje"

A <sub>1</sub>	$A_0$	"0"	"1"	"2"	"3"		
0	0	Е	0	0	0		0
0	1	0	Е	0	0		E 2
1	0	0	0	Е	0	0	3
1	1	0	0	0	Е	upravljanje (adresa)	$A_1 A_0$
						(adresa)	

- funkcija multipleksiranja:
  - ~ višestruko iskorištenje spojnih puteva:
    - prijenos različitih podataka istim fizičkim spojnim putem
       "više logičkih kanala preko jedne fizičke linije"
    - vremenska podjela (vremenski multipleks)






#### Primjer: multipleksor 4/1

- adrese se dekodiraju
- izlazi iz dekodera koincidiraju s ulazima I<sub>i</sub>
   propuštaju samo jedan od ulaza na izlazni ILI sklop

_E	<b>A</b> 1	A <sub>0</sub>	Z
0	X	X	0
1	0	0	I <sub>0</sub>
1	0	1	I <sub>1</sub>
1	1	0	l <sub>2</sub>
1	1	1	l <sub>3</sub>




VHDL ponašajni model multipleksora 4/1

```
entity mux41e is
  port (i: in std logic vector(0 to 3);
        a: in std logic vector(1 downto 0);
        e: in std logic;
        z: out std logic);
end mux41e;
architecture ponasajna of mux41e is
begin
  process (i,a,e)
  begin
    if(e = '0')
      then z <= '0';
      else
        case a is
           when "00" => z <= i(0);
          when "01" => z \le i(1);
          when "10" => z \le i(2);
          when "11" => z <= i(3);
           when others \Rightarrow z \Leftarrow '0';
        end case;
    end if:
  end process;
end ponasajna;
                     FER-Zagreb, Digitalna logika 2020/21
```



• funkcija I je *asocijativna*  $\sim$  "grupirati" I sklopove iz dekodera i koncidenciju s  $I_i$ 




VHDL strukturni model multipleksora 4/1


```
entity mux41e is
 port (i: in std logic vector(0 to 3);
        a: in std logic vector(1 downto 0);
        e: in std logic;
                                                                 \overline{\mathsf{I}_2}
        z: out std logic);
end mux41e;
architecture strukturna of mux41e is
  signal a1 komplement, a0 komplement: std logic;
  signal rez: std logic vector(0 to 3);
 begin
   sklop1: entity work.sklopNOT port map (a(1),a1 komplement);
   sklop2: entity work.sklopNOT port map (a(0),a0 komplement);
   sklop3: entity work.sklopAND4 port map (e,al komplement,a0 komplement,i(0),rez(0));
   sklop4: entity work.sklopAND4 port map (e,al komplement,a(0),i(1),rez(1));
   sklop5: entity work.sklopAND4 port map (e,a(1),a0 komplement,i(2),rez(2));
   sklop6: entity work.sklopAND4 port map (e,a(1),a(0),i(3),rez(3));
   sklop7: entity work.sklopOR4 port map (rez(0), rez(1), rez(2), rez(3), z);
end strukturna;
```

Ε


- izvedba funkcije multipleksiranja na sabirničkoj liniji:
  - izlazni ILI → "upravljani spojeni ILI"
     ~ samo jedan sklop definira vrijednost V/N (~ 1/0)
  - sklopovi s tri stanja upravljani izlazima iz dekodera
  - (upravljani) *odvojni sklop*




D	Α	f
0	X	Z
1	0	0
1	1	1



- izvedbe multipleksora
  - ~ MSI modul; npr. 74153 (dvostruki četveroulazni)
    - *zajedničke* adrese  $A_1, A_0$
    - *izdvojeni* ulazi za omogućavanje:  $\overline{E_1}, \overline{E_0}$




#### Primjer: multipleksor 8/1 na temelju 74153



- multipleksori s većim (n > 16) brojem ulaza:
  - izvedba jednim modulom *nepraktična* ~ presloženi MSI modul
  - radije kaskadiranje više jednostavnijih modula
     multipleksorsko stablo (engl. multiplexer tree)
  - izgradnja multipleksorskog stabla:
    - podjela tablice definicije funkcija u podtablice
       ulazi u MUX više razine
    - varijable viših težina na MUX "više razine"

# *Primjer*: multipleksor 16/1 kao multipleksorsko stablo multipleksora 4/1



## Multipleksor


 VHDL strukturni model multipleksorskog stabla 16/1:

```
library ieee;
use ieee.std logic 1164.all;
entity mux161e is
  port (i: in std logic vector(0 to 16);
         a: in std logic vector(3 downto 0);
         e: in std logic;
         z: out std logic);
end mux161e;
architecture strukturna of mux161e is
  signal rez: std logic vector(0 to 3);
  begin
    sklop1: entity work.mux41e port map (i(0 to 3), a(1 to 0), e, rez(0));
    sklop2: entity work.mux41e port map (i(4 \text{ to } 7), a(1 \text{ to } 0), e, rez(1));
    sklop3: entity work.mux41e port map (i(8 \text{ to } 11), a(1 \text{ to } 0), e, rez(2));
    sklop4: entity work.mux41e port map (i(12 \text{ to } 15), a(1 \text{ to } 0), e, rez(3));
    sklop5: entity work.mux41e port map (rez(0 to 3),a(3 to 2),e,z);
end strukturna;
```

# Multipleksor

- izvedba bistabila multipleksorom:
  - "zabravljivanje" podatka u multipleksoru
     povratna veza s izlaza *na jedan* od ulaza
  - drugi ulaz za vanjski podatak
  - adresni ulaz za impuls takta
     upravljanje razinom CP:
     CP = 1 upis podatka

$$A_0 = CP$$
  $Z = Q^{n+1}$   
 $0$   $I_0 = Q^n$   
 $1$   $I_1 = D$ 




# Multipleksor

- izvedba dvostrukog bistabila multipleksorom:
  - po jedan multipleksor za svaki komponentni bistabil
  - komplementarni CP
     odabir ulaza u multipleksore
  - funkcionalnost dvostrukog bistabila:

CP = 0 : podatak zapamćen u *izlaznom* MUX; veza ulaza D i Z ulaznog MUX

CP = 1 : podatak zapamćen u *ulaznom* MUX; veza Z ulaznog i Z izlaznog MUX



- ostvarivanje logičkih funkcija multipleksorom:
  - funkcija multipleksiranja:  $m_i$ : minterm predstavlja adresu  $(A_{n-1}A_{n-2}...A_1A_0)$

$$Z = \sum_{i=0}^{2^n - 1} I_i \cdot m_i$$

 definicija funkcije od n varijabli u kanonskom disjunktivnom obliku:


$$f(x_{n-1},...,x_0) = \sum_{i=0}^{2^n-1} \alpha_i \cdot m_i$$

• pridruživanje:  $\forall A_i = x_i, I_i = \alpha_i \Rightarrow Z = f(x_{n-1},...,x_0)$ 

## *Primjer*: ostvarivanje funkcije tri varijable

$$f(A,B,C) = \sum m(0,2,3,5,6,7)$$


- na podatkovne ulaze dovesti funkcijske vrijednosti (0 ili1)
   kao da su fiksno postavljeni bitovi:
   "simulacija rada permanentne memorije (ROM)"
- neefikasno! ( $\forall m_i \exists I_i$ )



- efikasnije rješenje
  - ~ primjena trivijalnih rezidualnih funkcija:
    - za  $f(x_{n-1},...,x_0)$  MUX s n-1 adresa  $\sim 2^{n-1}$  podatkovnih ulaza:
      - 2 puta manje podatkovnih ulaza!
      - na *podatkovne* ulaze dovoditi funkcije varijable *najmanje* težine (ima ih  $2^{n-1}$ ):  $\varphi(x_0) = \{0,1,x_0,\bar{x}_0\}$
      - na *adresne* ulaze dovoditi varijable viših težina  $x_{n-1},...,x_1$
    - $\varphi(x_0)$  su funkcije ostatka, *rezidualne funkcije*
    - rezidualne funkcije od jedne varijable
       *trivijalne* rezidualne funkcije

**Primjer:** 
$$f(A, B, C) = \sum m(0,2,3,5,6,7)$$

$A_1$ $A$	$egin{array}{c} A_0 \ B \end{array}$	C	ADRESIRANI ULAZ	J	f
0	0	0	$I_0$	1	$\overline{C}$
0	1	0	$I_1$	1	1
1	0	0	$I_2$	0	C
$\frac{1}{1}$	1	0	$I_3$	1	1
1	1	1	13	1	1



- rješenje netrivijalnim rezidualnim funkcijama:
  - "netrivijalne" rezidualne funkcije (>1 varijable):
    - multipleksorskim stablom se ostvaruje podjela tablice definicije funkcije
    - rezidualne funkcije se ostvaruju posebno, moguće "drugim sredstvima"
    - obično presloženo rješenje
  - ostvarenje kanonskog oblika funkcije
     ~ nema minimizacije
  - pojednostavljivanje rješenja
    - odabir prikladnog pridruživanja varijabli adresnim ulazima

Primjer: 
$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

- ostvarenje 32-ulaznim MUX
  - ~ simulacija permanentne memorije:

$$ABCDE \rightarrow A_4 A_3 A_2 A_1 A_0; I_i \in \{0,1\}$$

- ostvarenje 16-ulaznim MUX
  - ~ standardno rješenje trivijalnim rezidualnim funkcijama:

$$ABCD \rightarrow A_3A_2A_1A_0; I_i = \varphi_i(E)$$

- ostvarenje 8-ulaznim MUX
  - ~ rezidualne funkcije od 2 varijable:

$$ABC \rightarrow A_2 A_1 A_0; I_i = \varphi_i(D, E)$$


ostvarenje 8-ulaznim MUX
 rezidualne funkcije od 2 varijable

$$f(A, B, C, D, E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$$

DE		$I_0$	$ I_2 $	<b>6</b> 110	$  I_4  $	$ I_1 $	$ I_3 $	<b> </b>	<b>1</b> 5	ABC
	_	000	010	110	100	001	011	111	101	
	00	$\langle 1 \rangle$	1		1			1		
	01	1				1	$\bigcap_{i=1}^{n}$		1	
	11							$\bigcap_{i=1}^{n}$		
	10	$\bigcap$ 1		1		1	1			
		$I_0$	$I_2$	$I_6$	$I_4$	$I_1$	$I_3$	$I_7$	$I_5$	


• ostvarenje 8-ulaznim MUX ~ rezidualne funkcije od 2 varijable:  $ABC \to A_2A_1A_0$   $f(A,B,C,D,E) = \sum m(0,1,2,5,6,8,13,14,15,16,21,26,28,30,31)$ 

i	$A$ $A_2$	$\frac{\mathrm{B}}{\mathrm{A}_1}$	$\frac{C}{A_0}$	$f_{res}=I_i$
0	0	0	0	$\overline{DE}$
1	0	0	1	$D \oplus E$
2	0	1	0	$\overline{D}\overline{E}$
3	0	1	1	D+E
4	1	0	0	$\underline{D}E$
5	1	0	1	DE
6	1	1	0	$DE_{\_}$
7	1	1	1	D+E




# Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator



- funkcija kodiranja
  - ~ generiranje *binarne* kodne riječi nekog koda; prethodno osigurati da je *samo jedan* ulaz aktivan!
    - koder
      - ~ aktivan *samo jedan* ulaz (npr.  $I_i = 1$ )  $2^n$  ulaza  $\rightarrow n$  izlaza
    - prioritetni koder
      - aktivno više ulaza, samo jedan djeluje! (onaj s najvećim indeksom)
- tipična oznaka:

2<sup><broj adresa</sup>>/<broj adresa>




## Primjer: koder 4/2

- (još jednom!) ograničenje:
   uzorci ulaza s više 1 ne mogu se pojaviti
- uvijek jedan ulaz aktivan!
- simbol "0" (~ I<sub>0</sub> = 1) daje A<sub>1</sub>A<sub>0</sub> = 00
   ne utječe!

l <sub>3</sub>	l <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>	<b>A</b> <sub>1</sub>	A <sub>0</sub>
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1





$$A_1 = I_3 + I_2$$

$$A_0 = I_3 + I_1$$

- prioritetni koder (engl. priority encoder)
   ~ rješenje problema više aktivnih ulaza:
  - djeluje ulaz najvišeg prioriteta
  - svi ulazi = 0 ?
    - ~ poseban izlaz pokazuje valjanost očitanja izlaza:

$$y = if I_3 or I_2 or I_1 or I_0 then 1 else 0$$

l <sub>3</sub>	l <sub>2</sub>	l <sub>1</sub>	I <sub>0</sub>	<b>A</b> <sub>1</sub>	<b>A</b> <sub>0</sub>	у
0	0	0	0	X	X	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	х	х	Х	1	1	1


VHDL ponašajni model prioritetnog kodera 2/4

```
library ieee;
use ieee.std logic 1164.all;
entity priorityEncoder is
 port (I: in std logic vector(3 downto 0);
        A: out std logic vector(1 downto 0);
        y: out std logic);
end priorityEncoder;
architecture ponasajna of priorityEncoder is
  begin
    A \le "11" when I(3) = '1' else
         "10" when I(2) = '1' else
         "01" when I(1) = '1' else
         "00";
    v <= '0' when I="0000" else '1';</pre>
end ponasajna;
```

## Primjer: prioritetni koder 4/2 [Brown i Vranešić, 2000]

l <sub>3</sub>	l <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>	<b>A</b> <sub>1</sub>	$A_0$	у
0	0	0	0	X	Х	0
0	0	0	1	0	0	1
0	0	1	X	0	1	1
0	1	X	X	1	0	1
1	х	Х	Х	1	1	1





$$u_3 = \underline{I_3}$$

$$u_2 = \underline{I_3} \cdot \underline{I_2}$$


$$u_1 = \underline{I_3} \cdot \underline{I_2} \cdot \underline{I_1}$$

$$u_0 = \underline{I_3} \cdot \underline{I_2} \cdot \underline{I_1} \cdot \underline{I_0}$$

$$A_{1} = u_{3} + u_{2}$$

$$A_{0} = u_{3} + u_{1}$$

$$y = u_{3} + u_{2} + u_{1} + u_{0}$$



VHDL strukturni model prioritetnog kodera 2/4


```
library ieee;
use ieee.std logic 1164.all;
entity priorityEncoder is
 port (I: in std logic vector(3 downto 0);
        A: out std logic vector(1 downto 0);
        y: out std logic );
  end priorityEncoder;
architecture strukturna of priorityEncoder is
  signal n3, n2, n1, u3, u2, u1, u0: std logic;
 begin
    sklop1: entity work.sklopNOT port map (I(3),n3);
    sklop2: entity work.sklopNOT port map (I(2),n2);
    sklop3: entity work.sklopNOT port map (I(1),n1);
    u3 <= I(3);
    sklop4: entity work.sklopAND2 port map (n3,I(2),u2);
    sklop5: entity work.sklopAND3 port map (n3, n2, I(1), u1);
    sklop6: entity work.sklopAND4 port map (n3, n2, n1, I(0), u0);
    sklop7: entity work.sklopOR2 port map (u3,u2,A(1));
    sklop8: entity work.sklopOR2 port map (u3,u1,A(0));
    sklop9: entity work.sklopOR4 port map (u3,u2,u1,u0,y);
end strukturna;
```

# Sadržaj predavanja

- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator


- pretvornik koda (engl. code converter):
  - pretvorba kodne riječi jednog koda u kodnu riječ nekog drugog koda (različiti kodovi!)
  - isti princip kao kod dekodera i kodera:
    - dekoder
      - ~ kodna riječ
        - → 1 aktivni izlaz
    - koder
      - ~ 1 aktivni ulaz
        - → kodna riječ





## Primjer: pretvornik 3-bitnog binarnog u Grayev kod

i	$b_2b_1b_0$	<b>g</b> 2 <b>g</b> 1 <b>g</b> 0	j
0	000	000	0
1	0 0 1	0 0 1	1
2	010	011	3
3	011	010	2
4	100	110	6
5	101	111	7
6	110	101	5
7	111	100	4





$$O_0 \rightarrow I_0; O_1 \rightarrow I_1; O_2 \rightarrow I_3; O_3 \rightarrow I_2;$$

$$O_4 \rightarrow I_6$$
;  $O_5 \rightarrow I_7$ ;  $O_6 \rightarrow I_5$ ;  $O_7 \rightarrow I_4$ ;

## Primjer: pretvornik BCD koda u 7-segmentni


- vrlo raširena primjena~ prikaz BCD znamenki
- element za prikaz
  - ~ 7-segmentni prikaz (engl. 7-segment display)





tablica pretvorbe BCD u 7-segmentni kod





	$D_3$	$D_2$	$D_1$	$D_0$							
	2 <sup>3</sup>	<b>2</b> <sup>2</sup>	21	20	а	b	C	d	е	f	g
	8	4	2	1							
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1



#### Zadatak:

 napisati minimalne izraze za a, b, ..., g f g b


- nacrtati sklop
- napisati VHDL ponašajni i strukturni model
- ponoviti sve za pretvornik heksadekadskih brojeva u 7-segmentni kod



# Sadržaj predavanja


- kombinacijski moduli
- dekoder
- multipleksor
- prioritetni koder
- pretvornik koda
- komparator

- komparator
  - ~ sklop za usporedbu dva *n*-bitna broja (npr. A i B)
    - obično cijeli brojevi bez predznaka
    - mogućnosti ~ izlazi modula:
      - $\bullet$  A = B
      - A > B
      - A < B
    - MSI modul
      - ~ 4-bitni
        - + mogućnost kaskadiranja





• usporedba po bitovima  $\sim$  sklop EX-NILI  $(\overline{A} \cdot \overline{B} + A \cdot B)$ 



- izlaz A = B
   I funkcija usporedbi po bitovima
- izlaz A > B
   dominira prvi bit sa svojstvom A<sub>i</sub> > B<sub>i</sub>
   (počev od bita najviše težine)
- izlaz A < B</li>
   not ((A > B) or (A = B))

## Primjer: 4-bitni komparator

- usporedba po bitovima:  $u_i = a_i \otimes b_i = \overline{a_i \oplus b_i}, i = 0,...,3$
- izlaz A = B: "A = B" =  $u_3 \cdot u_2 \cdot u_1 \cdot u_0$
- izlaz A > B

 $\sim$  rekurzivno utvrđivanje  $a_i > b_i$ , od bita najviše težine:

$$"a_{3} > b_{3}" = a_{3} \cdot \overline{b_{3}}$$

$$"a_{2} > b_{2}" = a_{2} \cdot \overline{b_{2}} \cdot u_{3}$$

$$"a_{1} > b_{1}" = a_{1} \cdot \overline{b_{1}} \cdot u_{3} \cdot u_{2}$$


$$"a_{0} > b_{0}" = a_{0} \cdot \overline{b_{0}} \cdot u_{3} \cdot u_{2} \cdot u_{1}$$

"
$$A > B$$
"=" $a_3 > b_3$ "+" $a_2 > b_2$ "+" $a_1 > b_1$ "+" $a_0 > b_0$ "

• izlaz A < B: "A < B"= " $\overline{A = B}$ "+"A > B" = " $\overline{A = B}$ " · " $\overline{A > B}$ "

#### Zadatak:

- nacrtati sklop 4-bitnog komparatora
- napisati tablicu kombinacija
- napisati VHDL ponašajni model sklopa
- napisati VHDL strukturni model sklopa



# Literatura

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- kombinacijski moduli: str. 253-254
- dekoder: str. 254-259
- multipleksor
   (funcionalnost, multipleksorsko stablo):
   str. 260-264, 266-267
- ostvarivanje Booleovih funkcija multipleksorom: str. 264-266

# Zadaci za vježbu (1)

- U. Peruško, V. Glavinić: *Digitalni sustavi*, Poglavlje 7: Standardni kombinacijski moduli.
- dekoder: 7.1, 7.3-7.6
- ostvarivanje Booleovih funkcija multipleksorom:
   7.7-7.26
- pretvornik koda: 7.47

# Zadaci za vježbu (2)

- M. Čupić: *Digitalna elektronika i digitalna logika. Zbirka riješenih zadataka*, Cjelina 5: Standardni kombinacijski moduli.
- dekoder:
  - riješeni zadaci: 5.2, 5.3, 5.9, 5.10, 5.11a, 5.12a
  - zadaci za vježbu: 6-12, 15, 19 (VHDL)
- multipleksor (funcionalnost, multipleksorsko stablo):
  - riješeni zadaci: 5.1
  - zadaci za vježbu: 1-5, 13-14
- ostvarivanje Booleovih funkcija multipleksorom:
  - riješeni zadaci: 5.5-5.8, 5.11b, 5.16 (VHDL), 5.17
  - zadaci za vježbu: 16-18, 20-29, 32
- komparator
  - zadaci za vježbu: 30, 31