
ZAVRŠNI ISPIT IZ DIGITALNE LOGIKE

Grupa B

Sklop koji ostvaruje funkciju f prikazan je na slici. Uporabom jednog multipleksora 2/1 potrebno je ostvariti sklop koji ostvaruje istu funkciju. Ako se na adresni ulaz multipleksora dovede varijabla B, kako glasi minimalni zapis rezidualne funkcije koju je potrebno dovesti na podatkovni ulaz d_0 ?



a) $C + \overline{D}$

c) $A + C + \overline{D}$

e) $AB + \overline{D}$

b) A+B+C

f) ništa od navedenoga

Na raspolaganju je multipleksor definiran kao komponenta MUX21 u čijem su sučelju navedeni jednobitni signali d0, d1, s i y (upravo tim redosljedom). Te se komponente koriste u strukturnom opisu komponente SKLOP koji ima ulaze A, B, C i D te izlaz f. U arhitekturi opisa sklopa nalaze se:

entity work.mux21 port map(B,C,A,i); entity work.mux21 port map(D,A,i,f);

Utvrdite minimalni zapis funkcije opisanog sklopa u obliku sume produkata. *i* je interni signal.

a) $A\overline{C}\overline{D} + \overline{A}D + \overline{B}\overline{C}D$

c) $\overline{A} \overline{B} D + \overline{B} \overline{C} D$

e) $A\overline{C}D + \overline{A}\overline{B}D + \overline{B}\overline{C}D$

b) $AC + AD + \overline{B}D$

d) $A\overline{C}\overline{D} + \overline{B}\overline{C}\overline{D}$

f) ništa od navedenoga

Koji je **minimalni dekoder** dovoljan kako bismo jednim takvim ostvarili funkciju: $f(A, B, C, D, E) = \sum m(0,11,15,16,27,31)$?

a) 4/16

b) 1/2

c) 3/8

e) 2/4

f) ništa od navedenoga

4. O_I &

Izvedba nekog automata prikazana je na slici. Izlazi automata su O₂O₁O₀. Utvrdite ciklus u kojem se mijenjaju izlazi tog automata. Jedan njegov dio je:

a) $4 \rightarrow 7 \rightarrow 1$

b) $1\rightarrow 0\rightarrow 2$ c) $3\rightarrow 6\rightarrow 5$ d) $3\rightarrow 6\rightarrow 2$ e) $4\rightarrow 5\rightarrow 7$

f) ništa od navedenoga

Za automat prikazan na slici u zadatku 4 utvrdite maksimalnu frekvenciju rada. Kašnjenje logičkog sklopa I je 10ns, invertora 5ns, vrijeme postavljanja bistabila iznosi 20ns, vrijeme kašnjenja bistabila iznosi 30ns a vrijeme pridržavanja bistabila iznosi 18ns. Frekvencije su u odgovorima zaokružene na jednu decimalu i navedene su u MHz.

a) 10,0

b) 16,7

c) 25,0

d) 15,4 e) 12,0

f) ništa od navedenoga

Neki automat s tri stanja izveden je uporabom 3 bistabila tipa D. Automat ima ulaz X te izlaz Y. Stanja su kodirana na sljedeći način: $S_0=001$, $S_1=010$, $S_2=100$. Pri tome su u kodnoj riječi izlazi bistabila navedeni redoslijedom Q₂Q₁Q₀. Ima li ovaj automat siguran start? U koje će stanje automat prijeći ako mu je trenutno stanje S₂ a na ulaz X se dovede vrijednost 1? Za opisanu izvedbu vrijedi: $D_2 = \overline{Q}_2 \overline{Q}_1 Q_0 X + \overline{Q}_2 Q_1 \overline{Q}_0 \overline{X}$, $D_1 = \overline{Q}_2 \overline{Q}_1 Q_0 \overline{X} + Q_2 \overline{Q}_1 \overline{Q}_0 X$,

 $D_0 = Q_2 \overline{X} + Q_2 Q_0 + Q_1 X + Q_1 Q_0, Y = Q_2 \oplus Q_0.$


a) ima, S0

b) nema, S2 c) nema, S1 d) ima, S2

e) ima, S1

f) ništa od navedenoga

Uporabom sklopa koji se sastoji od binarnog brojila unaprijed te memorije (vidi sliku) potrebno je ostvariti sklop koji na izlazu ciklički generira slijed 7,3,5,1,2,4,0,6. Što je potrebno upisati u memoriju na lokaciju 1? Po uključenju na napajanje binarno brojilo postavit će se u



stanje 0 i tada na izlazu čitavog sklopa treba biti 7. Traženi sadržaj memorije u odgovorima je ispisan u oktalnom zapisu. U svim oznakama veći indeks predstavlja bit veće težine.

- a) 61
- c) 06
- d) 12
- e) 32
- f) ništa od navedenoga

4-bitno asinkrono binarno brojilo izvedeno je kao klasično asinkrono binarno brojilo bistabilima tipa T s dodatnim ulazima za postavljanje i brisanje koji djeluju s logičkom nulom. Ulazi za postavljanje bistabila B₀ i B₁ te ulazi za brisanje bistabila B₂ i B₃ spojeni su na logičko 1. Preostali ulazi za postavljanje i brisanje spojeni su zajedno i njima upravlja signal X. Nacrtajte ovaj sklop! Koju Booleovu funkciju treba ostvarivati sklop koji generira signal X ako se želi dobiti asinkrono brojilo koje broji u ciklusu s 12 stanja?

- a) $\overline{Q}_3 + Q_2 + Q_1 + Q_0$ c) $Q_3 + Q_2 + Q_1 + \overline{Q}_0$ e) $Q_3 + Q_2 + \overline{Q}_1 + \overline{Q}_0$ b) $Q_3 + \overline{Q}_2 + Q_1 + Q_0$ d) $Q_3 + Q_2 + \overline{Q}_1 + Q_0$ f) ništa od navedenoga

Na raspolaganju je bistabil tipa *T*. Njegovom uporabom treba ostvariti bistabil čija je jednadžba 9. promjene stanja $Q_{n+1} = \overline{A} + Q_n B$. Što je potrebno dovesti na ulaz T?

- a) $\overline{Q}_n \overline{A} + Q_n A \overline{B}$
- c) $Q_n \overline{A} B$

b) $AB\overline{Q}_{n}$

- d) $AB + \overline{A}Q_n$
- e) $\overline{A}B\overline{Q}_n$ f) ništa od navedenoga

10. Trobitni posmačni registar ima izlaze $Q_2Q_1Q_0$. Prilikom posmaka, podatak doveden na ulaz S_{in} upisuje se na mjesto Q₂. Tim ulazom upravlja multipleksor 4/1 na čije je adresne ulaze spojeno a₁=Q₂, a₀=Q₀. Nacrtajte shemu ovog sklopa. Odredite što je potrebno dovesti na podatkovne ulaze d₀ i d₁ multipleksora kako bi se na izlazima posmačnog registra dobio ciklus 0,4,2,5,6,7,3,1.

- c) $d_0 = Q_1$, $d_1 = 1$
- e) $d_0=1$, $d_1=0$

- a) $d_0 = Q_1$, $d_1 = Q_1$ c) $d_0 = Q_1$, $d_1 = 1$ e) $d_0 = 1$, $d_1 = 0$ b) $d_0 = \overline{Q}_1$, $d_1 = 1$ d) $d_0 = 0$, $d_1 = \overline{Q}_1$ f) ništa od navedenoga

4-bitni težinski D/A pretvornik izveden je s operacijskim pojačalom i težinama t₃t₂t₁1, gdje su t₃, t₂ i t₁ nepoznate težine. Neka je R₀ najveći otpor u težinskoj mreži. Ako je poznato da je $U_{REF} \cdot R_F = 3k V\Omega$, odredite vrijednosti otpora R_0 , R_1 , R_2 i R_3 . Još je poznato da se za ulaz $a_3a_2a_1a_0$ =0001 dobiva izlaz -0,1V, za ulaz 0011 dobiva izlaz -0,3V, za ulaz 0100 dobiva izlaz -0,3V te za ulaz 1100 dobiva izlaz -0,8V.

- a) $30k\Omega$, $20k\Omega$, $10k\Omega$, $6k\Omega$
- c) $40k\Omega$, $20k\Omega$, $10k\Omega$, $5k\Omega$
- e) $30k\Omega$, $10k\Omega$, $10k\Omega$, $6k\Omega$
- b) $30k\Omega$, $15k\Omega$, $10k\Omega$, $6k\Omega$ d) $20k\Omega$, $15k\Omega$, $10k\Omega$, $3k\Omega$
- f) ništa od navedenoga

12. Predajnik i prijemnik razmjenjuju poruke koje sadrže 1 bit informacije i koje su zaštićene Hammingovim kodom uz neparni paritet. Neka je prijemnik s komunikacijskog kanala očitao y1y2y3 (uz uobičajen razmještaj zaštitnih i podatkovnih bitova). Neka s1(y1,y2,y3) predstavlja najznačajniji bit pripadnog sindroma. Kako glasi zapis te funkcije u obliku sume minterma?

- a) $\sum m(3,6)$ b) $\sum m(0,3,4,7)$ c) $\sum m(1,3,4,6)$ d) $\sum m(0,5,7)$ e) $\sum m(6)$ f) ništa od navedenoga


	Predajnik i prijemnik povezani su komunikacijskim kanalom koji u sekundi može prenijeti 10^9 bitova. Kako predajnik svake sekunde generira samo $4\cdot10^7$ bitova podataka, inženjeri su odlučili neiskorišteno vrijeme na komunikacijskom kanalu iskoristiti za prijenos zaštitnih bitova te implementirati uporabu koda n -strukog ponavljanja kako bi povećali otpornost na pogreške. Koliko se maksimalno pogrešaka može dogoditi u tako poboljšanom sustavu da bi postupak ispravljanja i dalje radio korektno ?						
	a) 18	b) 25	c) 6	d) 12	e) 24	f) ništa od navedenoga	
	Arhitektura kod VHDL opisa sklopa čiji su ulazi A , B i C a izlazi X i Y sadrži sljedeće dvije naredbe: $X \le (A \text{ AND C}) \text{ OR (NOT A AND B)};$ $Y \le (B \text{ OR C}) \text{ AND (A OR C)};$ Koja će biti vrijednost izlaza X i Y ako se na ulaze dovede A ='0', B ='1', C ='U'? a) X =0, Y =1 b) X =U, Y =U c) X =0, Y =0 d) X =1, Y =U e) X =1, Y =1 f) ništa od navedenoga						
15.	Čemu je proporcionalna dinamička disipacija snage kod integriranih logičkih sklopova?						
	a) $U^2 f$		c) $U \cdot f^2$	c) $U \cdot f^2$		e) <i>U/f</i>	
	b) $\sqrt{U}f$	b) \sqrt{Uf}		d) $U\sqrt{f}$		f) ništa od navedenoga	
16.	Koliko nam minimalno treba p -kanalnih tranzistora da bismo u CMOS tehnologiji ostvarili funkciju $f(A,B,C,D,E) = (A+B) \cdot (\overline{C} + D \cdot E)$? Komplementi varijabli unaprijed nisu dostupni. a) 7 b) 9 c) 5 d) 8 e) 6 f) ništa od navedenoga						
17.	a) /	· · · · · · · · · · · · · · · · · · ·	c) 5	a) 8	e) b	1) nista od navedenoga	
17.	Memorija organizacije 2 ½ D ima 2 ⁹ fizičkih riječi te pristupni multipleksor/demultipleksor s 4 adresna ulaza i 8 izlaza. Koliki je ukupni kapacitet te memorije u bitovima? a) 2 ⁹ b) 2 ⁸ c) 2 ²⁰ d) 2 ¹⁵ e) 2 ¹⁶ f) ništa od navedenoga						
18.	Na raspolaganju je PLA sklop tipa NI-NI, kojim je potrebno u dvije razine logike ostvariti funkcije $f_1(A, B, C, D) = \sum_{i=1}^{n} m(2,3,6,7,8,12), f_2(A, B, C, D) = \sum_{i=1}^{n} m(7,9,13,15) i$						
	ulaza, <i>n</i> je broj	$f_3(A, B, C, D) = \sum m(7,8,9,12,13,15)$. Koje su njegove minimalne dimenzije $m \times n \times k$? m je broj ulaza, n je broj sklopova NI u prvom polju a k broj sklopova NI u drugom polju. a) $4 \times 2 \times 3$ b) $4 \times 5 \times 3$ c) $4 \times 7 \times 3$ d) $4 \times 4 \times 3$ e) $4 \times 6 \times 3$ f) ništa od navedenoga					
10							
19.	Kojeg je tipa hazard koji može nastati prilikom promjene pobude na jednom od ulaza digitalnog sklopa koji ostvaruje Booleovu funkciju u obliku sume produkata dobivenu Quine-McCluskeyevim postupkom:						
	 a) dinamički 0 b) statički 0-ha c) dinamički 0 d) statički 1-ha e) dinamički 1 f) ništa od nav 	azard)-hazard azard -hazard					
20.	Sklop za izdvojeno generiranje prijenosa generira bitove prijenosa c_0 , c_1 , c_2 i c_3 . Prema kojem						
	algebarskom izraz se generira c_2 ?						
	a) $g_2 + g_1 p_2 +$		c) $g_2 + g_1$			$p_3 + g_1 p_2 + g_0 p_2 p_1$	
	b) $g_2 p_2 + g_1 p_1$		a) $g_2 + g_1$	$\frac{1}{1}p_1 + g_0p_2p_1$	I) nist	a od navedenoga	

- U nekom procesu posredno mjerimo neku fizikalnu veličinu pretvorbom u naponski signal. Ako je poznato da se taj napon ne mijenja više od jednog kvanta po periodu signala takta, a želimo taj napon uzorkovati što češće, koji je pretvornik najprikladniji? Želimo dobiti 12-bitni rezultat.
 - a) kontinuirano brojeći A/D pretvornik
 - b) brojeći A/D pretvornik
 - c) Wilkinsonov pretvornik

- d) pretvornik sa sukcesivnom aproksimacijom
- e) težinski D/A pretvornik
- f) ništa od navedenoga
- Modul za digitalnu aritmetiku u nekom sustavu radi sa znamenkama u bazi 4, i pri tome koristi kôd 0=01, 1=11, 2=10, 3=00. Neka su ulazi sklopa koji u tom modulu računa 3-komplement znamenke označeni x₁x₀ a izlazi y₁y₀. Vrijedi:
 - a) $y_1 = \overline{x}_0, y_0 = x_1$
- c) $y_1 = x_1, y_0 = x_0$
- e) $y_1 = x_1, y_0 = \overline{x}_0$


- b) $y_1 = \overline{x}_1, y_0 = x_0$
- d) $y_1 = \bar{x}_1, y_0 = \bar{x}_0$
- f) ništa od navedenoga

23. PLA strukturom u tehnologiji MOSFET ostvarene su funkcije f_1 i f_2 (vidi sliku). O kojim se funkcijama radi?



- a) $f_1 = \overline{x}_2 x_0 + x_2 \overline{x}_1$, $f_2 = \overline{x}_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$ d) $f_1 = \overline{x}_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$, $f_2 = \overline{x}_2 x_0 + x_2 \overline{x}_1$ b) $f_1 = \overline{x}_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$, $f_2 = \overline{x}_2 x_0 + \overline{x}_2 \overline{x}_1$ e) $f_1 = x_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$, $f_2 = x_2 x_0 + \overline{x}_2 \overline{x}_1$ c) $f_1 = x_2 x_0 + \overline{x}_2 \overline{x}_1$, $f_2 = x_2 \overline{x}_0 + \overline{x}_1 \overline{x}_0$ f) ništa od navedenog
- Na raspolaganju su čipovi RAM-a kapaciteta 1024x8 bita. Potrebno je izgraditi RAM kapaciteta 2¹⁴x32 bita. Koliko adresnih ulaza treba imati dekoder koji upravlja ulazima za omogućavanje korištenih manjih čipova RAM-a?

- f) ništa od navedenoga
- a) 64 b) 7 c) 4 d) 2 e) 16 f) ništa od navedenog Koju funkciju u pozitivnoj logici obavlja sklop prikazan na slici? Prikažite tu funkciju kao sumu 25. minterma



- c) $\sum m(1,3,4,6)$
- e) $\sum m(3,4,6)$

f) ništa od navedenoga