
## ZIMSKI ISPITNI ROK IZ DIGITALNE LOGIKE

## Grupa A

1	Oktet AC <sub>(16)</sub> potrebno je zaštititi uporabom Hammingovog koda, koristeći neparni paritet. Kako								
	glasi Hammingova kodna r	3							
	a) 101001011100	c) 00110			e) 111101001100				
	b) 011101001100	d) 00110			) ništa od navedenoga				
2	Broj 324 <sub>(10)</sub> potrebno je kodirati kodom XS-3. Kako glasi zapis tako kodiranog broja?								
	a) 001100100100 b) 011001010111	c) 10100 d) 10100			e) 101000111				
					) ništa od navedenoga				
3	Ostvariti NI(A,B) samo fui	_		_					
	a) NILI(NILI(A), NILI(B) b) NILI(NILI(A,B))	'/ /	A,NILI(B)) NILI(NILI(A),		e) NILI(NILI(A,B), B) ništa od navedenoga				
4	Koju funkciju ostvaruje sklop na slici?								
	$ \begin{array}{c c} A & =1 \\ C & \geq 1 \end{array} $ & $f(A, B, C)$								
	a) $\sum m(2,3,4,5,6)$	c) $\sum m(e^{-\frac{1}{2}})$	0,1,3)	$\epsilon$	M(0,1,6,7)				
	b) $\prod M(1,2,3,4,5)$	d) $\prod M$			) ništa od navedenoga				
5	Kako glasi minimalni zapis	s funkcije f(4 F	$(R \cap D) - \sum_{m} m$	(0.28910111	R 15) ji obliku sume				
	produkata?	, raincije <i>j</i> (11, 1	,,e,b) <u>_</u>	(0,2,0,7,10,11,11	o,io) a ooma same				
	•	c) $\overline{A}\overline{D} + AC$	C d) $AB + B$	D e) $AB+C$	f) ništa od navedenoga				
6	Nakon prvog koraka metoc neoznačeni ostali:	le Quine-McClus	skey (konstruk	cija čitave prve	tablice), u tablici su kao				
	<ul><li>a) svi implikanti</li><li>b) svi implikanti koji nisu</li><li>c) svi implikanti koji čine</li></ul>	-	e) isključivo	rni implikanti svi bitni prima avedenoga	arni implikanti				
7	Ako se sklopu porodice CMOS smanji napon napajanja za 10%, koliko se (približno) smije povećati frekvenciju rada a da se dinamička disipacija ne promijeni?								
	a) oko 23% b) oko 5%	c) oko 10%	d) oko 87%	e) oko 43%	f) ništa od navedenoga				
8	Izlaz jednog logičkog sklopa spojen je na ulaze 5 drugih logičkih sklopova. Logički sklopovi su iste vrste. Poznati su sljedeći parametri: U <sub>OHmin</sub> = 4,5V, U <sub>OLmax</sub> =1,1V, U <sub>IHmin</sub> =3,5V, U <sub>ILmax</sub> =1,5V. Kolika je maksimalna istosmjerna smetnja uz koju će sklopovi i dalje sigurno raditi ispravno?								
	a) 1V b) 0,4V	c) 2V	d) 0,5V	e) 3V	f) ništa od navedenoga				
9	Broju $n \in \{0,,15\}$ binarno zapisanom znamenkama $n_3n_2n_1n_0$ pridružuje se broj $d_3d_2d_1d_0$ zapisan u Grayevom kodu. Funkcija $f(n)$ svakom $n$ pridružuje dvije manje značajne znamenke $d_1d_0$ pridruženog broja zapisanog u Grayevom kodu.  Ovu funkciju potrebno je ostvariti permanentnom memorijom kapaciteta 8×4 i multipleksorima prema slici. Što treba upisati u memoriju na lokacije od 2 do 3? Numeracija lokacija kreće od 0 a odgovori su dani u heksadekadskom zapisu.  a) 8, 9 b) D, 7 c) F, C d) C, 1 e) 4, 4 f) ništa od navedenoga								
	, -,, r	·, · , ·	-, -, ·	·, ·, ·	-,				

10	Razmotrite općeniti problem realizacije triju Booleovih funkcija od 5 varijabli (sve funkcije ovise o istih 5 varijabli). Sve tri funkcije ostvarujemo jednom ispisnom memorijom dimenzija $n \times 12$ ; pri tome koristimo još i tri multipleksora $4/1$ : na podatkovne ulaze prvog dovedeni su podatkovni izlazi $d_0$ - $d_3$ memorije, na podatkovne ulaze sljedećeg izlazi $d_4$ - $d_7$ memorije te na podatkovne ulaze posljednjeg $d_8$ - $d_{11}$ memorije. Na izlazima mulipleksora očitavamo tražene funkcije. Koliko minimalno adresnih bitova treba imati razmatrana ispisna memorija?								
	a) 2	b) 5	c) 3	d) 32	e) 12	f) ništa od navedenoga			
11	Na raspolaganju je 8-bitno paralelno zbrajalo na čije su ulaze dovedena dva broja. Ako su kašnjenja pojedinog potpunog zbrajala $t_{dS}$ =6ns (bit sume) i $t_{dC}$ =4ns (bit prijenosa), koliko iznosi ukupno kašnjenje sklopa?								
	a) 34ns	b) 46ns	c) 48ns	d) 32ns	e) 38ns	f) ništa od navedenoga			
12	Što vrijedi ko	od sklopa za z	zbrajanje izve	denog uporab	om izdvojenog go	eneriranja prijenosa?			
	a) generiraj	ući član u pot	punom zbraja	lu računa se k	$a_i + b_i$				
	b) propagirajući član u potpunom zbrajalu računa se kao $\overline{a}_i \cdot b_i$								
	c) uz veći broj bitova pribrojnika, kašnjenje je veće nego kod korištenja običnog zbrajala								
					oju bitova pribroj og prema zadnjer	nıka n, svaki uz neko kašnjenje			
	f) ništa od n		orajara pojavij	aja se oa prv	og prema zadnjer	n, svaki uz neko kasnjenje			
13	ulaze sklopa Koji od ponu sklopa DI <sub>3</sub> Dl kombinacija	(A <sub>1</sub> A <sub>0</sub> ) doved ađenih podatal ( <sub>2</sub> DI <sub>1</sub> DI <sub>0</sub> da bi 1101?	an shemom. N lena je kombi ka treba doves i se na izlazu o	nacija 01. sti na ulaz dobila	Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z	A0			
	a) 1101	b) 1010	c) 1110	d) 0110	e) 0011	f) ništa od navedenoga			
14	Zadan je dijagram stanja automata na slici. Stanja su kodirana na sljedeći način: $00$ =Game over, $01$ =Main menu, $10$ =Game paused, $11$ =Game running. Ulaz je označen slovom $I$ ; izlaz je naveden u uglatim zagradama. Automat je potrebno ostvariti pomoću dva bistabila D ( $B_1$ i $B_0$ ). Na ulaz $D$ bistabila $B_1$ potrebno je dovesti:								
	) 10 <del>-</del> -	1) 100	2) 10 0	D 0 - 10	Game running [©©]	Game paused [[\text{\tinit}}\\ \text{\tex{\tex			
	a) $IQ_1\overline{Q}_0$				e) $Q_1\overline{Q}_0 + IQ$				
15	Potrebno je realizirati dekodersko stablo sa šest adresnih ulaza. Na raspolaganju su dekoderi 2/4. Koliko dekodera 2/4 je potrebno?								
	a) 13	b) 15	c) 25	d) 17	e) 21	f) ništa od navedenoga			



Memorija kapaciteta 256x2 bita ima 2½D organizaciju gdje jednu fizičku riječ čini osam logičkih riječi. S koliko se bitova adresira dekoder retka?

a) 32 b) 16 c) 8 d) 2 e) 5 f) ništa od navedenoga

Zadatak 25 potrebno je riješiti na lijevoj, a zadatak 26 na desnoj strani unutrašnjosti košuljice. Oba zadatka ručno se pregledavaju i boduju te kod njih nema negativnih bodova.

```
Troulazni konfigurabilni logički blok (CLB) sklopa FPGA temeljen na preglednoj tablici (LUT-u) i
bistabilu tipa D u VHDL-u je modeliran sklopom clb čije je sučelje dano u nastavku.
ENTITY clb IS PORT (
  a: in std logic vector(2 downto 0);
  lut: in std logic vector(0 to 7);
  s, clk: in std logic;
  q: out std logic
); END clb;
Pri tome, ako je s=0, na izlaz CLB-a se propušta izlaz LUT-a dok se za s=1 na izlaz propušta izlaz
bistabila. Uporabom tih komponenti ostvaren je sklop automat čiji je model prikazan u nastavku.
ENTITY automat IS PORT (
 a, clk: in std logic;
o: out std logic
); END automat;
ARCHITECTURE arch OF automat IS
  SIGNAL q: std logic vector(1 downto 0);
  SIGNAL x: std logic vector(2 downto 0);
  x \le a \& q(1) \& q(0);
  clb0: ENTITY work.clb PORT MAP (x, "10101010", '1', clk, q(0));
  clb1: ENTITY work.clb PORT MAP (x, "01101001", '1', clk, q(1));
  clb2: ENTITY work.clb PORT MAP (x, "11001100", '0', clk, o);
END arch;
Uz pretpostavku da je stanje S_i kodirano binarnom reprezentacijom od i, nacrtajte dijagram
promjene stanja ovog automata.
```

Na raspolaganju je komponenta posmreg (posmačni registar s paralelnim izlazima koji posmiče od q<sub>2</sub> prema q<sub>0</sub>). Sučelje sadrži ulaz clk za signal takta, serijski ulaz sin te izlaz q:

std\_logic\_vector(2 downto 0), tim redoslijedom. Na raspolaganju je i mux41 (multipleksor 4/1) čije se sučelje sastoji od podatkovnih ulaza d: std\_logic\_vector(0 to 3), adresnih ulaza a: std\_logic\_vector(1 downto 0), te izlaza y, tim redoslijedom. Tom komponentom ostvareno je sinkrono brojilo čiji je VHDL opis dan u nastavku.

```
ENTITY brojilo IS PORT (
  clk: in std_logic;
  o: out std_logic_vector(2 downto 0)
); END brojilo;
ARCHITECTURE arch OF automat IS
  signal q: out std_logic_vector(2 downto 0);
  signal d: out std_logic_vector(0 to 3);
  signal a: out std_logic_vector(1 downto 0);
  signal sin, nq: std_logic;
BEGIN
  pr: ENTITY work.posmreg PORT MAP (clk, sin, q);
  mu: ENTITY work.mux41 PORT MAP (d, a, sin);
  a <= q(2) & q(1);
  nq <= not q(0);
  d <= nq & nq & q(0) & nq;
  o <= q;
END arch;</pre>
```

Projektirajte brojilo koje obavlja identičnu funkcionalnost uporabom tri bistabila T i minimalnog broja osnovnih logičkih sklopova (*pažnja*: izlazi bistabila moraju ujedno biti i izlazi čitavog brojila). Kao rješenje zadatka **nacrtajte shemu projektiranog sklopa**.