
P1-MULTIPLICADOR SECUENCIAL Arquitecturas Hardware de Comunicaciones

Multiplicador secuencial. Algoritmo.

- Algoritmo de "lápiz y papel" de un multiplicador secuencial de números sin signos codificados en binario.
 - □ Ejemplo: 13x10; M(m) x Q(q) (siendo m=q=4 bits)

$$1101
ightarrow 13$$
 M: Multiplicando $imes 1010
ightarrow 10$ Q: Multiplicador $00000
ightarrow 1101
ightarrow 10000010
ightarrow 130$


- □ Estrategia de diseño secuencial formada por UP y UC.
 - UP: Elementos de memoria, recursos de cálculo y recursos de conexión.
 - UC: Determinará el funcionamiento de la UP mediante FSM.




UP: Unidad de proceso

UC: Unidad de control


- UP. Primera aproximación.
 - lacktriangle Sumar los resultados parciales 2 a 2 ightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Primera aproximación.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Primera aproximación.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Primera aproximación.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Primera aproximación.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Primera aproximación.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazamiento del Multiplicando (M) a la izquierda




- UP. Estructura final.
 - lacktriangle Sumar los resultados parciales 2 a 2 ightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.




- UP. Estructura final.
 - lacktriangle Sumar los resultados parciales 2 a 2 ightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.




- UP. Estructura final.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.




- UP. Estructura final.
 - $lue{}$ Sumar los resultados parciales 2 a 2 ightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.




- UP. Estructura final.
 - lacktriangle Sumar los resultados parciales 2 a 2 ightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.



- UP. Estructura final.
 - \square Sumar los resultados parciales 2 a 2 \rightarrow Un solo sumador de 2 entradas.
 - Desplazar el producto parcial (CA) y Multiplicador (Q) a la derecha.



UP. Características de los recursos y señales de control.



U.C.

Q(0)

Operación RTL	Señal de Control
$M \leftarrow inbus$	_
$Q \leftarrow inbus$	- ch()
$\frac{A \leftarrow 0}{A \leftarrow 0}$	shQ $initA$
$A \leftarrow A + M$ $RShift(A)$	$\begin{array}{c} ldA \\ shA \end{array}$
$C \leftarrow 0$ $C \leftarrow C_{out}$	initC ldC
$RShift(C)$ $CNT \leftarrow n - 1$ $CNT \leftarrow CNT - 1$	shC $initCNT$ $shCNT$
	$Q \leftarrow inbus$ $RShift(Q)$ $A \leftarrow 0$ $A \leftarrow A + M$ $RShift(A)$ $C \leftarrow 0$ $C \leftarrow C_{out}$ $RShift(C)$ $CNT \leftarrow n - 1$

<u>UC</u>


 $\rightarrow init(C, A, CNT)$


 $\rightarrow sh(C, A, Q, CNT)$

 $\rightarrow ld(C,A)$


- I, inicio
- Q(0) determinar si des o des y sum.
- Z, Finalización multiplicación.

UC. Diagrama ASM del multiplicador secuencial.
ASM





- UC. Diagrama de estados (FSM) y simplificaciones.
 - Reducción de señales de control.



VHDL: Entidad y parte declarativa.

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3 use ieee.numeric std.all;
 5 entity mult sec is
        Port (inbus: in std logic vector(7 downto 0);
              outbus : out std logic vector(15 downto 0);
              I : in std logic;
 8
              weQ : in std logic;
 9
             weM : in std logic;
10
             rst : in std logic;
11
            clk : in std logic);
12
13
   end mult sec;
14
    architecture Behavioral of mult sec is
15
16
      type type state is (INICIO, SUMACU, DESDEC);
17
      signal state, nextstate: type_state;
18
19
      signal CA, pp: std logic vector(8 downto 0);
20
     signal Q, M: std logic vector(7 downto 0);
21
     signal init, ld, sh: std logic;
22
      signal cnt: unsigned (2 downto 0);
23
      signal Z: std logic;
24
```

VHDL: Registros C y A.


```
--Registro C v A:
28
29
       process(rst, clk)
30
      begin
          if (rst='1') then
31
             CA <= (others=>'0');
32
          elsif rising edge(clk) then
33
             if (init='1') then
34
                CA <= (others=>'0');
35
            elsif (ld='1') then
36
37
                CA <= pp;
           elsif (sh='1') then
38
                CA <= '0' & CA(8 downto 1);
39
40
             end if:
41
          end if:
42
       end process;
```

VHDL: Sumador y salida.

```
70 --Sumador:
71 pp <= std_logic_vector(unsigned('0' & CA(7 downto 0)) + unsigned('0' & M));
72
73 --Salida:
74 outbus <= CA(7 downto 0) & Q;
```

VHDL: Registros C y A.

```
--Registro C v A:
28
29
       process(rst, clk)
30
       begin
          if (rst='1') then
31
             CA <= (others=>'0');
32
          elsif rising edge(clk) then
33
             if (init='1') then
34
                CA <= (others=>'0');
35
             elsif (ld='1') then
36
37
                CA <= pp;
38
             elsif (sh='1') then
                CA <= '0' & CA(8 downto 1);
39
40
             end if;
41
          end if;
42
       end process;
```



VHDL: Sumador y salida.

```
70 --Sumador:
71 pp <= std_logic_vector(unsigned('0' & CA(7 downto 0)) + unsigned('0' & M));
72
73 --Salida:
74 outbus <= CA(7 downto 0) & Q;
```

VHDL: Detector de cero.

```
--Detector de cero:
90
       process(cnt)
91
       begin
92
          if (cnt="000") then
93
             Z <= '1';
94
95
          else
             Z <= '0':
96
97
             end if:
98
       end process;
```

□ VHDL: Registros Q, M, Contador, UC

