

Relatório 2 - Eletrônica e PCB

Conversor *boost* 1S Li-ion $\rightarrow$ 5 V com MT3608:
especificação, esquemático e placa de duas camadas

Daniel Terra Gomes

Pós-graduação - PPGCC/DCC - UFMG

Projeto de Sistemas Robóticos - 2026/2

Prof. Paulo Rezek

29 de setembro de 2026

Resumo

Este relatório documenta o projeto de um conversor CC-CC elevador (*boost*) que converte a tensão de uma célula Li-ion 1S (3,0 V to 4,2 V) em 5,0 V, para 0,5 A de carga contínua, a partir do CI MT3608. Cada componente foi escolhido por cálculo contra o respectivo datasheet: o indutor por um critério declarado *antes* do cálculo, toda a banda de tolerância dentro da faixa recomendada pelo fabricante, que selecionou 7,5 μ H e descartou o valor de 22 μ H, que excede a própria corrente eficaz nominal; o divisor de realimentação por busca exaustiva na série E96, que encontrou um par exato para 5,000 V. A incerteza de V_{out} foi propagada por Monte Carlo e por orçamento linearizado, que concordam ($\sigma \approx 68$ mV) e mostram que 72 % da variância vem da referência interna do CI, não dos resistores. O esquemático e a placa (36 $\times$ 20 mm, duas camadas, plano de terra contínuo) foram feitos no KiCad 10 e passam em ERC, DRC e verificação de paridade esquemático-placa sem nenhuma violação, na linha de comando e no editor. O laço de corrente pulsada do conversor encerra 23,5 mm². Um defeito que só o editor revelava, ao abrir o arquivo, ele desfazia as junções do esquemático e desligava três das cinco redes, foi diagnosticado até a causa, corrigido e incorporado à cadeia de verificação.

Nota sobre o método. O esquemático e a placa foram construídos no KiCad 10.0.6 por meio de *scripts* em Python sobre a API do próprio KiCad, escritos com assistência de um modelo de linguagem (Claude, da Anthropic) sob direção e revisão do autor. Os arquivos entregues são os nativos do KiCad e abrem normalmente no editor; as capturas do editor foram feitas pelo autor. Toda escolha de projeto foi conferida contra o datasheet correspondente e toda etapa foi verificada por ERC, DRC e paridade, pela linha de comando e, depois do defeito descrito na Seção 5, também no próprio editor. A Seção 7.2 analisa criticamente esse fluxo, incluindo os erros que o modelo cometeu e qual verificação identificou cada um.

Sumário

1	Introdução	2
2	Especificação e componentes	2
2.1	Especificação e escolha do CI	2
2.2	Ciclo de trabalho	3
2.3	Indutor	3
2.4	Diodo, capacitores e conectores	4
2.5	Divisor de realimentação e incerteza de V_{out}	4
2.6	Largura de trilha, perdas e limite térmico	5
2.7	Lista de materiais	5
3	Esquemático	5
3.1	Processo de construção	5
3.2	Verificação	6

4	PCB e vista 3D	7
4.1	Regras e empilhamento	7
4.2	Posicionamento	7
4.3	Roteamento	8
4.4	Plano de terra e caminho da corrente de comutação	8
4.5	Verificação de regras (DRC)	9
4.6	Vista 3D e arquivos de fabricação	10
5	Discussão do processo	11
6	Conclusão	14
7	Investigações de pós-graduação	15
7.1	Roteamento de conversores chaveados	15
7.2	EDA assistido por modelo de linguagem	15

1 Introdução

Um robô móvel pequeno costuma levar uma única célula de íon-lítio, cuja tensão cai de 4,2 V (carregada) a 3,0 V (descarregada), enquanto boa parte da eletrônica embarcada, microcontroladores, sensores, rádios, espera um trilho de 5 V. Como $V_{in} < V_{out}$ em *toda* a faixa da célula, é preciso elevar a tensão: um regulador linear só pode baixá-la, e um conversor abaixador (*buck*) também, razão pela qual o enunciado os exclui.

O problema, portanto, é projetar um conversor *boost* na topologia da Figura 1 do enunciado, C_{in} , indutor L , chave Q , diodo D e C_{out} , que forneça 5,0 V a no mínimo 0,5 A. Adotou-se como referência o MT3608 (Aerosemi Technology, 2015), um CI de chaveamento de 1,2 MHz com chave interna, que é o componente de muitos módulos elevadores comerciais. O datasheet é o ponto de partida; os valores, o esquemático e o *layout* são deste trabalho.

O resultado é uma placa de 36×20 mm, duas camadas, doze componentes, com todos os valores justificados por cálculo e todas as etapas verificadas. As Seções 2–4 seguem a ordem do enunciado; a Seção 5 discute o processo e a Seção 7 traz as duas investigações de pós-graduação.

2 Especificação e componentes

2.1 Especificação e escolha do CI

A faixa de entrada do MT3608 é de 2 V to 24 V (Aerosemi Technology, 2015), que contém a faixa 3,0 V to 4,2 V da célula, como o enunciado exige; e $V_{in,max} = 4,2 \text{ V} < V_{out} = 5,0 \text{ V}$, de modo que o conversor opera como *boost* em toda a faixa. A Tabela 1 compara o MT3608 com o TPS61023 (Texas Instruments, 2020), a alternativa avaliada.

Tabela 1: Comparação dos dois CIs considerados, segundo os respectivos datasheets.

	MT3608 (adotado)	TPS61023 (alternativa)
Topologia	assíncrona; diodo externo, como na Fig. 1 do enunciado	síncrona; diodo substituído por MOS-FET interno
Frequência	1,2 MHz, só valor típico	1 MHz
Limite de corrente	4 A típ., “ <i>guaranteed by design, not tested</i> ”	2,7 A mín. (vale)
Referência de FB	0,588 V to 0,612 V ($\pm 2\%$) a 25 °C	$\pm 2,5\%$ de -40 °C to 125 °C
$R_{\theta JA}$	não informado	142,7 °C/W
Em desligamento	$V_{out} \approx V_{in} - V_F$ (sem desconexão)	desconexão real entrada-saída
Encapsulamento	SOT-23-6, passo 0,95 mm	SOT563, passo 0,5 mm
Biblioteca do KiCad	símbolo e footprint oficiais	ausente

Fonte: Elaborado pelo autor, a partir de Aerosemi Technology (2015) e Texas Instruments (2020).

O TPS61023 tem o datasheet mais completo e resolve dois defeitos do MT3608 (a falta de

desconexão em desligamento e a de dados térmicos). Adotou-se, ainda assim, o MT3608, por quatro razões: casa exatamente com a Figura 1 do enunciado, que tem o diodo externo; é o CI dos módulos que o enunciado menciona, o que torna a comparação da Seção 5 concreta; está na biblioteca oficial do KiCad com pinagem conferida contra o datasheet (pinos 1 SW, 2 GND, 3 FB, 4 EN, 5 IN, 6 NC); e o SOT-23-6 é soldável à mão, o que o SOT563 não é. O TPS61023 fica como recomendação para uma iteração que vá à fabricação.

2.2 Ciclo de trabalho

Em condução contínua e sem perdas, $D = 1 - V_{in}/V_{out}$. O modelo de Rogers (1999) inclui as quedas no diodo (V_F), na resistência do indutor (R_L) e na chave (R_{on}). Com $I_L = I_{out}/(1 - D)$, o balanço volt-segundo no indutor dá

$$(1 - D)(V_{out} + V_F) = V_{in} - I_L R_L - D I_L R_{on}, \quad (1)$$

uma equação de segundo grau em $(1 - D)$. O pior caso usa os valores extremos dos datasheets: $V_F = 0,50$ V (máximo do diodo a 3 A), $R_{on} = 150$ m Ω (máximo do MT3608) e o DCR do indutor com a tolerância de +30 %.


Tabela 2: Ciclo de trabalho e corrente média no indutor, com $V_{out} = 5,0$ V e $I_{out} = 0,5$ A.

V_{in}	3,0 V	3,7 V	4,2 V
D ideal	0,400	0,260	0,160
D com perdas (pior caso)	0,487	0,350	0,254
I_L médio (A)	0,975	0,769	0,671

Fonte: Elaborado pelo autor.

O ciclo real chega a 0,487 em 3,0 V, bem abaixo do máximo de 90 % do CI, mas perto dos 50 % a partir dos quais o controle por corrente de pico exige compensação de rampa, que o MT3608 declara possuir (Aerosemi Technology, 2015). A fórmula ideal subestima D em cerca de nove pontos percentuais nesse extremo: dá a ordem de grandeza, como observa o enunciado, e não substitui o modelo com perdas.

Figura 1: (a) Ciclo de trabalho ideal e com perdas; (b) corrente de pico no indutor contra a corrente de saturação de três valores da mesma família.



Fonte: Elaborado pelo autor.

2.3 Indutor

O datasheet recomenda 4,7 μ H to 22 μ H e não informa a compensação interna do CI. Antes de calcular, fixou-se um critério em três passos: (i) *toda* a banda de tolerância do indutor deve caber na faixa recomendada, não se arrisca operar fora da faixa para a qual a malha interna foi

projetada; (ii) margens de pelo menos $1,5\times$ sobre a corrente de saturação e $1,2\times$ sobre a eficaz, no pior caso; (iii) entre os que passam, a menor perda no DCR. A família Abracon ASPI-4030S ($4\text{ mm} \times 4\text{ mm} \times 3\text{ mm}$), de datasheet verificado (Abracon, 2013), tem tolerância de $\pm 20\%$.

Tabela 3: Avaliação da família ASPI-4030S em $V_{in} = 3,0\text{ V}$, pior caso (L a -20% , DCR a $+30\%$).

L (μH)	banda (μH)	na faixa?	I_{pk} (A)	I_{sat}/I_{pk}	I_{rms} nom./real	P_{DCR} (mW)
4,7	3,76–5,6	não	1,111	2,61	2,07	73
6,8	5,44–8,2	sim	1,080	2,55	1,63	112
7,5	6,00–9,0	sim	1,068	2,06	1,69	105
10	8,00–12,0	sim	1,052	1,85	1,53	126
22	17,60–26,4	não	1,086	1,20	0,95	325

Fonte: Elaborado pelo autor, a partir de Abracon (2013).

O critério escolheu $7,5\text{ }\mu\text{H}$ (ASPI-4030S-7R5M), com ondulação de 19% e margens de $2,06\times$ sobre a saturação e $1,69\times$ sobre a corrente eficaz. Duas observações saem da tabela. A primeira é que a corrente de pico quase não depende de L ($1,05\text{ A}$ to $1,11\text{ A}$, Figura 1b): o que muda de um valor para outro é a corrente de saturação e a perda no fio. A segunda é que o valor de $22\text{ }\mu\text{H}$, no mesmo encapsulamento, reprova duas vezes, sua banda passa de $22\text{ }\mu\text{H}$ e ele opera *acima* da própria corrente eficaz nominal (margem $0,95\times$), dissipando 325 mW .

2.4 Diodo, capacitores e conectores

Diodo. B340A (Diodes Incorporated, 2015): Schottky, SMA, 40 V ($8\times$ a tensão reversa de 5 V), 3 A médios ($6\times$ os $0,5\text{ A}$ de saída). A fórmula do datasheet do MT3608, $I_{D,RMS} \approx \sqrt{I_{out} I_{pk}}$, dá $0,731\text{ A}$; a integração exata da corrente trapezoidal durante $(1 - D)$ dá $0,699\text{ A}$ a aproximação é conservadora. A perda, limitada por $V_F I_{out} \leq 0,25\text{ W}$, eleva a junção em 25°C to 35°C com $R_{\theta JA}$ de 100°C/W to 140°C/W .

Um cuidado merece registro: a escolha inicial foi o “SS34”, comum nesses conversores. O datasheet da Vishay mostra que o SS34 *dele* vem em SMC (DO-214AB), não em SMA (Vishay, 2020). O nome da peça não define o encapsulamento, o fabricante define, e um footprint escolhido pelo nome teria produzido uma placa em que o diodo não cabe.

Capacitores. $C_{in} = 22\text{ }\mu\text{F}$ e $C_{out} = 2 \times 22\text{ }\mu\text{F}$, cerâmicos X5R de 16 V , 1206 (Murata Manufacturing, 2016): tensão nominal de $3,2\times$ a saída e não polarizados (a questão de polaridade da aula 07 vale para eletrolíticos). A ondulação de saída de um *boost* é $\Delta V_{out} \approx I_{out} D / (f_{sw} C_{out})$. A especificação da Murata não traz a curva de perda de capacitância sob polarização contínua, de modo que, em vez de afirmar um valor, a Tabela 4 trata a capacitância efetiva como sensibilidade.

Tabela 4: Ondulação em $3,0\text{ V}$ de entrada, com a tolerância de -20% já aplicada.

Capacitância efetiva sob polarização	100 %	50 %	30 %
C_{out} efetivo (μF)	35,2	17,6	10,6
ΔV_{out} (mV)	5,8	11,5	19,2
$\Delta V_{out}/V_{out}$ (%)	0,12	0,23	0,38

Fonte: Elaborado pelo autor.

Mesmo perdendo 70% da capacitância, a ondulação fica em $0,38\%$ de V_{out} : o segundo capacitor de saída existe para cobrir essa incerteza, não por exigência de ondulação no caso nominal.


Conectores. J1 é um JST PH de dois polos (2 A (J.S.T. Mfg., 2015), $2,1\times$ a corrente de entrada máxima de $0,975\text{ A}$), padrão de baterias 1S; J2 é um conector de pinos de $2,54\text{ mm}$. Tipos diferentes na entrada e na saída impedem ligar a bateria no lugar da carga.

2.5 Divisor de realimentação e incerteza de V_{out}

Com $V_{FB} = 0,6\text{ V}$, $V_{out} = V_{FB}(1 + R_1/R_2)$ exige $R_1/R_2 = 7,333$. Uma busca exaustiva na série E96, com R_2 entre $4,99\text{ k}\Omega$ e $49,9\text{ k}\Omega$, encontrou pares *exatos*; entre eles o de menor impedância, $R_1 = 110\text{ k}\Omega$ e $R_2 = 15,0\text{ k}\Omega$, dá $5,000\text{ V}$ nominais com $40\text{ }\mu\text{A}$ no divisor.

A incerteza foi propagada de duas formas independentes. No pior caso determinístico (V_{FB} e resistores nos extremos, mais a corrente de polarização do pino FB), $V_{out} \in [4,809; 5,190]$ V. Por Monte Carlo ($n = 400.000$, cada grandeza uniforme em seu intervalo, pois o datasheet não informa distribuição), a média é 4,997 V, o desvio padrão é 67,9 mV e 99,73 % dos casos caem em $[4,834; 5,163]$ V (Figura 2), dentro de $\pm 5\%$.

Figura 2: Distribuição de V_{out} por Monte Carlo; tracejado: pior caso; pontilhado: $\pm 5\%$.



Fonte: Elaborado pelo autor.

Um orçamento de variância linearizado dá $\sigma = 68,0$ mV, concordando com o Monte Carlo, e mostra de onde ela vem: a referência interna V_{FB} contribui com $\sigma = 57,7$ mV e os dois resistores juntos com 35,9 mV. A referência responde por 72 % da variância. Trocar os resistores de 1 % por 0,1 % reduziria σ apenas para 57,8 mV: não compensaria o custo, porque a incerteza está no CI, não nos resistores.

2.6 Largura de trilha, perdas e limite térmico

Pela IPC-2221B (IPC, 2012), para 0,98 A em camada externa de 1 oz bastam 0,29 mm com elevação de 10 °C. Adotaram-se 0,8 mm (2,8 $\times$) para as redes de potência, também para reduzir resistência e indutância. A IPC-2221 é conservadora (ajuste de curvas antigas), de modo que a margem real é maior.

Em 3,0 V, as perdas de condução estimadas são 250 mW no diodo, 105 mW no indutor, 70 mW na chave e 7 mW de corrente quiescente, o que dá $\eta \approx 85,3\%$. Esse número é uma *estimativa*, não uma cota: V_F tomado a 3 A superestima a perda do diodo, e as perdas de chaveamento foram omitidas por falta de dados (capacitâncias e tempos de comutação); os dois erros têm sinais opostos. O MT3608 não informa $R_{\theta JA}$. Em vez de inventar o valor, calculou-se o que ele precisaria ser: para $T_j \leq 125$ °C a 40 °C de ambiente, só a perda de condução admitiria $R_{\theta JA} \leq 1115$ °C/W, folga enorme para um SOT-23, mas que não inclui o chaveamento.

2.7 Lista de materiais

3 Esquemático

3.1 Processo de construção


O esquemático foi construído em três etapas, cada uma salva e exportada. Na primeira, os símbolos foram retirados da biblioteca oficial do KiCad 10 e posicionados, ainda sem anotação (Figura 3a). Antes disso, conferiu-se a pinagem de cada símbolo contra o datasheet e contra o footprint: o símbolo do MT3608 reproduz a numeração do CI, e no diodo o pino 1 é o catodo tanto no símbolo quanto no footprint SMA, conferido pela marca de catodo na serigrafia do footprint, porque uma inversão aqui passaria por todas as verificações elétricas. Na segunda, entraram fios, junções, rótulos (VIN, SW, FB), símbolos de alimentação e marcadores PWR_FLAG (Figura 3b). Na terceira, os componentes foram anotados, receberam valores, footprints e campos de fabricante e código da peça, e a folha recebeu notas e bloco de título (Figura 5).

Tabela 5: Lista de materiais com a justificativa de cada peça crítica.


Ref.	Valor	Encaps.	Peça	Justificativa (datasheet)
U1	MT3608	SOT-23-6	Aerosemi MT3608	V_{in} 2 V to 24 V contém 3,0 V to 4,2 V; chave de 4 A típ.; $D_{max} \geq 90\%$
L1	7,5 μ H	4030	Abracon ASPI-4030S-7R5M	banda 6,0 μ H to 9,0 μ H dentro de 4,7 μ H to 22 μ H;
D1	B340A	SMA	Diodes Inc. B340A-13-F	I_{sat} 2,20 A (2,06 $\times$); I_{rms} 1,65 A
C1	22 μ F	1206	Murata GRM31CR61C226ME15	Schottky 40 V/3 A; $V_F \leq 0,50$ V a 3 A
C2, C3	22 μ F	1206	idem	X5R 16 V; valor recomendado pelo MT3608
R1	110 k Ω	0603	1 %, E96	dois em paralelo: cobrem a perda por polarização (Tab. 4)
R2	15,0 k Ω	0603	1 %, E96	par exato para 5,000 V com R2
J1	BAT 1S	JST PH	JST B2B-PH-K-S	idem; 40 μ A no divisor
J2	5V OUT	pinos 2,54	genérico	2 A; padrão de baterias 1S; polarizado
H1, H2	M2	furo	—	tipo diferente de J1 (não se inverte)
				fixação; fora da BOM

Fonte: Elaborado pelo autor. Arquivo completo em bom/ no repositório.

Figura 3: Etapas da construção do esquemático.



(a) símbolos posicionados, sem anotação nem ligações



(b) ligações, rótulos e símbolos de alimentação, ainda sem anotação

Fonte: Elaborado pelo autor, exportado do KiCad 10.


3.2 Verificação

O ERC foi executado com todas as severidades. A primeira execução acusou um erro real: a rede de 5 V não tinha “fonte”, porque quem a alimenta é o catodo de D1, um pino passivo, resolvido com um PWR_FLAG, que é o recurso previsto para esse caso. A versão final passa sem nenhum erro nem aviso.


Como passar no ERC não prova que o circuito é um *boost*, o *netlist* exportado pelo próprio KiCad foi comparado, rede a rede, com a topologia da Figura 1 do enunciado: VIN (J1.1, C1, L1.1, IN e EN de U1); SW (L1.2, SW de U1, anodo de D1); saída (catodo de D1, C2, C3, R1, J2.1); FB (R1, R2, FB de U1); GND. O teste também confere que o indutor liga VIN a SW, que o diodo está no sentido certo e que o pino NC de U1 ficou livre. Todas as condições passam.

Essas verificações rodam pela linha de comando do KiCad (`kicad-cli`). Aberto no editor, o mesmo arquivo acusou 17 violações de ERC, porque o editor, ao carregá-lo, desfazia as junções; o defeito, a causa e a correção estão na Seção 5. Desde a correção, a cadeia inclui uma etapa que abre uma cópia no editor real e refaz ERC e topologia sobre o que ele carregou. A Figura 4 mostra o esquemático e o ERC no editor.

Figura 4: Esquemático e ERC no editor do KiCad, depois da correção.



(a) esquemático: as junções dos ramos em T aparecem como pontos cheios



(b) ERC: 0 erros, 0 avisos

Fonte: Captura do editor feita pelo autor.

4 PCB e vista 3D


4.1 Regras e empilhamento

Duas camadas de cobre de 1 oz em FR-4 de 1,6 mm; folga de 0,20 mm; classe de rede *Potência* (VIN, SW, 5 V, GND) com trilha de 0,80 mm; classe padrão com 0,30 mm; vias de 0,6/0,3 mm; cobre a 0,30 mm da borda. A Figura 6 mostra as classes e as atribuições no editor.

4.2 Posicionamento


O ponto de partida é saber onde está a corrente *pulsada*. Num *boost*, a corrente de entrada, que passa pelo indutor, é contínua; a que chega ao capacitor de saída é pulsada. O laço crítico, portanto, é o de saída: chave → diodo → C_{out} → terra → pino GND do CI (Texas Instruments, 2016; ZHANG, 2012). No MT3608, SW (pino 1) e GND (pino 2) são vizinhos. Por isso U1 foi girado 180°, de modo que esse lado encare D1 e C2, e o indutor foi posto *abaixo* de U1, com o seu terminal

Figura 5: Esquemático final, anotado (folha A4 completa, com bloco de título, no repositório).



Fonte: Elaborado pelo autor, exportado do KiCad 10.

Figura 6: Classes de rede e atribuições, no editor da placa.



Fonte: Captura do editor feita pelo autor.

SW sob o pino SW. FB (pino 3) fica do mesmo lado, mas separado de SW pelo pino GND, que funciona como guarda; o divisor fica colado a FB e longe do nó de comutação. A Figura 7a mostra o posicionamento antes do roteamento.

No editor, a mesma etapa aparece com as linhas de conexão ainda por rotear (Figura 8): elas mostram, antes de qualquer trilha, quais ligações o posicionamento deixou curtas.


4.3 Roteamento

As trilhas de potência têm 0,80 mm. Duas decisões contrariam a intuição e merecem registro. O pino IN do MT3608 alimenta apenas o controlador, com cerca de 2 mA; a corrente de potência vai de J1 a C1 e a L1. Por isso a ligação a IN é uma trilha fina, e a trilha larga é a que vai ao indutor. E o nó FB, de alta impedância, é mantido o mais curto possível, junto do CI; o que percorre a placa até a saída é a linha de amostragem de V_{out} , de baixa impedância e pouco sensível. Todo o roteamento é na camada superior, o que deixa o plano inferior íntegro (Figura 7b).

4.4 Plano de terra e caminho da corrente de comutação

A camada inferior é um plano de terra *contínuo*: nenhuma trilha o atravessa. A camada superior recebe um preenchimento de terra ligado ao plano por catorze vias de costura. Com o plano contínuo, a corrente de retorno de cada laço corre sob a trilha de ida, o que reduz a área efetiva

Figura 7: Etapas da placa (camada superior e serigrafia).




(a) posicionamento

(b) roteamento, antes dos planos de terra

Fonte: Elaborado pelo autor, exportado do KiCad 10.

Figura 8: Etapa de posicionamento no editor, com as conexões ainda por rotear.



Fonte: Captura do editor feita pelo autor.


do laço à espessura da placa. A Figura 9 traça os dois laços sobre a camada real e calcula a área de cada um a partir das coordenadas dos pads: o laço de *saída*, pulsado, encerra $23,5 \text{ mm}^2$; o de entrada, contínuo, $35,3 \text{ mm}^2$. O laço crítico é o menor, que é a prioridade correta. As áreas são cotas superiores: medem o traçado na camada superior, e o retorno pelo plano é mais curto.

4.5 Verificação de regras (DRC)

O DRC foi executado com todas as severidades e com verificação de paridade entre esquemático e placa. A Tabela 6 registra o que a primeira execução acusou e como cada item foi resolvido.


Dos cinco primeiros itens, só o primeiro era um erro elétrico; os demais eram de documentação. O último é de outra natureza: a placa estava certa, e era o esquemático, tal como o editor o carregava, que deixava de corresponder a ela. A paridade é o que dá garantia ao resultado: ela confirma, pelo próprio KiCad, que cada componente, valor, pino e rede da placa corresponde ao esquemático, e o caso do editor mostra que essa garantia vale para o esquemático que a ferramenta efetivamente carrega, não para o arquivo como foi escrito.

Figura 9: Laços de corrente sobre a camada superior, com a área de cada um.



Fonte: Elaborado pelo autor, a partir das coordenadas dos pads da placa final.

Figura 10: As duas camadas de cobre da placa final.



(a) superior: trilhas, terra e serigrafia



(b) inferior: plano de terra contínuo

Fonte: Elaborado pelo autor, exportado do KiCad 10.

Tabela 6: Histórico do DRC, da primeira execução à versão final.


Achado	Qtd.	Causa e correção
Folga	1	via de terra a 0,1865 mm do pad FB de R2 (regra: 0,20); via deslocada
Serigrafia sobreposta	16	referências empilhadas numa placa compacta; reposicionadas uma a uma
Campos divergentes	12+5	campos do símbolo (fabricante, código) ausentes no footprint; e “~” (vazio no esquemático) gravado literalmente na placa
BOM divergente	2	furos de fixação marcados como item de compra no <i>esquemático</i> ; corrigido lá
Rede do pino NC	1	o KiCad dá a cada pino NC uma rede própria; a placa não a carregava
Paridade, no editor	10	o editor, ao abrir o esquemático, desfazia as junções (Seção 5); corrigido no arquivo de projeto
Versão final	0	0 violações, 0 pads desconectados, 0 divergências de paridade, na linha de comando e no editor

Fonte: Elaborado pelo autor, a partir dos relatórios do DRC.

4.6 Vista 3D e arquivos de fabricação

A Figura 12 mostra a placa renderizada. O footprint do indutor na biblioteca do KiCad aponta para um modelo 3D que não existe no pacote de modelos da versão 10.0.6; para a visualização


Figura 11: DRC com verificação de paridade no editor, depois da correção.



Fonte: Captura do editor feita pelo autor.

usou-se o do Sunlord SWPA4030S, de dimensões externas idênticas (4,0 mm × 4,0 mm × 3,0 mm). A faixa de catodo de D1 aparece do lado de 5 V e a marca de pino 1 de U1 no canto esperado, duas conferências visuais de polaridade. A placa foi exportada em Gerber (oito camadas) e arquivo de furação, prontos para um fabricante.

Figura 12: Vista 3D da placa.




Fonte: Elaborado pelo autor, renderizado pelo KiCad 10.

A Figura 13 é a mesma placa no visualizador 3D do editor, em que se conferem o corpo do indutor e o lado do conector.

5 Discussão do processo

O que mudou entre a referência comercial e o desenho. O circuito de aplicação do datasheet do MT3608 (Aerosemi Technology, 2015) traz apenas os designadores (C1, L1, D1, R1, R2, C2), sem nenhum valor; os valores só aparecem no texto, como faixas (4,7 μ H to 22 μ H; 22 μ F). Este projeto parte dessa referência e muda quatro coisas: fixa cada valor por cálculo contra o datasheet de uma peça real; troca um divisor genérico por um par E96 que dá exatamente 5,000 V; liga EN a IN, como recomenda o texto do datasheet para partida automática, em vez da entrada ON/OFF da figura; e duplica o capacitor de saída para cobrir a perda de capacitância sob

Figura 13: Placa no visualizador 3D do editor.



Fonte: Captura do editor feita pelo autor.

polarização, que o fabricante não quantifica. Um valor encontrado com frequência nesse tipo de conversor, 22 μ H, reprovava no critério adotado se estivesse no mesmo encapsulamento: excede a própria corrente eficaz.

O que mudou no posicionamento. A primeira versão da placa pôs U1 na orientação padrão do footprint. Listadas as coordenadas reais dos pads, ficou claro que nela o pino SW apontava para o lado da *entrada*: a trilha de comutação teria de contornar o CI até o diodo, alongando justamente o laço que se queria mínimo. Girar U1 em 180° e levar o indutor para baixo dele resolveu as duas ligações de SW ao mesmo tempo. A lição é de método: a orientação de um CI não é um detalhe de acabamento, é decidida pela pinagem, e decide o comprimento do laço crítico.


O que o DRC acusou, e o que isso ensina. Só uma das violações era elétrica: uma via de terra a 0,1865 mm do pad FB de R2, contra os 0,20 mm da regra. O desvio é de apenas 13,5 μ m, mas o lugar importa: FB é o nó de maior impedância do circuito, e o DRC não distingue um nó sensível de um qualquer, quem decide que ali a margem deve ser maior é o projetista. As dezesseis sobreposições de serigrafia são o custo de uma placa compacta: 36 mm $\times$ 20 mm com doze componentes não deixa lugar “natural” para as referências, e cada uma teve de ser posicionada à mão. As divergências de paridade, por fim, pareciam burocráticas e não eram: sem elas, os furos de fixação entrariam na lista de compras e a placa não carregaria o código de nenhuma peça, uma montadora não saberia qual indutor soldar. Das três categorias, só a primeira faria a placa falhar; as outras duas fariam a *montagem* falhar.

O defeito que só o editor mostrou. Toda a cadeia de verificação roda pela linha de comando do KiCad. Quando o autor abriu os arquivos no editor para fazer as capturas, o esquemático que passava sem violações acusou 17 violações de ERC (10 erros e 7 avisos), e a placa, 10 divergências de paridade (Figura 14). Nada na tela sugeria alteração: o título da janela não indicava arquivo modificado. A causa foi localizada em quatro passos. (i) A cópia que o próprio editor gravou no histórico local mostrou o que ele carregara: as 8 junções haviam sido removidas e os fios dos trilhos, fundidos (de 24 fios para 16). Cada ramo em T ficou com a ponta no meio de um fio, e portanto desligado; três das cinco redes da topologia do enunciado VIN, saída e FB se partiram, e só SW e GND ficaram íntegras. (ii) O código-fonte do KiCad 10.0.6 explica por que a linha de comando não via nada: ao abrir um esquemático, o editor executa uma limpeza que remove junções julgadas desnecessárias e funde fios colineares, e a linha de comando nunca a executa (KiCad Developers, 2026). (iii) Um monitor virtual permitiu repetir a abertura no editor real e isolar o gatilho por eliminação: o defeito persistia sem nenhum símbolo na folha, não ocorria num projeto de exemplo do próprio KiCad e desaparecia quando o *mesmo* esquemático era aberto sem o arquivo de projeto. (iv) No arquivo de projeto, as classes de rede, geradas por *script*, tinham só os campos da placa

(trilha, via, folga), sem a largura de fio do esquemático; nesse caso o KiCad resolve essa largura para o valor sentinela -1 (KiCad Developers, 2026). O caminho exato entre esse valor e a remoção das junções não foi rastreado, o gatilho foi isolado por experimento, não por leitura do código. Com os três campos acrescentados, o editor preserva as 8 junções e os 24 fios, e ERC, topologia e paridade passam também sobre a cópia que o editor carrega. A placa não mudou: as 21 trilhas, as 14 vias, as posições dos 12 componentes e os 1 503 vértices do preenchimento de terra são idênticos antes e depois.

A lição vale mais do que o defeito. Cinco verificações automáticas aprovaram um arquivo que o editor desmontava, porque partilhavam o mesmo ponto cego: liam o arquivo como ele está escrito, e não como a ferramenta que o usuário abre o interpreta. Quem identificou o erro foi uma verificação manual feita com outro fim. A correção, por isso, não ficou no arquivo: a cadeia ganhou uma etapa que abre uma cópia no editor real, grava o que ele carregou e refaz ERC, topologia e paridade sobre ela. Aplicada à versão defeituosa, essa etapa reproduz as 17 violações e as mesmas 10 divergências, pad por pad, e falha, o que mostra que ela detecta exatamente o que antes passou. Refeitos no editor depois da correção, ERC e DRC com paridade deram zero (Figuras 4 e 11); os relatórios gravados pelo editor, antes e depois, estão no repositório, em `exports/relatorios/`.

Figura 14: ERC no editor antes da correção: 10 erros e 7 avisos, com os marcadores sobre as junções em T que o editor desfez.



Fonte: Captura do editor feita pelo autor.

Um conflito que o *layout* não resolve sozinho. O diodo é a maior fonte de calor da placa (até 250 mW), e a resistência térmica do B340A depende da área de cobre ligada aos seus terminais (Diodes Incorporated, 2015). O terminal de anodo, porém, está no nó SW, cuja área deve ser a menor possível, porque é ele que irradia. Os dois objetivos puxam em sentidos opostos. A saída adotada foi dar cobre ao lado do *catodo*, que está no trilho de 5 V, eletricamente quieto, e manter o anodo compacto. É uma troca, não uma solução: sem medir a temperatura do diodo, não se sabe se ela basta.

Os nomes enganam. Três vezes neste trabalho um nome prometeu algo que não entregou. O “SS34” não define encapsulamento (Vishay: SMC). O footprint do indutor aponta para um modelo 3D que não existe. E o título do datasheet do MT3608, “2A Step Up Converter”, convive com um limite de corrente de 4 A “garantido por projeto, não testado”. Em nenhum dos casos o problema apareceria se o nome fosse tomado como especificação; em todos, apareceu quando se foi ao documento.

O que os datasheets não dizem. O MT3608 não informa $R_{\theta JA}$, nem a tolerância da frequência, nem valor mínimo do limite de corrente; a única curva de eficiência é para $5\text{ V} \rightarrow 12\text{ V}$, fora do ponto de operação deste projeto. Ela serve, ainda assim, como conferência qualitativa: a perda relativa no diodo cresce com V_F/V_{out} , que a 5 V é $2,4\times$ maior do que a 12 V , o que torna plausível uma eficiência abaixo dos 88 % to 93 % daquela curva, como os 85,3 % estimados. A especificação da Murata também não traz a curva de polarização. A resposta, nos dois casos, foi não inventar o número: calcular o que ele precisaria ser ($R_{\theta JA}$) ou tratá-lo como sensibilidade (capacitância).

Limitações. *Térmica:* sem $R_{\theta JA}$ e sem modelo de perdas de chaveamento, a temperatura do CI não foi prevista. *EMI:* só foi tratada no nível do *layout* (laço de saída pequeno, plano contínuo); nada foi medido. *Corrente:* num *boost* assíncrono, um curto na saída não passa pela chave, a corrente vai da bateria pelo indutor e pelo diodo direto à carga, de modo que o limite de corrente do CI não protege nada; seria preciso um fusível rearmável ou uma célula protegida. *Bateria:* o subtensão do MT3608 desliga em até 1,98 V, abaixo dos 3,0 V mínimos da célula; o conversor não protege a célula de descarga profunda. Com EN ligado a IN, o consumo em repouso é de 100 μA to 200 μA (2,4 mA h to 4,8 mA h por dia), e mesmo com EN em nível baixo a saída ficaria em $V_{in} - V_F$. *Polaridade:* a polaridade do JST PH não é padronizada entre fabricantes de baterias; a placa marca “+” e “-” em J1, mas não tem proteção contra inversão.

O que não foi feito. A placa não foi fabricada, e nada foi medido: eficiência, ondulação, resposta a degrau de carga e temperatura são previsões, não resultados. A estabilidade da malha não foi analisada, porque a compensação é interna e não documentada.

6 Conclusão

Projetou-se um conversor *boost* $1\text{ S} \rightarrow 5\text{ V}$ com o MT3608 em que cada valor é consequência de um cálculo contra datasheet: indutor de 7,5 μH por critério declarado antes do cálculo, diodo B340A, capacitores cerâmicos com margem para a perda por polarização e divisor E96 exato para 5,000 V. A incerteza de V_{out} foi propagada por dois métodos, que concordam em $\sigma \approx 68\text{ mV}$ e $\pm 3\sigma$ dentro de $\pm 5\%$, com 72 % da variância vinda do CI. A placa de duas camadas, com plano de terra contínuo e laço de corrente pulsada de 23,5 mm^2 , passa em ERC, DRC e paridade sem nenhuma violação, na linha de comando e no editor, esta última condição acrescentada depois de um defeito que só o editor revelava.

Para uma eventual fabricação: (i) conferir a polaridade do conector da bateria antes de ligá-la; (ii) usar célula protegida ou acrescentar um fusível rearmável na entrada; (iii) fabricar em FR-4 de 1,6 mm com cobre de 1 oz a partir dos Gerbers entregues; (iv) medir eficiência, ondulação e temperatura do CI, que são as previsões que este relatório não pôde confirmar; e (v) considerar o TPS61023, que resolve a falta de desconexão e de dados térmicos, ao custo de um encapsulamento que não se solda à mão.

7 Investigações de pós-graduação

7.1 Roteamento de conversores chaveados

A literatura técnica converge num princípio: o que decide o *layout* de um conversor chaveado é a localização dos laços de corrente de alto di/dt , porque uma tensão $L di/dt$ aparece sobre a indutância parasita de qualquer laço percorrido por corrente pulsada. Rogers (1999) deriva as formas de onda do estágio *boost* e mostra que a corrente no indutor é contínua, ao passo que a do diodo, e portanto a do capacitor de saída, é pulsada. Zhang (2012) tira a consequência para o *layout*: no *boost*, é o laço formado pela chave, pelo diodo e pelo capacitor de saída de alta frequência que deve ser minimizado, o oposto do *buck*, em que o laço crítico é o de entrada. Texas Instruments (2016) organiza a prática em cinco passos: posicionar primeiro o capacitor de saída; depois o indutor e um eventual amortecedor (*snubber*); depois o capacitor de entrada e o pino VIN; os componentes de sinal; e, por fim, o terra de sinal e os planos.

Pertinência para este projeto. O passo 1 foi seguido e sua eficácia foi medida: o laço de saída encerra $23,5 \text{ mm}^2$, menos que o de entrada ($35,3 \text{ mm}^2$). O passo 2 foi seguido só em parte: não há amortecedor, porque o datasheet não dá os tempos de comutação necessários para dimensioná-lo, deixar o lugar para ele na placa seria a melhoria mais barata. Os passos 3 e 4 foram seguidos (C1 junto de L1 e do terra do CI; divisor junto de FB). O passo 5, contudo, *não se aplica*: ele pede ligar o terra de sinal ao de potência num único ponto, o que pressupõe um CI com pinos AGND e PGND separados. O MT3608 tem um único pino de terra; separar os terras nele criaria um laço, não o evitaria. Seguir a recomendação sem verificar esse pressuposto seria o erro. Zhang (2012) recomenda ainda um plano de terra entre a camada de potência e a de sinal; com duas camadas isso não existe, e a melhor aproximação é a adotada: todo o roteamento numa face e a outra como plano contínuo.

7.2 EDA assistido por modelo de linguagem

Método. Todo o projeto foi feito com um modelo de linguagem (Claude, Anthropic) operando o KiCad 10 por meio de *scripts* em Python: gerar o esquemático em etapas, ler o *netlist* exportado, posicionar e rotear a placa, e rodar ERC, DRC e exportações. O autor dirigiu as decisões e revisou os resultados. Como o modelo gerou o projeto principal, a comparação que o enunciado propõe, modelo *versus* desenho da equipe, é feita aqui de outra forma: comparando o que o modelo propôs com o que as verificações independentes aceitaram. Zhong et al. (2023) descrevem o mesmo padrão no projeto de circuitos integrados, em que os modelos são usados sobretudo para gerar código e *scripts* que uma ferramenta convencional executa e verifica; este trabalho aplica o padrão ao projeto de placas.

Tabela 7: Erros cometidos pelo modelo e a verificação que identificou cada um.

Proposta do modelo	Problema	Verificação
Divisor 73,2/10 k Ω , de memória	dá 4,992 V; há par exato	busca exaustiva E96
Indutor de 10 μH , “meio da faixa”	critério errado; 7,5 é melhor	critério declarado antes
“SS34” com footprint SMA	o SS34 da Vishay é SMC	datasheet
Eficiência chamada de “cota superior”	erros de sinais opostos	revisão do raciocínio
Fórmula $I_{D,RMS} = I_{out} I_{pk}$	radical perdido na extração de texto	página renderizada
Rede de 5 V sem fonte	erro de ERC	ERC
Valores sobrepostos no esquemático	ilegível, ERC não vê	inspeção visual
Via a 0,1865 mm do pad FB	viola folga de 0,20	DRC
Referências empilhadas; duas ambíguas	16 avisos; 2 enganosas	DRC; inspeção visual
Campos e redes NC não copiados	paridade falha	DRC com paridade
Indutor sem corpo na vista 3D	modelo inexistente; cópia em vez de referência	inspeção do render
Classes de rede sem largura de fio	editor desfaz 8 junções: 17 no ERC, 10 na paridade	autor, no editor

Fonte: Elaborado pelo autor, a partir do histórico do projeto.

O que o modelo acertou e o que errou. O modelo foi rápido e correto na maior parte do trabalho mecânico, sintaxe dos arquivos do KiCad, uso da API, geometria, e acertou a decisão física mais importante, a de que o laço crítico de um *boost* é o de saída. A Tabela 7 mostra onde errou. O padrão é claro: os erros vieram de *memória* (o divisor, o encapsulamento do SS34) e de *intuição não*

verificada (o indutor, o rótulo da eficiência). Nenhum deles sobreviveu, mas nenhum foi identificado pelo próprio modelo ao gerá-lo: cada um foi encontrado por uma verificação independente. Cinco dos doze só apareceram por inspeção visual, por consulta ao datasheet ou no editor, não por ERC nem DRC automáticos. O último é o mais instrutivo: o modelo escreveu um arquivo de projeto que satisfazia todas as verificações que ele próprio havia montado, e o defeito só apareceu quando uma pessoa abriu o arquivo na ferramenta real (Seção 5). Um modelo que escreve tanto o artefato quanto os testes tende a dar aos dois o mesmo ponto cego.

O que o modelo não substitui. Não substitui o acesso ao documento: dois fabricantes (Bourns e Coilcraft) bloquearam o download dos datasheets, e a peça foi trocada por uma cujo datasheet pôde ser lido, em vez de citar valores de memória. Não substitui o uso da ferramenta real por uma pessoa: o defeito mais grave do projeto passou por todas as verificações automáticas. Não substitui a medição: nada neste relatório foi medido. E não substitui a responsabilidade pelo projeto: a pergunta “esta placa funciona?” continua sendo do autor, e a resposta honesta, sem fabricação, é “passa em todas as verificações disponíveis, e as previsões que faltam confirmar estão listadas na Seção 5”.

Referências

Abracon. *ASPI-4030S: Wire Wound Magnetically Shielded SMD Power Inductor*. 2013. Datasheet, revisado em 09 mar. 2013. Disponível em: <<https://abracon.com/Magnetics/power/ASPI-4030S.pdf>>. Acesso em: 27 set. 2026.

Aerosemi Technology. *MT3608: High Efficiency 1.2 MHz 2 A Step Up Converter*. 2015. Datasheet, rev. V1.0. Disponível em: <<https://www.olimex.com/Products/Breadboarding/BB-PWR-3608/resources/MT3608.pdf>>. Acesso em: 27 set. 2026.

Diodes Incorporated. *B320A–B360A: 3.0A Surface Mount Schottky Barrier Rectifier*. 2015. Datasheet DS30891, rev. 17-2, set. 2015. Disponível em: <<https://www.diodes.com/assets/Datasheets/ds30891.pdf>>. Acesso em: 27 set. 2026.

IPC. *IPC-2221B: Generic Standard on Printed Board Design*. [S.l.], 2012.

J.S.T. Mfg. *PH Connector: disconnectable crimp style connectors*. 2015. Catálogo. Disponível em: <<https://www.jst-mfg.com/product/pdf/eng/ePH.pdf>>. Acesso em: 27 set. 2026.

KiCad Developers. *KiCad: código-fonte, versão 10.0.6*. 2026. Arquivos eeschema/files-io.cpp, eeschema/schematic.cpp, eeschema/junction_helpers.cpp, common/project/net_settings.cpp e include/netclass.h. Disponível em: <<https://gitlab.com/kicad/code/kicad/-/tree/10.0.6>>. Acesso em: 28 set. 2026.

Murata Manufacturing. *GRM31CR61C226ME15: Chip Monolithic Ceramic Capacitor for General*. 2016. Especificação de 7 mar. 2016. Disponível em: <<https://search.murata.co.jp/Ceramy/image/img/A01X/G101/ENG/GRM31CR61C226ME15-01.pdf>>. Acesso em: 27 set. 2026.

ROGERS, E. *Understanding Boost Power Stages in Switchmode Power Supplies*. [S.l.], 1999.

Texas Instruments. *Five Steps to a Good PCB Layout of a Boost Converter*. [S.l.], 2016.

Texas Instruments. *TPS61023 3.7-A Boost Converter with 0.5-V Ultra-low Input Voltage*. 2020. Datasheet SLVSF14B. Disponível em: <<https://www.ti.com/lit/ds/symlink/tps61023.pdf>>. Acesso em: 27 set. 2026.

Vishay. *SS32, SS33, SS34, SS35, SS36: Surface Mount Schottky Barrier Rectifiers*. 2020. Datasheet 88751, revisão de 23 abr. 2020. Disponível em: <<https://www.vishay.com/docs/88751/ss32.pdf>>. Acesso em: 27 set. 2026.

ZHANG, H. *PCB layout considerations for non-isolated switching power supplies*. 2012. EDN, 20 jul. 2012. Disponível em: <<https://www.edn.com/pcb-layout-considerations-for-non-isolated-switching-power-supplies/>>. Acesso em: 27 set. 2026.

ZHONG, R. et al. *LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation*. 2023. ArXiv:2401.12224.