2<sup>16</sup>=64KB=65535 2<sup>20</sup>=1MB 2<sup>24</sup>=16MB Chp6 输入输出,中断

1.接口电路传输的信息包括:数据信息(数字量,模拟量, 开关量);状态信息;控制信息

2.端口编址:



#### 3.程序传送:

通过 CPU 执行预先编制好的输入输出程序中的 I/O 指令 来完成数据的传送。数据传送速度较低,数据输入输出的 响应也较慢。包括无条件传送,条件转送。



#### 4.中断传送:

中断是外设用来"主动"通知 CPU, 准备发送或接收数据的 -种方式。当中断发生时,CPU 暂停其现行程序,转而执 行中断处理程序,完成 I/O 工作;当中断处理完毕后,CPU 又返回到原来的任务。

注意:两种 I/O 方式都需要 CPU 作为中介。程序的执行 速度限定了传送的最大速度(约为几十 KB/秒)。

#### 5 DMA 数据传送

传送过程: ①接口准备就绪发出 DMA 请求 ②CPU 通过 HOLD 接收 DMA 发出的总线请求 ③HLDA 送回总线允许信号使 DMA 接管总线控制权 ④DMA 把地址送地址总 线 ⑤DMA 请求被接口接收 ⑥内存把数据送数 ⑦接口锁存数据 ⑧DMA 传送结束,将HOLD 变低电平, 撤销总线请求,让出总线权 ⑨CPU 将 HLDA 变为低电 平恢复对总线的控制

## 6.中断及其相关

6.1 中断概述:

中断源:外部设备,实时时钟,故障源。

中断存在优先级排队,高级可以打断低级

中断响应过程:关中断→保留断点→保护现场→转入中断 服条程序→恢复现场→开中断。 返回

可屏蔽中断 (INTR) 过程: ①中断申请 (INTR) ②中断响 应 INTR③取中断类型号④把 PSW、CS、IP 压入堆栈, 保存断电⑤清楚 IF 与 TF 标志⑥从中断向量表中取新的 CS、IP 值⑦转入中断服务程序图开放中断⑨IRET 使旧 IP、 CS、PSW 从堆栈中弹出⑩返回被中断程序

6.2 中断系统:



外部中断:可屏蔽中断,非屏蔽中断

		8086/808	8的中断
优先级	中断名	中断类型	说明
高	除法错	类型0	商大于被除数(软件中断)
	INT n	类型n	用户定义软中断(软件中断)
	INTO	类型4	溢出用(软件中断)
	NMI	类型2	非屏蔽中断 (硬件中断)
	INTR	由外设送入	可屏蔽中斯 (硬件中斯)
低	前地	米刑1	<b>调流用(核水压电影)</b>

## 6.3 中断向量:

中断向量表:

## 共 256 类中断

每类中断的入口地址 ( 每类中断的入口地址 ( 每类中断 的入口地址 (CS:IP) 占 4 个内存单元, 共占用 1k 个内存 单元,一般置于存储器的最低端,位于 00000 -003FFH 的范围内.

向量的首地址: 类型号\*4

6.4 中断时序响应: 第一个INTA周期通知响应成功, 第二 个INTA周期获得中断类型号

#### Chp7 可编程芯片 1.可编程中断控制器 8259A:

单片管理8级中断,9片主从级联控制64级中断

1.1 芯片功能: 8259A 具有中断扩展、自动提供中断号、 中断优先级裁决等中断管理功能。

#### 1.2 芯片结构:



级联时从片的 INT 接主片的 IRx 管脚

中文	英文	缩写
中断屏蔽寄存器	Interrupt Mask Register	IMR
中断请求寄存器	Interrupt Request Register	IRR
中断服务寄存器	In-Service Register	ISR
中断结束	End Of Interrupt	EOI
中断请求	Interrupt Request	IR
初始化命令字	Initialization Command Word	ICW
操作命令字	Operation Command Word	OCW
优先级判别器	Priority Resolver	PR

#### 寄存器功能:

数据总线缓冲器为三态、双向、8位寄存器,数据线D7~D0与 CPU系统总线连接,构成CPU与8259A之间信息传送的通道 读/写控制逻辑用来接收CPU系统总线的读/写控制信号和端口地 址选择信号,用于控制8259A内部寄存器的读/写操作。 8259A可工作于单片或多片方式,级联缓冲/比较器提供多片 8259A的管理和选择功能,其中一片为主片,其余为从片。 和接收CPU回送的INTA\*信号,控制8259A进入中断管理状态。

当IMR中的Di位为1时,对应的IRi请求被禁止;当IMR中的Di位 50时,则允许对应的中断请求进入。它可以由软件设置或清除。

记录CPU当前正在服务的中断标志。IRi请求得到响应时,CPU的 第一个INTA\*将ISR中相应位置1, ISR复位由中断结束方式决定

优先权判决器对IRR中记录的内容与当前ISR中记录的内容进行 比较,以便选出当前优先级最高级的中断请求。

## 中断响应过程:

1)外设向 8259A 发出中断请求, IRR 相应位置 1。 2)在 IMR 和 PR 约束下,向 CPU 发出 INT 中断请求。 3)CPU 发出第一个 INTA\*响应, ISR 相应位置 1。 4)CPU 发出第二个 INTA\*, 8259 发出中断类型号。 5)第二个 INTA\*后,如果自动 EOI,会清除相应 ISR 位。 1.3 工作方式:

## 1.3.1 优先权方式:

1)普通全嵌套方式: 默认优先权管理方式, 规定 IRO 最

2)特殊全嵌套方式: 与完全嵌套方式基本类似, 区别在于 允许同级的中断请求进入。通常主片设置为特殊全嵌套方 式,<mark>从片设置成普通全嵌套方式</mark>。

3)自动循环方式: 中断源优先级循环变化,又称等优先权 方式。一个中断服务完成后其优先级自动降为最低, 与之 相邻低一级中断请求源设为最高。开始时 IRO 优先级最高 4)特殊循环方式: 与优先级自动循环方式相比,主要区别 是可以通过编程设置开始的最低优先级。如,初始设 IR2 为最低优先级则 IR3 为最高优先级。

## 1.3.2 结束中断方式:

注意: 中断结束 (EOI): 中断处理结束后须将 ISR 相应位 清 0 ,以开放同级或低级的中断请求。

1)自动中断结束: 自动结束方式(AEOI): CPU 响应中断请 求时,在第二个 INTA 脉冲的后沿,由 8259A 自动将 ISR

2)普通的 EOI: CPU 向 8259A 发出普通 EOI 命令时, 8259A 把所有正在服务的中断中优先权最高的 ISR 位复 位(配合全嵌套优先权方式)。

3)特殊的 EOI: CPU 向 8259A 发送一条特殊 EOI 命令, 命 令中指出了要清除哪个 ISR 位 (用 3 位编码指定清除位), 1.3.3 中断屏蔽方式:

1) 普通屏蔽方式:通过对中断屏蔽寄存器设定,实现对 中断请求的屏蔽。中断屏蔽寄存器的每一位对应一个中断 请求。1: 屏蔽, 0: 开放

2) 特殊屏蔽方式: 提供了允许较低优先级的中断能够得 到响应的特殊手段。假定当前正在处理 IR6, 进入特殊屏 蔽方式,这时除 IR6 和被 OCW1 屏蔽的中断,所有中断 <mark>请求均能打断当前中断</mark>。 其作用在于,可在程序的不同阶 段任意改变中断级的优先次序

## 1.3.4 中断触发方式:

边沿触发: 8259A 的 IRQi 引脚上出现上升沿信号表示有 中断请求

电平触发: 8259A 的 IRQi 引脚上出现高电平信号表示有 中断请求。在第1个INTA\*结束前,IRi 必须保持高电平

#### 1.3.5 数据线连接方式:

缓冲: 芯片缓冲。 非缓冲: 直接连数据总线

1.4 命令字:

1.4.1 初始化命令字

注意: 用于初始化,从 ICW1 开始写。

ICW1 写入 A0=0 的端口

端口	D7	D6	D5	D4	D3	D2	D1	D0
A0	X	X	X	1(特征位)	1: 电平触发 0: 边沿触发	X	1: 单片 0: 多片	1: 写ICW4 0: 不写
ICW2								

写入 A0=1 的端口,命令字为 IR0 对应的中断类型号。IR0

的中断类型号低三位必为 000, 其它 IRi 根据 IR0 的中断

类型号递增。 ICW3

主片:对应位: 1--接了从片; 0--没有接从片 从片: 低三位 XXX: 对应主片的 IR0-IR7

写入 A0=1 的端口

ICW4 中断结束方式初始化命令字

	端口	D7	D6	D5	D4	D3	D2	D1	D0
11: 缓冲/主片 0: 平日4月201	A0=1	0	0	0	0: 普通嵌套 1: 特殊嵌套	10:缓	中/从片	1: 自动图0I 0: 非自动图0I	1: 8086/8088

#### 1.4.2 控制/操作命令字

注意:初始化完成后,8259A进入正常工作状态时,可以 在应用程序中随时用操作命令字编程,改变 8259A 的工 作方式或读出 8259A 内部的状态。可不按顺序写

OCW1 写入 A0=1 的端口, 送入 IMR 中断屏蔽字: 1: 屏蔽 0: 允许

OCW2 写入 A0=0 的端口



注意:初始化后,如果采用了非自动中断结束,需要在中 断服务子程序的最后发出 EOI 命令

最常用的为普通 EOI 命令, 即: OCW2 = 20H

OCW3 写入 A0=0 的端口

端口	D7	D6	D5	D4	D3	D2	D1	D0
A0=0	Х		特殊屏蔽 特殊屏蔽	0	1	1: 查询命令 0: 非查询		匠读IRR 匠读ISR

1)OCW3 命令分为三类: 特殊屏蔽功能设定和清除、中断 状态查询位、读 ISR 和 IRR 命令。

2)每次只能使用上述一个功能,除特征位,其它位为 0。 3) 非查询: 读取 IRR 或 ISR

2.可编程定时器 8253:

## 2.1 芯片功能:

8253 是一种可编程的计数器/定时器接口芯片,最高计数 频率为 2MHz,可用于产生各种定时波形,也可用于对外部事件计数。内部有三个独立的计数器,通过设置控制字, 各计数器可以工作于 6 种工作方式。独立计数器可以级

2.2 芯片结构:







注意: 二进制计数最大值: 216=65536。十进制计数值最 大值: 10000。最大值计数时从 0 开始计数。

初始化:写完控制字之后,计数初值写入对应的计数器端

2.4 工作方式:

2.4.1 模式 0

结束后输出高电平。 可用于产生中断请求

GATF=1:

1)写入控制字, OUT 端输出低电平为起始电平, 装入计数 初值 n,开始计数。

2)写信号后沿经一个 CLK 装入计数初值,每过一个 CLK,在 CLK 下降沿计数器减 1。

3)n=0 时计数结束, OUT 由低电平变为高电平并保持, 不 开始重新计数。计数过程中若重新载入则重新计数 GATE=0:

停止计数,直至 GATE 恢复高电平,再继续计数。

2.4.2 模式 1

输出负脉冲, 宽度由计数值决定

计数过程中仅有1个上升沿:

写入控制字, OUT 端输出高电平为起始电平。装入 计数初值 n 后,必须等待 GATE 的上升沿来后才转入计数,这时 OUT 变低,开始计数,每一个计数脉 冲, 计数器值减 1。

计数到 0, OUT 变成高电平, 负脉冲结束, 脉冲宽 度=tc×n(tc 为时钟周期)。

在计数过程中,若 GATE 变低,不影响计数。 计数过程中超过 1 个上升沿:

在计数过程中, 若再次产生 GATE 的上升沿触发, 则要重新装入 n 值。在触发脉冲上升沿之后的一个 CLK 脉冲的下降沿,计数器重新开始计数。可以通 过该方法改变脉冲的宽度。

如果是计数结束后,再次产生 GATE 的上升沿触发, 则需要重新装入 n 值计数。

2.4.3 模式 2

分频器,产生分频负脉冲序列。

GATE=1:

写入控制字, OUT 端输出高电平为起始电平, 装入计数初 值 n,开始计数。

每一个计数脉冲下降沿 n 减 1, 当 n 减至 1 时, OUT 变 低,n减为0时,OUT变高,产生一个与时钟脉冲周期-样密的角脉冲

接着自动装入 n 连续计数,输出频率为: fclk/n。

计数过程中, 允许重新装入新的 n 值, 下一个计数周期按 新的 n 值计数。

计数过程中, 若 GATE=0, 停止计数, 并强迫 OUT 输出 高电平,在 GATE 变为高电平后,重新装入 n 值,开始计 数。

244 模式3

分频器,输出方波,频率为 CLK/n

GATE=1:

写入控制字后, OUT 端输出低电平作为起始电平, 装入计 数值 n 后,变为高电平。

n 为偶数,每个时钟脉冲下降沿 n 值减 1,至 n/2 后,电 平变为低电平, 并继续减 1 计数至 0, 然后改变 OUT 电 平, 重新装入 n, 开始计数。

n 为奇数,输出高电平宽度为(n+1)/2,低电平宽度为(n-1)/2 的方波。

GATE=0:

停止计数,并强迫 OUT 输出高电平,在 GATE 变高后, 重新将 n 装入, 开始计数。

2.4.5 模式 4

软件触发选通脉冲。

GATF=1:

写入控制字后, OUT 端变为高电平, 写入初始值后, 计数 器作减1计数,OUT电平保持不变。

计数器减至 0 时, OUT 端输出一个脉冲周期的负脉冲 然后停止计数,只有输入新的计数值后,才能开始新的计 数。

GATE 变为 0:

计数过程中,若 GATE 变低电平,停止计数,在其变高后, 重新将 n 装入, 开始计数。

2.4.6 模式 5

硬件触发洗诵脉冲

写入控制字后, OUT 端变为高电平, 写入初始值 n 后,

必须等待 GATE 的上升沿触发才转入计数。 计数器减至 0 时,OUT 端输出一个脉冲周期的负脉冲。 然后 n 值自动装入计数器, 但要等 GATE 的上升沿来后才 再次开始计数。

计数过程中,若 GATE 变低电平,不影响计数,但其上升 沿将使得 n 重新装入计数器, 开始计数。

如果是计数结束后,再一次产生 GATE 的上升沿,则再次 计数。

注意: 1.方式 2 和方式 3 自动重复计数,常用作分频, 要求 GATE=1。 2.方式 1 和方式 5, 虽然不自动重复, 但 是,可通过产生 GATE 上升沿即通过硬件重复触发。 方式 0 用于计数结束产生中断。方式 1 产生一个宽度为nT 的负脉冲。4.方式 4 和方式 5 波形相同,产生选通信 号、但门控信号 GATF 要求不同、方式 4 要求 GATF=1. GATE 上升沿。

3.可编程并口 8255: 3.1 芯片结构



内部分为两组: A 组控制: 控制部件+A 口+C 口高 4 位 B组控制:控制部件+B口+C口低 4位

3.2 控制字

321 工作方式控制字



端口	D7	D6	D5	D4	D3	D2	D1	D0
控制口	0	0	0	0	000-11	1:对应PCO-		1:置位 0:复位
注意: 以上的两个控制字均写入控制口(11)								

3.3 工作方式

3.3.1 方式 0 (端口 ABC)


基本输入输出,任意端口均可以作为输入/输出 注意: C 口的高低 4 位可以分开使用, 与 AB 组合起来共 16 种;方式 0 可用于无条件传送或查询式传送。

3.3.2 方式1 (端口AB) 选通的输入输出方式

方式1: A/B口輸入信号规定




# 方式1: A/B口输出信号规定



注意:方式1要求外设有提供选通信号 STB\*或 ACK\*的能 力。INTE (中断允许) 信号无引出,通过控制口对 C 口相 <mark>应位的置位/复位,</mark>设置允许或不允许。方式 1 可用于查 询式传送或中断式传送。未使用的 C 口可作输入输出 3.3.2 方式 2 (端口 A)

双向输入输出方式。 仅 A 端口具有双向数据传送功能。 需要 C 端口特定位的组合应用。A 口双向锁存/缓冲





注意: 未被占用的 C 端口可以单独作为输入/输出

A 端口方式 2、B 端口方式 1; PC0, PC1, PC2 可以用作 输入输出。

4.可编程串口 8250:

4.1 串行诵信原理

4.1.1 串行通信:数据在单根数据线上逐位传送。

4.1.2 工作方式:

异步工作方式:不发数据时处于高电平。有数据时,先发 送一个低电平为起始位,然后发数据位、停止位。不要求 时钟相同, 传输速率双方约定

同步工作方式: 先发送一到两个特殊同步字符, 当收发同 步后,连续发送一块数据。收发双方必须用同一时钟协调, 以确定数据中每一位的位置。

4.1.3 示例:



4.1.5 通信协议

波特率:每秒传送数据的位数,单位波特,它用于表示数 据传送的速率。若一个串行字符要 10 位,每秒传送 240 个字符。则波特率=10\*240=2400 波特


收发双方的同步方式、传输速率、通信报文格式;传输控制步骤、及控制字符定义;差错检验方式、数据编码。 注意: 传输电缆线上的 1 为低电平, 0 为高电平

4.2 芯片结构 8250 特性:

- 1) 支持异步串行通信规程,发送时可自动插入起始位、 停止位和奇偶校验位,接收时能自动删除
- 2) 内部具有可编程的时钟产生电路,发送和接收都采 用双缓冲结构.
- 可编程 MODEM 的控制信号,有中断式收发功能. 3)



编程结构:



4.3 工作过程

CPU 将数据发送给 8250 的 THR; THR 把数据送至 TSR, LSR 中'THR 空'状态位置位; TSR 根据 LCR 规定的格式从 低到高逐位发送数据; LSR 中'THR 空'可产生中断,也可 查询以连续发送。



4.3.2 接收数据

SIN 引脚上的串行数据逐位进入 RSR; RSR 根据 LCR 中 规定接收一个完整数据并送至 RBR; RBR 收到 RSR 的数 据,将LSR中'RBR满'状态置位;LSR中'RBR满'可产生 中断,也可查询以连续接收。



## 4.3 控制器及寄存器

#### 4.3.1 端口地址总览

DLAB	A2	A1	A0	被访问寄存器
0	0	0	0	接收缓冲器RBR(读),发送缓冲器THR(写)
0	0	0	1	中断允许寄存器IER (可读写)
×	0	1	0	中断标识寄存器IIR (只读)
×	0	1	1	通信线路控制寄存器LCR (可读写)
×	-1	0	0	Modem控制寄存器MCR (可读写)
×	1	0	1	通信线路状态寄存器LSR (只读)
×	1	1	0	Modem状态寄存器MSR (只读)
1	0	0	0	除数寄存器 (低字节) DLL (可读写)
1	0	0	1	除数寄存器 (高字节) DLM (可读写)
×	1	1	1	不用

4.3.2 通信线路控制字 (BASE+3)



注意: 1 附加位的作用是发送端把奇偶校验方式通过发送 的信息告诉接收端,接收方将附加位分离出来可知发送方 校验方式。

2. 收发已约定校验方式时,无需附加奇偶校验位。

4.3.3 除数寄存器 (用于指定波特率)

当线路控制寄存器 DLAB=1,表示触发写除数寄存器。 分频系数= fs / (16\*波特率

8250 初始化时,必须将 16 位的分频系数分两次写入高低 两个除数锁存器, 地址为 A2A1A0 为 000 和 001。

注意: fs 一般为 1.8432MHz

4.3.4 线路状态寄存器 (BASE+5)



4.3.5 中断允许寄存器 (BASE+1)

D3: 1: 允许 Modem 状态中断

D2: 1: 允许线路状态中断(溢出错、奇偶错、格式错、 Break)

D1: 1: 允许发送保持寄存器空中断

D0: 1: 允许接收缓冲器满中断

4.3.6 中断识别寄存器 (BASE+2)



4.3.7 Modem 控制寄存器 (BASE+4)



4.3.8 Modem 状态寄存器 (BASE+6)



## 小结:

- 1. 写入 BASE+3 端口线路控制寄存器的 DLAB 位为 1 时,决定了 写入 BASE 和 BASE+1 两个端口的值为除数锁存器的低位、高位。 2. 工作过程中,读 BASE 端口,表示接收数据,写 BASE 端口,表
- 3. 工作在查询收发时,可以查询 BASE+5 线路状态寄存器。
- 4. 工作过程中, BASE+1 可设置中断使能, 在中断服务子程序中可 查询 BASE+2, 从而完成收发。

## 4.4 初始化



## 4.4.1 初始化工作方式




#### 4.4.2 初始化中断使能位



# Chp8 80386 微处理器

1.内部结构



#### 2. 丁作模式

实模式是 80386 最基本的工作方式, 与 8086 工作方式基 本相同。加电后进入实模式,为保护模式所需数据结构做 配置和准备。

## 2.2.1 保护模式下分段

#### 1) 虚拟存储器的概念

地址空间是对物理内存的抽象,每个进程有自己独立的地

线性地址:地址线性排列,又称为线性地址空间;存储器分段是必须的,没有分页的情况下,线性地址即物理地址; 2) GDT和IDT

GDT:全局描述符表,用于存放 LDT 描述符等。全局唯-LDT:局部描述符表,用于存放代码段描述符等,每个进程

注意: GDT 和 LDT 中最多各有 213 个描述符, 每个描述符 可寻址 4GB。80386 理论上可以寻址: 2<sup>46</sup>B 的虚拟存储

#### 器。(即 64TB 的空间) 80386 有 32 位地址线

## 2.2.2 保护模式下分页

作用:降低碎片化对内存的影响,提高效率和内存使用率 磁盘分扇区,虚拟存储空间被划分成页,OS 把物理内存 分为页。虚拟内存的页可以和物理内存的页对应起来,产

虚拟页的3种状态:

已映射: 虚拟页面被创建并被加载到物理内存, 和物理页 之间存在映射关系。

未映射:虚拟页被创建,但未被加载到内存或已被调出内 存,和物理页面之间没有映射关系。

未创建:虚拟页面未创建,未被访问所以未加载或是调用 malloc 分配内存,仅运行时才被创建。

2.2.3 保护模式下的特权机制

PL=0:核心级,特权级最高

PL=1: 系统服务 PL=2: 操作系统拓展

PL=3: 应用程序, 特权级最低

特权级的规则:

- 1. 高特权级码段可访问低特权级段中的数据
- 低特权级码段可调用高特权级代码段

## 3.80386 的寄存器

# 3.1 通用寄存器

- 1) EAX.EBX.ECX.EDX.EDI.ESI.EBP.ESP: 32 位寄存器, 其
- 中 AX,BX,CX,DX 的低 16 位可以被拆开成\*H,\*L 使用。
- 2) CS.SS.FS.DS.FS.FS.GS:16 位段寄存器,存放段选择子。 3) EIP.EFLAGS: 32 位寄存器, EFLAGS 的低 12 位与 8086 的完全相同
- 4) GDTR,IDTR: 48 位寄存器,存放 GDT 和 IDT 两张表的 信息,高 32 位为段基址,低 16 位为界限值。<mark>全局唯</mark>一
- 5) LDTR, TR: 16 位寄存器, 存放选择子 6) CR: 控制寄存器。CRO 是最常用的一个控制寄存器,

选择工作模式。【首位和末位: 00→实模式, 01→不分页保 护模式, 11→分页的保护模式】。CR3 的高位存放页目录 表的物理基地址。

4.80386 的存储器管理

总体结构:逻辑地址——线性地址——物理地址

## 4.1 逻辑地址到线性地址

段基地址由段寄存器间接获取,偏移地址由指令中的寻址 方式获取

4.1.1 段基地址的间接获取

- 1) 获取方式: 选择子——描述符——段基址
- 2) 选择子:



描述符索引 n: 指示所要读取的描述符在描述符表中的序


描述符表指示位, 0: 从 GDT 中读取描述符, 1: 从 LDT 中读取描述符

RPL: 表示请求特权级。0~3 级,用于权限检查,以决定 对该段能否进行访问。

#### 3) 描述符

描述符分为存储段描述符和系统段描述符。

存储段描述符格式



G 段界限粒度位: 0: 界限粒度为字节;

1: 界限粒度为 4K 字节

段界限决定段的寻址范围,它由描述符中 20 位段限长及 G 位得到。

P 段是否在内存: 1: 在内存 0: 不在内存

DPL 描述符特权级: 0~3 级

DT1 表示描述符的类型: 1: 存储段描述符;

0: 系统段描述符或门描述符

E 可执行位: 1: 可执行, 为代码段描述符

0: 不可执行, 为数据段描述符 ED/C 对数据段:表示扩展方向位 (0 向高,1 向低)

对代码段:表示类型 (1 依从, 0 不依从) 注意: 不依从指只能从同等特权之间切换, 依从指可在不

同特权间切换 W/R: 可读/写位: 对数据段1表示该段可读可写,0表 示可读不可写;对代码段1表示该段可执行可读,0表示 可执行不可读。

A 访问位: 1: 描述符被访问过 0: 描述符未被访问过 LDT 描述符格式:



类比存储段描述符

## 门描述符:

80386 允许低权限任务调用内核级代码,但是需要通过门 调用。通过门调用可实现特权级的转变和任务切换。门描 述符并不描述某种内存段, 而是描述控制转移的入口点, 即目标代码的门。



## 注意:

1.有关特权的概念:描述符特权:访问该描述符任务最低 特权级;任务特权:任务当前特权级 CPL,由 CS 的最低 两位来定;选择子特权:由选择子的 RPL 所确定。

4.1.2 线性地址到物理地址

1) 分页: 多级页表。目录表-- 页表。 每表格 4KB, CR3 放页目录表基地址,页目录项放页表基地址,页表项放页

2) 地址转换模式:



3) 而日录项和而表项的内容


每项 32 位 (4 个字节): 高 20 位为基地址。低 12 位为相 应的项的属性

示意图及对应的属性见下页



D: 对页写操作时置 D=1; A: 1: 访问过 U/S: 1用户,0超级用户; R/W: 1表示可读写或执行, 0表示只读或可执行; P: 1: 当前页已加载到物理内存 补充内容以及实例

8259A:



1.OCW3 的读/写操作与内存的读/写类似。但是,需要特 别注意的是,同样的地址,读出来的值和写进去的值可能 意义是不同的: 1. A0=1, 读出 IMR。2. A0=0, 读出 IRR、 ISR 或中断状态。需要两步:写 OCW3;从端口读



多片8259A的管理和选择功能, 片为输出,从片为输入,主片通过 CAS2~CASO的编码选择和管理从片。

PR 在多重中断的时候,判断新的中断是否允许打断正在 处理的中断

3.第一个 INTA\*周期, ISR 置 1 后, 对应的 IRR 恢复为 0 4.EOI 的作用: 在第二个 INTA\*后将 ISR 对应位置 0 5.ICW2 示例: 中断类型码应设为 08H~0FH, ICW2 设置 为 08H。ICW2 的低 3 位与中断类型号数值无关。

6.OCW3 的查询命令:使用查询命令前, CPU 首先必须关 中断。一旦 CPU 发出查询命令,8259A 把 IN 指令的 RD\* 脉冲当作响应信号,如有中断请求,就使 ISR 相应位置 1, 并将查询字送到 DB上,供 CPU 从 A0=0 的端口读取。

8253 定时器: 工作模式的波形示意 GATE OUTPUT GATE OUTPUT 4 1 0 GATE OUTPUT 0 0 OUTPUT CLK OUTPUT 3 WR\* GATE OUTPUT MOV AL, 00000000B ■0号计数器,采用二 OUT 43H, AL 进制计数, 计数初

IN

IN

值为16位。

数值的程序。

■写出读取计数器计

AL. 40H

**AL, 40H** 

MOV AH, AL

**XCHG AL, AH** 

8255 以中断 方式连接打 印机,打印 字符。8255 端口地址为 D0H~D3H A 口为工作

方式 1





8255A 应用实例 用一片 8255A 构成4行4列 的非编码键盘 电路。A 口作 输出,B口作 为输入,端口 地址范围 80H~83H。

LOOA。 L. D20MS; 若有,则延时 20ms 再次读取(排除干扰) Al, 81H。 D Al, 0FH。 P Al, 0FH; 再次读取并判断。 LOOA; 若均有俄电平,则确认有键按下,转入 STRAT。 | CMP | AL, 0FH; 再次读取并判断。 | IZ LOOA; 若仍有低电平,则确认有键按下,转入STRAT。 | IMP | IM

CMP AL JZ KEY14 JMPKEY15 AL, OEH

■ 8250的端口为: 3F8H~3FEH。

■ 假定要发送的字节数放在BX中,要发送的数据顺序存 放在以DATA为首地址的内存区中。

■ 以查询式发送和接收。





8250 的 MCR:



中断方式:设定 OUT2\*有效, 它通过三态门控制向 PC 申





描述符表分类:全局,局部,中断。 存放描述符的特殊 段。最大 64KB, 最多存放 8192 个描述符。

虚拟 8086 模式: 多任务运行 DOS:

与8086兼容又不同于实地址

非屏蔽中断: NMI 中断,不会被 IF 屏蔽,实际运行时优 先级高于 INTR 上的所有中断

内部中断 (软件中断):

1.除法错 INTO: 除数为 0 或商数超出范围。

2.溢出 INTO: OF=1 时转入对应中断。

3.单步中断 INT1: TF=1, 单步工作。 4.断点中断: INT3: 一般用于调试程序。

SAL/SAR d,count: 算数左/右移。移出的位进入CF, **双入的位保持符号位不** 

SHL/SHR d,count:逻辑左/右移。移出的位进入CF, 移入的位用0填充

注意: 1.若count大于1,则将count放入CL中。2.影 响除AF的5个标志位。3.D允许为8/16位寄存器或存储器 ROL/ROR d,count: 循环左/右移。不带进位,仅在

d内进行移位,移出的位进入CF。 RCL/RCR d,count: 带进位循环左/右移。带着CF— 起移位,移出的位进入CF。

注意: 1.若count大于1,则将count放入CL中。2.影响OF和CF,若仅移1位,且结果使最高位发生变化,则置 OF为1, 若移多位, OF无效。3.D允许为8/16位寄存器或

NEC d: 取负指令,CF置1,影响其余5位

CMP d,s: 比较指令, d-s, 不储存结果但是影响标

志位

注意: 1.目标操作数不允许是立即数2.源和目标操作 数不能同时为存储器操作数 MUL/IMULs: 不带符号/带符号乘法。分为字节/字

乘法。AX\*S送入DX,AX; AL\*S送入AH,AL 注意: 1.AL(AX)为隐含的被乘数寄存器

2.AX(DX,AX)为隐含的乘积寄存器 3.SRC不能为 立即数 4.除CF和OF外,对其它状态标志位无意义 MUL对标志位的影响: CF OF= 0 0 乘积的高一半

为0 (字节操作的(AH)或字操作的(DX)); CF OF= 11

DIV/IDIV s: 不带符号/带符号除法。分为字节/字除

注意: 1.AX(DX,AX)为隐含的被除数寄存器; 2.AL(AX) 为隐含的商数寄存器; 3.AH(DX)为隐含的余数寄存器; 4.SRC 不能为立即数; 5.对所有状态标志位均无定义