

BL702/704/706

数据手册


版本: 1.6

版权 @ 2020

www.bouffalolab.com

Contents

1	概述		6
	1.1	无线	7
	1.2	BLE 协议栈	7
	1.3	ZigBee cluster	7
	1.4	MCU 子系统	7
	1.5	内存	7
	1.6	安全机制	8
	1.7	外设	8
	1.8	电源管理模式	8
	1.9	时钟架构	8
2	功能	描述	10
	2.1	CPU	11
	2.2	缓存	11
	2.3	内存	11
	2.4	DMA 控制器	11
	2.5	总线结构	11
	2.6	中断 1	13
	2.7	启动选项 1	13
	2.8	电源管理单元	13
	2.9	时钟架构 1	13
	2.10	外设 1	14
3	管脚	定义	15
4	射频	特性	23
5	功耗		24





6 电气特性	25
6.1 绝对最大额定值	25
6.2 运行条件	26
7 参考设计	27
8 封装信息 QFN32	29
9 封装信息 QFN40	31
10 封装信息 QFN48	
11 标志定义	
12 订购信息	36
13 版本信息	38

List of Figures

1.1	功能框图	7
	系统框图	
3.1	BL702 管脚布局	16
3.2	BL704 管脚布局	17
	BL706 管脚布局	18
	参考设计	
	QFN32 封装图	
	QFN40 封装图	
	QFN48 封装图	
12.1	型号命名	36

List of Tables

@2020 Bouffalo Lab

2.1	总线连接	2
2.2	地址映像 1	3
2.2	地址映像 14	4
3.1	管脚定义 18	8
3.1	管脚定义 1	S
3.1	管脚定义 2	C
3.2	GPIO Muxed Pins	.1
3.2	GPIO Muxed Pins	2
3.3	UART 信号映射表 (Default)	3
3.4	UART 信号映射表 (Example)	3
4.1	RX 射频特性	!4
4.2	TX 射频特性	4
5.1	电源模式 & 整个芯片的电流	5
6.1	电源的绝对最大额定值	:6
6.2	建议电源值范围	7
6.3	建议温度值范围	7
6.4	一般操作条件	7
8.1	尺寸说明 (测量单位: 毫米)	Ę
8.1	尺寸说明 (测量单位:毫米) 34	C
9.1	尺寸说明 (测量单位:毫米)	1
9.1	尺寸说明 (测量单位: 毫米) 3.	2
10.1	尺寸说明 (测量单位:毫米) 3.	3
10.1	尺寸说明 (测量单位: 毫米)	4



12.1	订购选项	 	 	 	 	 	 		 		 		 	 	 3	7
13 1	修改记录														3	R

BL702/BL704/BL706 是用于物联网应用的高度集成的 BLE 和 zigbee 组合芯片组。

无线子系统包含 2.4G 无线电,BLE + zigbee 基带和 MAC 设计。微控制器子系统包含 32 位 RISC CPU,高速缓存和内存。电源管理单元控制超低功耗模式。此外,还支持各种安全功能。

外围接口包括 USB2.0,Ethernet(BL704/BL706),IR-remote,SPI,UART,ISO 17987,I2C,I2S,PWM,QDEC,KeyScan,ADC,DAC,PIR,Camera(BL706) 和 GPIO。




图 1.1: 功能框图



1.1 无线

- 2.4GHz 射频收发器
- 蓝牙规范 v5.0
- 蓝牙低功耗 1Mbps 和 2Mbps
- 蓝牙 ®Long Range Coded 500Kbps 和 125Kbps
- Zigbee 3.0,基本设备行为, Core Stack R21,绿色能源标准
- IEEE 802.15.4 MAC/PHY
- 支持 Wi-Fi/蓝牙/zigbee 共存
- 集成 balun, PA/LNA

1.2 BLE 协议栈

- 电池服务
- 时间服务

1.3 ZigBee cluster

- Ballast Configuration cluster
- · Basic cluster
- · Commissioning cluster
- · Device Temperature cluster
- · Groups cluster
- · Identify cluster
- · Level Control cluster
- · Metering cluster

- 心率服务
- HID 服务
- · OnOff cluster
- OnOff Switch Configuration cluster
- · RSSI Location cluster
- · Scenes cluster
- · Temperature Measurement cluster
- · Thermostat cluster
- · Window Covering cluster

1.4 MCU 子系统

- 带 FPU (浮点单元) 的 32 位 RISC CPU
- 一级缓存
- 1 个 RTC 计时器,最长计数周期为 1 年
- 2 个 32 位通用定时器

- 8 个 DMA 通道
- CPU 频率可配置为 1MHz 至 144MHz
- JTAG 开发支持
- XIP QSPI Flash/pSRAM 具备硬件解密功能

1.5 内存



- 132KB RAM
- 192KB ROM
- 1Kb eFuse

- 嵌入式 Flash 闪存 (选配)
- 嵌入式 pSRAM (BL704/BL706, 选配)

1.6 安全机制

- 安全启动
- 安全调试端口
- QSPI Flash 即时 AES 解密(OTFAD)- AES 128 和 CTR+ 模式
- 支持 AES 128/192/256 位加密引擎
- 支持 MD5,SHA-1/224/256/384/512
- 真实随机数发生器 (TRNG)
 - 公钥加速器 (PKA)

1.7 外设

- USB2.0 FS(全速)设备接口
- 红外遥控接口
- 1 个 SPI 主/从机
- 2 个 UART

支持 ISO 17987 (本地互连网络)

- 1 个 I2C 主机
- 1 个 I2S 主/从
- 5 个 PWM 通道

- 正交解码器
- 按键扫描矩阵接口
- 12 位通用 ADC
- 10 位通用 DAC
- 被动红外 (PIR) 检测
- 以太网 RMII 接口 (BL704/BL706)
- 摄像头接口 (BL706)
- 15(BL702)/23(BL704)/31(BL706) 个 GPIO (功能可配置)

1.8 电源管理模式

- 电源关闭模式
- 冬眠模式
- 睡眠模式 (可配置不同区域)

- CPU 正常运作
- 主动接收
- 主动发送

1.9 时钟架构



- 外部主时钟 XTAL 32MHz
- 外部低功耗和 RTC 时钟 XTAL32/32.768kHz
- 内部 RC 32kHz 振荡器

- 内部 RC 32MHz 振荡器
- 内部系统 PLL
- 内部音频 PLL

功能描述

BL702/BL704/BL706 主要功能描述如下:




图 2.1: 系统框图



2.1 CPU

BL702/BL704/BL706 32-bit RISC CPU 包含用于 32 位单精度算术的 FPU (浮点单元),三级流水线 (IF, EXE, WB), 压缩的 16 位和 32 位指令集,包含 4 个硬件可编程断点的标准 JTAG 调试器端口,包含 64 个中断和 16 个中断级别/优先级的中断控制器,用于低延迟中断处理。时钟频率高达 144MHz,可以动态配置用来更改时钟频率,进入省电模式以实现低功耗。

ZigBee/BLE 堆栈和应用程序均在单个 32-bit RISC CPU 上运行,用来实现简单和超低功耗的应用程序。CPU 性能约 1.46 DMIPS / MHz; 3.1 CoreMark / MHz。

2.2 缓存

BL702/BL704/BL706 的缓存提高了 CPU 访问外部存储器的效能。高速缓存可以部分或全部配置为 TCM (紧密耦合内存)。

2.3 内存

BL702/BL704/BL706 存储器包括: 片上零延迟 SRAM 存储器,只读存储器,一次写入存储器,嵌入式闪存(可选),嵌入式 pSRAM(BL704/BL706,可选)。

2.4 DMA 控制器

BL702/BL704/BL706 DMA(直接存储器访问)控制器具有四个专用通道,用于管理外设和存储器之间的数据传输,以提高 CPU /总线效率。DMA 有三种主要的传输类型,内存到内存,内存到外设以及外设到内存三种模式。DMA 还支持 LLI(链接列表项)功能,该链表由一系列链接列表预定义了多个传输,然后硬件会根据每个 LLI 的大小和地址自动完成所有传输。

DMA 支持的外设包括 USB, UART, I2C, I2S, SPI, ADC 和 DAC。

2.5 总线结构

BL702/BL704/BL706 总线连接与地址访问总结如下:

表 2.1: 总线连接

从/主	CPU	以太网	DMA	加密引擎	调试接口
内存	V	V	V	V	V
外设	V	-	V	-	٧
Zigbee/BLE	V	-	V	-	V



表 2.2: 地址映像

目标	地址	大小	描述
RETRAM	0x40010000	4KB	深度睡眠内存(保留 RAM)
HBN	0x4000F000	4KB	深度睡眠控制 (休眠)
PDS	0x4000E000	4KB	睡眠控制(掉电睡眠)
USB	0x4000D800	1KB	USB 控制
EMAC	0x4000D000	2KB	EMAC 控制 (BL704/BL706)
DMA	0x4000C000	4KB	DMA 控制
QSPI	0x4000B000	4KB	闪存/pSRAM QSPI 控制
CAM	0x4000AD00	256B	CAM 控制 (BL706)
128	0x4000AA00	256B	128 控制
KYS	0x4000A900	256B	Key-Scan 控制
QDEC2	0x4000A880	64B	正交解码器控制
QDEC1	0x4000A840	64B	正交解码器控制
QDEC0	0x4000A800	64B	正交解码器控制
IRR	0x4000A600	256B	红外遥控器
TIMER	0x4000A500	256B	计时器控制
PWM	0x4000A400	256B	脉冲宽度调制控制
I2C	0x4000A300	256B	I2C 控制
SPI	0x4000A200	256B	SPI 主/从控制
UART1	0x4000A100	256B	UART 控制
UART0	0x4000A000	256B	UART 控制
L1C	0x40009000	4KB	缓存控制
eFuse	0x40007000	4KB	eFuse 存储器控制
SEC	0x40004000	4KB	安全引擎
GPIP	0x40002000	4KB	通用 DAC / ACOMP 接口控制
MIX	0x40001000	4KB	混合信号寄存器
GLB	0x40000000	4KB	全局寄存器
pSRAM	0x24000000	8MB	pSRAM 存储器
XIP	0x23000000	8MB	XIP 闪存
OCRAM	0x22020000	64KB	片上存储器
DTCM	0x22014000	48KB	数据高速缓存
ITCM	0x22010000	16KB	指令高速缓存



表 2.2: 地址映像

目标	地址	大小	描述
ROM	0x21000000	192KB	只读存储器

2.6 中断

BL702/BL704/BL706 支持内部 RTC 时钟唤醒、外部中断唤醒,以达到低功耗睡眠唤醒机制。

CPU 中断控制器支持堆栈或嵌套、可选电平或脉冲、高或低电平有效。

2.7 启动选项

BL702/BL704/BL706 支持多种启动,可选择从 UART、USB、Flash 闪存。

2.8 电源管理单元

电源管理单元(PMU)管理整个芯片的电源,可分为运行、空闲、睡眠和休眠电源模式。软件可配置进入睡眠模式时,通过 RTC 定时器或 EINT 来唤醒,以达到低功耗电源管理。

掉电睡眠模式非常灵活, 可以使应用配置为最低功耗。

2.9 时钟架构

时钟控制单元为核心 MCU 和外围 SOC 设备生成时钟。时钟源可以是 XTAL, PLL 或 RC 振荡器。通过适当的配置(例如 sel, div, en等)来动态节省功耗。PMU 以 32kHz 时钟运行,使系统在睡眠模式下保持低功耗。

BL702/704/706 数据手册 14/ 38 @2020 Bouffalo Lab






图 2.2: 时钟框图

2.10 外设

外设包括 USB2.0,以太网,IR-remote,SPI,UART,ISO 17987,I2C,I2S,PWM,QDEC,KeyScan,ADC,DAC,PIR,Camera。可以通过灵活的配置将每个外设分配给不同的 GPIO 组。每个 GPIO 都可用作通用输入和输出功能。

管脚定义

BL702 32-pin 封装包括固定电源接口 11 个、固定模拟接口 6 个、以及富含弹性的 GPIO 接口 15 个供应用选择。

		32	31	30	29	28	27	26	25		
		VDDIO_1	PAD_GPIO_28	PAD_GPIO_27	PAD_GPIO_26	PAD_GPIO_25	PAD_GPIO_24	PAD_GPIO_23	VDDIO_3		
1	PAD_GPIO_0	VDDIO_	_	PAD_GPIO_17	24						
2	PAD_GPIO_1	VDDIO_	3 1.8V o	'SRAM)	PAD_GPIO_15	23					
3	PAD_GPIO_2									PAD_GPIO_14	22
4	PAD_GPIO_7				XTAL_HF_OUT	21					
5	PAD_GPIO_8				(15GF	PIOs)				XTAL_HF_IN	20
6	VDDBUS_USB									AVDD33_RF	19
7	VDDCORE									AVDD15	18
8	DCDC_OUT									AVDD33_PA	17
		SW_DCDC	VDDIO_2	PAD_GPIO_9	XTAL32K_IN	XTAL32K_OUT	AVDD33_AON	PU_CHIP	ANT		
		9	10	11	12	13	14	15	16		•

图 3.1: BL702 管脚布局

BL704 40-pin 封装包括固定电源接口 11 个、固定模拟接口 6 个、以及富含弹性的 GPIO 接口 23 个供应用选择。






图 3.2: BL704 管脚布局

BL706 48-pin 封装包括固定电源接口 11 个、固定模拟接口 6 个、以及富含弹性的 GPIO 接口 31 个供应用选择。






图 3.3: BL706 管脚布局

表 3.1: 管脚定义

No	Voltage Domain	BL702	BL704	BL706	I/O Type	Pin Name	Description
1	VDDIO_1	1	1	1	DI/DO	PAD_GPIO_0	-
2	VDDIO_1	2	2	2	DI/DO	PAD_GPIO_1	-
3	VDDIO_1	3	3	3	DI/DO	PAD_GPIO_2	-
4	VDDIO_1	-	4	4	DI/DO	PAD_GPIO_3	-
5	VDDIO_1	-	-	5	DI/DO	PAD_GPIO_4	-
6	VDDIO_1	-	-	6	DI/DO	PAD_GPIO_5	-
7	VDDIO_1	-	-	7	DI/DO	PAD_GPIO_6	-
8	VDDIO_1	4	5	8	DI/DO	PAD_GPIO_7	-
9	VDDIO_1	5	6	9	DI/DO	PAD_GPIO_8	-
10	VDDIO_2	11	12	15	DI/DO	PAD_GPIO_9	-
11	VDDIO_2	-	13	16	DI/DO	PAD_GPIO_10	-
12	VDDIO_2	-	14	17	DI/DO	PAD_GPIO_11	-
13	VDDIO_2	-	-	18	DI/DO	PAD_GPIO_12	-



表 3.1: 管脚定义

No	Voltage Domain	BL702	BL704	BL706	I/O Type	Pin Name	Description
14	VDDIO_3	22	25	29	DI/DO	PAD_GPIO_14	-
15	VDDIO_3	23	26	30	DI/DO	PAD_GPIO_15	-
16	VDDIO_3	-	-	31	DI/DO	PAD_GPIO_16	-
17	VDDIO_3	24	27	32	DI/DO	PAD_GPIO_17	-
18	VDDIO_3	-	28	33	DI/DO	PAD_GPIO_18	-
19	VDDIO_3	-	29	34	DI/DO	PAD_GPIO_19	-
20	VDDIO_3	-	30	35	DI/DO	PAD_GPIO_20	-
21	VDDIO_3	-	32	37	DI/DO	PAD_GPIO_21	-
22	VDDIO_3	-	33	38	DI/DO	PAD_GPIO_22	-
23	VDDIO_1	26	34	39	DI/DO	PAD_GPIO_23	-
24	VDDIO_1	27	35	40	DI/DO	PAD_GPIO_24	-
25	VDDIO_1	28	36	41	DI/DO	PAD_GPIO_25	-
26	VDDIO_1	29	37	42	DI/DO	PAD_GPIO_26	-
27	VDDIO_1	30	38	43	DI/DO	PAD_GPIO_27	-
28	VDDIO_1	31	39	44	DI/DO	PAD_GPIO_28	-
29	VDDIO_1	-	-	45	DI/DO	PAD_GPIO_29	-
30	VDDIO_1	-	-	46	DI/DO	PAD_GPIO_30	-
31	VDDIO_1	-	-	47	DI/DO	PAD_GPIO_31	-
32	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_32	-
33	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_33	-
34	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_34	-
35	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_35	-
36	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_36	-
37	VDDIO_3	-	-	-	DI/DO	PAD_GPIO_37	-
38	AVDD33_AON	12	15	19	Analog	XTAL32K_IN	Crystal oscillator 32.768kHz input
39	AVDD33_AON	13	16	20	Analog	XTAL32K_OUT	Crystal oscillator 32.768kHz output
40	AVDD33_AON	20	23	27	Analog	XTAL_HF_IN	External crystal input, 32MHz
41	AVDD33_AON	21	24	28	Analog	XTAL_HF_OUT	External crystal output, 32MHz
42	AVDD33_AON	15	18	22	Analog	PU_CHIP	Chip power-up
43	AVDD15	16	19	23	Analog	ANT	RF input and output (single pin)
44	-	32	40	48	Power	VDDIO_1	Externally powered 3.3V or 1.8V
45	-	10	11	14	Power	VDDIO_2	Externally powered 3.3V
46	-	25	31	36	Power	VDDIO_3	Externally powered 3.3V or 1.8V
47	-	14	17	21	Power	AVDD33_AON	Externally powered 3.3V
48	-	17	20	24	Power	AVDD33_PA	Externally powered 3.3V
49	-	19	22	26	Power	AVDD33_RF	Externally powered 3.3V



表 3.1: 管脚定义

No	Voltage Domain	BL702	BL704	BL706	I/O Type	Pin Name	Description
50	-	18	21	25	Power	AVDD15	Internal LDO output (for internal use only)
51	-	9	10	13	Power	SW_DCDC	DCDC power 1.8V
52	-	8	9	12	Power	DCDC_OUT	DCDC power 1.8V
53	-	6	7	10	Power	VDDBUS_USB	USB power
54	-	7	8	11	Power	VDDCORE	Internal LDO output (for internal use only)

表 3.2: GPIO Muxed Pins

Pin Name	Flash ¹	128	SPI	CAM	UART ² (Default /SWAP=1)	I2C Master	PWM	Analog	External_PA	JTAG (Default /SWAP=1)	Ether_Mac	QDEC	Key_Scan_In	Key_Scan_Drive	IR
PAD_GPIO_0	-	BCLK	MISO /MOSI	PIX_CLK	SIG0 /SIG4	SCL	PWM_CH0	-	FEM0	TMS/TCK	MII_REF_CLK	QDEC0_a	ROW0	COL0	-
PAD_GPIO_1	-	FS	MOSI /MISO	FRAME_VLD	SIG1 /SIG5	SDA	PWM_CH1	-	FEM1	TDI/TDO	MII_TXD[0]	QDEC0_b	ROW1	COL1	-
PAD_GPIO_2	-	DIO/DO	ss	LINE_VLD	SIG2 /SIG6	SCL	PWM_CH2	-	FEM2	TCK/TMS	MII_TXD[1]	QDEC0_led	ROW2	COL2	-
PAD_GPIO_3	-	RCLK_O /DI	SCLK	PIX_DAT0	SIG3 /SIG7	SDA	PWM_CH3	-	FEM3	TDO/TDI	-	QDEC1_a	ROW3	COL3	-
PAD_GPIO_4	-	BCLK	MISO /MOSI	PIX_DAT1	SIG4 /SIG0	SCL	PWM_CH4	-	FEM4	TMS/TCK	-	QDEC1_b	ROW4	COL4	-
PAD_GPIO_5	-	FS	MOSI /MISO	PIX_DAT2	SIG5 /SIG1	SDA	PWM_CH0	-	FEM0	TDI/TDO	-	QDEC1_led	ROW5	COL5	-
PAD_GPIO_6	-	DIO/DO	SS	PIX_DAT3	SIG6 /SIG2	SCL	PWM_CH1	-	FEM1	TCK/TMS	-	QDEC2_a	ROW6	COL6	-
PAD_GPIO_7	-	RCLK_O /DI	SCLK	-	SIG7 /SIG3	SDA	PWM_CH2	USB_DP /ADC_CH6	FEM2	TDO/TDI	MII_RXD[0]	QDEC2_b	ROW7	COL7	-
PAD_GPIO_8	-	BCLK	MISO /MOSI	1	SIG0 /SIG4	SCL	PWM_CH3	USB_DM /ADC_CH0	FEM3	TMS/TCK	MII_RXD[1]	QDEC2_led	ROW0	COL8	-
PAD_GPIO_9	-	FS	MOSI /MISO	-	SIG1 /SIG5	SDA	PWM_CH4	ADC_CH7	FEM4	TDI/TDO	-	QDEC0_a	ROW1	COL9	-
PAD_GPIO_10	-	DIO/DO	SS	1	SIG2 /SIG6	SCL	PWM_CH0	MICBIAS	FEM0	TCK/TMS	-	QDEC0_b	ROW2	COL10	-
PAD_GPIO_11	-	RCLK_O /DI	SCLK	-	SIG3 /SIG7	SDA	PWM_CH1	ADC_CH3	FEM1	TDO/TDI	-	QDEC0_led	ROW3	COL11	-
PAD_GPIO_12	-	BCLK	MISO /MOSI	PIX_DAT4	SIG4 /SIG0	SCL	PWM_CH2	ADC_CH4	FEM2	TMS/TCK	-	QDEC1_a	ROW4	COL12	-
PAD_GPIO_13	-	FS	MOSI /MISO	-	SIG5 /SIG1	SDA	PWM_CH3	-	FEM3	TDI/TDO	-	QDEC1_b	ROW5	COL13	-
PAD_GPIO_14	-	DIO/DO	SS	-	SIG6 /SIG2	SCL	PWM_CH4	ADC_CH5	FEM4	TCK/TMS	-	QDEC1_led	ROW6	COL14	-
PAD_GPIO_15	-	RCLK_O /DI	SCLK	-	SIG7 /SIG3	SDA	PWM_CH0	ADC_CH1	FEM0	TDO/TDI	-	QDEC2_a	ROW7	COL15	-
PAD_GPIO_16	-	BCLK	MISO /MOSI	-	SIG0 /SIG4	SCL	PWM_CH1	-	FEM1	TMS/TCK	-	QDEC2_b	ROW0	COL16	-
PAD_GPIO_17	SF1_IO0 /SF2_CS2	FS	MOSI /MISO	PIX_DAT4	SIG1 /SIG5	SDA	PWM_CH2	ADC_CH2 /psw_irrcv	FEM2	TDI/TDO	-	QDEC2_led	ROW1	COL17	IRRX (ir_rx_gpio_sel=1)
PAD_GPIO_18	SF1_IO1	DIO/DO	ss	PIX_DAT5	SIG2 /SIG6	SCL	PWM_CH3	ADC_CH8	FEM3	TCK/TMS	RMII_MDC	QDEC0_a	ROW2	COL18	IRRX (ir_rx_gpio_sel=2)
PAD_GPIO_19	SF1_CS	RCLK_O /DI	SCLK	PIX_DAT6	SIG3 /SIG7	SDA	PWM_CH4	ADC_CH9	FEM4	TDO/TDI	RMII_MDIO	QDEC0_b	ROW3	COL19	IRRX (ir_rx_gpio_sel=3)
PAD_GPIO_20	SF1_IO3	BCLK	MISO /MOSI	PIX_DAT7	SIG4 /SIG0	SCL	PWM_CH0	ADC_CH10	FEM0	TMS/TCK	RMII_RXERR	QDEC0_led	ROW4	COL0	IRRX (ir_rx_gpio_sel=4)
PAD_GPIO_21	SF1_CLK	FS	MOSI /MISO	-	SIG5 /SIG1	SDA	PWM_CH1	ADC_CH11	FEM1	TDI/TDO	RMII_TX_EN	QDEC1_a	ROW5	COL1	IRRX (ir_rx_gpio_sel=5)
PAD_GPIO_22	SF1_IO2	DIO/DO	ss	-	SIG6 /SIG2	SCL	PWM_CH2	IRTX	FEM2	TCK/TMS	RMII_RX_DV	QDEC1_b	ROW6	COL2	IRRX (ir_rx_gpio_sel=6)



表 3.2: GPIO Muxed Pins

Pin Name	Flash ¹	128	SPI	CAM	UART ² (Default /SWAP=1)	I2C Master	PWM	Analog	External_PA	JTAG (Default /SWAP=1)	Ether_Mac	QDEC	Key_Scan_In	Key_Scan_Drive	IR
PAD_GPIO_23	SF2_IO2	RCLK_O /DI	SCLK	PIX_DAT4	SIG7 /SIG3	SDA	PWM_CH3	IRTX	FEM3	TDO/TDI	-	QDEC1_led	ROW7	COL3	IRRX (ir_rx_gpio_sel=7)
PAD_GPIO_24	SF2_IO1	BCLK	MISO /MOSI	PIX_DAT5	SIG0 /SIG4	SCL	PWM_CH4	-	FEM4	TMS/TCK	RMII_MDC	QDEC2_a	ROW0	COL4	IRRX (ir_rx_gpio_sel=8)
PAD_GPIO_25	SF2_CS	FS	MOSI /MISO	PIX_DAT6	SIG1 /SIG5	SDA	PWM_CH0	-	FEM0	TDI/TDO	RMII_MDIO	QDEC2_b	ROW1	COL5	IRRX (ir_rx_gpio_sel=9)
PAD_GPIO_26	SF2_IO3	DIO/DO	SS	PIX_DAT7	SIG2 /SIG6	SCL	PWM_CH1	-	FEM1	TCK/TMS	RMII_RXERR	QDEC2_led	ROW2	COL6	IRRX (ir_rx_gpio_sel=10)
PAD_GPIO_27	SF2_CLK	RCLK_O /DI	SCLK	-	SIG3 /SIG7	SDA	PWM_CH2	-	FEM2	TDO/TDI	RMII_TX_EN	QDEC0_a	ROW3	COL7	IRRX (ir_rx_gpio_sel=11)
PAD_GPIO_28	SF2_IO0	BCLK	MISO /MOSI	PIX_DAT4	SIG4 /SIG0	SCL	PWM_CH3	-	FEM3	TMS/TCK	RMII_RX_DV	QDEC0_b	ROW4	COL8	IRRX (ir_rx_gpio_sel=12)
PAD_GPIO_29	-	FS	MOSI /MISO	PIX_DAT5	SIG5 /SIG1	SDA	PWM_CH4	-	FEM4	TDI/TDO	-	QDEC0_led	ROW5	COL9	IRRX (ir_rx_gpio_sel=13)
PAD_GPIO_30	-	DIO/DO	SS	PIX_DAT6	SIG6 /SIG2	SCL	PWM_CH0	-	FEM0	TCK/TMS	-	QDEC1_a	ROW6	COL10	IRRX (ir_rx_gpio_sel=14)
PAD_GPIO_31	-	RCLK_O /DI	SCLK	PIX_DAT7	SIG7 /SIG3	SDA	PWM_CH1	-	FEM1	TDO/TDI	-	QDEC1_b	ROW7	COL11	IRRX (ir_rx_gpio_sel=15)
PAD_GPIO_32	SF3_IO0		•					•	同 PAD_GPIO	D_23	-	1		,	1
PAD_GPIO_33	SF3_IO2								同 PAD_GPIO	D_24					
PAD_GPIO_34	SF3_IO1								同 PAD_GPIO	D_25					
PAD_GPIO_35	SF3_CS		同 PAD_GPIO_26												
PAD_GPIO_36	SF3_CLK		同 PAD_GPIO_27												
PAD_GPIO_37	SF3_IO3								同 PAD_GPIO	D_28					

¹ Flash 一共有 3 组,最小的选择单元是组,即使用时按组配置。在 Dual CS 模式时,PAD_GPIO_17 可以配置为 SF2_CS2 功能。 若內封 Flash,PAD_GPIO_23~28 編号改为 PAD_GPIO_32~37,GPIO 功能不变,同 PAD_GPIO_23~28。 2 默认的 UART 信号映射表如下所示。





表 3.3: UART 信号映射表 (Default)

UART Signal	uart_sig_x_sel	Mapping Signal
UART_SIG0	uart_sig_0_sel=0	UART0_RTS
UART_SIG1	uart_sig_1_sel=1	UART0_CTS
UART_SIG2	uart_sig_2_sel=2	UART0_TXD
UART_SIG3	uart_sig_3_sel=3	UART0_RXD
UART_SIG4	uart_sig_4_sel=4	UART1_RTS
UART_SIG5	uart_sig_5_sel=5	UART1_CTS
UART_SIG6	uart_sig_6_sel=6	UART1_TXD
UART_SIG7	uart_sig_7_sel=7	UART1_RXD

注解: UART_SIG0-UART_SIG7 都可配置为 8 种 Mapping Signal 中的任意一种。例如: UART_SIG0 也可以配置为 UART_RXD,具体信号映射示例如下表所示。

表 3.4: UART 信号映射表 (Example)

UART Signal	uart_sig_x_sel	Mapping Signal
UART_SIG0	uart_sig_0_sel=7	UART1_RXD
UART_SIG1	uart_sig_1_sel=6	UART1_TXD
UART_SIG2	uart_sig_2_sel=5	UART1_CTS
UART_SIG3	uart_sig_3_sel=4	UART1_RTS
UART_SIG4	uart_sig_4_sel=3	UART0_RXD
UART_SIG5	uart_sig_5_sel=2	UART0_TXD
UART_SIG6	uart_sig_6_sel=1	UART0_CTS
UART_SIG7	uart_sig_7_sel=0	UART0_RTS

射频特性

射频接收和传输模式的特性,如下表所示:

表 4.1: RX 射频特性

	模式		Performance @25°C				
佚八		备注	最小值	典型值	最大值	单位	
Zigbee 灵敏度	250 Kbps			-104			
	125 Kbps			-104	-98		
BLE 灵敏度	500 Kbps			-100	-97	dBm	
DLE 火蚁反	1 Mbps			-97	-94		
	2 Mbps			-94	-92		

表 4.2: TX 射频特性

模式		备注	Performance @25°C				
		台 往	最小值	典型值	最大值	单位	
发射功率				0-14		dBm	
TX EVM				11	13	%	

每个电源模式的功耗,如下表所示:

表 5.1: 电源模式 & 整个芯片的电流

4- 對	模式		Performance @25°C				
代关上以		备注	最小值	典型值	最大值	单位	
RX	RX			3.5			
	0dBm	RF only		4.8		mA	
TX	10dBm	RF only		17		ША	
	14dBm	RF only		45			
Power Down Sleep		64kB RAM retention		10			
		4kB RAM retention		1.7			
Hibernate		RTC wakeup		1.5		μΑ	
		GPIO wakeup		1.0			
Shut-down				0.1			

电气特性

6.1 绝对最大额定值

表 6.1: 电源的绝对最大额定值

管脚名称	最小值	最大值	单位
VDDIO_1	-0.3	3.63	V
VDDIO_2	-0.3	3.63	V
VDDIO_3	-0.3	3.63	V
VSSBUS_USB	-0.3	5.5	V
AVDD33_AON	-0.3	3.63	V
AVDD33_PA	-0.3	3.63	V
AVDD33_RF	-0.3	3.63	V
ESD Protection (HBM)		2000	V
Storage Temperature	-40	125	°C



6.2 运行条件

表 6.2: 建议电源值范围

管脚名称	最小值	典型值	最大值	单位
VDDIO_1	1.62/1.8	1.8/3.3	1.92/3.63	V
VDDIO_2	1.8	3.3	3.63	V
VDDIO_3	1.8	3.3	3.63	V
VDDBUS_USB	4.5	5	5.5	V
AVDD33_AON	1.8	3.3	3.63	V
AVDD33_PA	1.4/2.97	1.5/3.3	1.6/3.63	V
AVDD33_RF	1.4/2.97	1.5/3.3	1.6/3.63	V

表 6.3: 建议温度值范围

项	ΪB	最小值	最大值	单位
温度	主芯片	-40	105	°C
(皿)支	合封多芯片	-20	85	°C

表 6.4: 一般操作条件

项目	描述	最小值	典型值	最大值	单位
FCPU	CPU/TCM/Cache 时钟频率	0	32	144	MHz
FSYS	系统时钟频率	0	32	72	MHz




图 7.1: 参考设计



封装信息 QFN32




图 8.1: QFN32 封装图

表 8.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值
А	0.70	0.75	0.80
A1	0.00	0.02	0.05



表 8.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值	
A2	0.50	0.55	0.60	
A3	0.20REF	0.20REF		
b	0.15	0.20	0.25	
D	3.90	4.00	4.10	
Е	3.90	4.00	4.10	
D2	2.80	2.90	3.00	
E2	2.80	2.90	3.00	
е	0.30	0.40	0.50	
Н	0.30REF			
K	0.25REF			
L	0.25	0.30	0.35	
R	0.09	-	-	
c1	-	0.10	-	
c2	-	0.10	-	

封装信息 QFN40




图 9.1: QFN40 封装图

表 9.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值
А	0.80	0.85	0.90
A1	0	0.02	0.05



表 9.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值	
A2	0.60	0.65	0.70	
A3	0.20REF	0.20REF		
b	0.15	0.20	0.25	
D	4.90	5.00	5.10	
E	4.90	5.00	5.10	
D2	3.60	3.70	3.80	
E2	3.60	3.70	3.80	
е	0.35	0.40	0.45	
К	0.20	-	-	
L	0.35	0.40	0.45	
R	0.075	-	-	
C1	-	0.12	-	
C2	-	0.12	-	

封装信息 QFN48




图 10.1: QFN48 封装图

表 10.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值
А	0.80	0.85	0.90
A1	0	0.02	0.05



表 10.1: 尺寸说明 (测量单位:毫米)

标号	最小值	典型值	最大值
A3	0.20REF		
b	0.15	0.20	0.25
D	5.90	6.00	6.10
Е	5.90	6.00	6.10
D2	4.30	4.40	4.50
E2	4.30	4.40	4.50
е	0.30	0.40	0.50
Н	0.35REF		
К	0.30	0.40	0.50
L	0.30	0.40	0.50
R	0.075	-	-

标志定义




图 11.1: 标志定义

订购信息




图 12.1: 型号命名



表 12.1: 订购选项

产品编号	描述
BL702C-A0-Q2I	Zigbee/BLE combo, QFN32,flash 512kB
BL704C-00-Q2I	Zigbee/BLE combo, QFN40
BL704C-10-Q2I	Zigbee/BLE combo, QFN40, Flash 1MB
BL706C-00-Q2I	Zigbee/BLE combo, QFN48

版本信息

表 13.1: 修改记录

日期	版本	修改内容
2020/9/15	1.0	初版
2020/9/22	1.1	增加 QFN48 封装图信息
2020/10/20	1.2	修改 Timer 数量
2020/11/13	1.3	更新 PDS/HBN 功耗数据
2020/12/4	1.4	区分不同封装信息
2020/1/11	1.5	增加 GPIO Muxed Pins
2020/1/22	1.6	增加参考设计