实验二 寄存器堆与队列

noname

2020年5月15日

1 实验目的

- 1. 掌握寄存器堆 (Register File) 和存储器 (Memory) 的功能、时序及其应用
- 2. 熟练掌握数据通路和控制器的设计和描述方法

2 逻辑设计

2.1 寄存器堆 (Register File)

逻辑较为简单: 定义 NUM 个 WIDTH 位的寄存器本体, 声明 1 个同步写和 2 个异步读端口同步写在 always@(posedgeclk) 内在写使能有效时对寄存器堆内对应写地址的寄存器写入写端口数据异步读直接通过 assign 直接将对应地址寄存器内容赋给读端输出

编写 Register File 代码并进行功能仿真

testbench 代码在附件内与源码一同给出





图 1: 寄存器堆仿真波形图

2 逻辑设计 2

2.2 存储器

展示单端口块式 RAM 和分布式 RAM 的例化过程



(a) BRAMstep1

(b) DRAMstep1

图 2: STEP1




图 3: STEP2

bram 和 dram 的区别为 bram 输出需要时钟,而 dram 给出地址后即可输出数据 bram 的储存空间较大,而 dram 是由逻辑单元拼出的,浪费 LUT 资源 仿真波形如下,可看出 bram 与 dram 输出的不同之处

2 逻辑设计 3




图 4: bram 仿真波形图




图 5: dram 仿真波形图

2.3 先进先出 (FIFO) 队列

利用例化的 IP 和适当逻辑电路, 实现 LENGTH=16,WIDTH=8 的 FIFO 队列 入队列使能 en_i 有效时, 将输入数据 din 加入队尾, 出队列使能 en_i 有效时, 将队列头数据输出 dout

count 指示队列中数据个数,队满时不能执行入队操作,队空时不能进行出队操作 入队使能信号的一次有效持续期间,仅允许最多入队一个数据,出队操作类似

2.3.1 取边沿电路

为保证出入队使能的一次有效持续期间,仅允许出入队一个数据,需对 en_in,en_out 取边沿

2.3.2 数据通路与状态转移图

2 逻辑设计 4




图 6: NONAME

2.3.3 仿真结果

首先正常入队至队满,再出队,检查波形图正确性



图 7: 入队数据 (队未满)



图 8: 继续入队数据 (至队满)




图 9: 出队, 查看出队数据, 检验与入队数据是否相同

3 实验结果 5

接下来 RST 恢复初始状态,并入队出队交替进行数次。最后一直出队至队空,检验波形图是否正常




图 10: 交替入出队后出队至队空

3 实验结果

经仿真检验, 寄存器堆与先进先出队列均正确实现

4 思考题

4.1 如何利用寄存器堆和适当电路设计实现可变个数的数据排序电路?

按冒泡排序方法控制 ra0 和 ra1 作为读数据地址,将寄存器堆内数据依次作为 ALU 的两个操作数做减法

判断大小改变写入使能控制交换 (需要双端口写入使能和两个寄存器存储寄存器内原来的数据) 如果判断需要交换则反向写回,重复操作直至所有的数据均被排序 (for loop)

5 意见与建议

本次实验实现了 2 个 CPU 的基本单元, 为 CPU 的设计做好了准备

```
1
                  module register_file
                                                                //32 x WIDTH寄存器堆
2
                  \#( parameter WIDTH = 32,
                                                       //数据宽度
3
                  parameter NUM = 32)
4
5
6
7
                  input clk,
                                                                       //时钟(上升沿
                      有效)
                  input [4:0] ra0,
                                                                //读端口0地址
8
                  input [4:0] ra1,
                                                                //读端口1地址
9
10
                  output [WIDTH-1:0] rd0,
                                                //读端口0数据
11
12
                  output [WIDTH-1:0] rd1,
                                                //读端口1数据
13
                                                                //写端口地址
                  input [4:0] wa,
14
15
                  input we,
                                                                //写使能, 高电平有效
                  input [WIDTH-1:0] wd
                                                //写端口数据
16
17
                  );
18
19
                  reg [WIDTH-1:0]REG[0:NUM-1]; //定义寄存器堆的寄存器
20
                  integer i;
21
22
                  //初始化寄存器堆数据为0
23
                  initial
24
                  for (i = 0; i < NUM; i = i + 1)
                  REG[i] \leftarrow 0;
25
                  //同步写操作, 需时钟控制
26
27
                  always@(posedge clk)
                  begin
28
                  if (we)
29
                  REG[wa] \le wd;
30
31
                  end
32
33
                  //异步读操作,不需时钟控制,组合逻辑
                  assign rd0 = REG[ra0];
34
                  assign rd1 = REG[ra1];
35
36
37
                  endmodule
```

```
45
                        reg we;
46
                        reg [31:0] wd;
47
                        register_file reg0(.clk(clk),.ra0(ra0),.ra1(ra1),.wa(wa),.rd0(rd0),.rd1
48
                            (rd1),.wd(wd),.we(we));
49
                                      \label{eq:period} \text{PERIOD} = 10\,, \ \text{CYCLE} = 150 \ ;
50
                        parameter
                        initial
51
52
                        begin
53
                        clk = 0;
54
                        repeat (CYCLE)
                        \#(PERIOD/2) clk = \simclk;
55
56
                        $finish;
57
                        end
58
                        initial
59
60
                        begin
61
                        we = 1;
                        wa = 5'b00000;
62
63
                       wd = 32'h1234;
64
                       \#PERIOD \text{ we } = 0;
65
66
                        \#(PERIOD*9)
67
                        we = 1;
68
                        wa = 5'b00010;
69
                       wd = 32'h2345;
70
                       \#PERIOD we = 0;
71
72
                        \#(PERIOD*9)
                        we = 1;
73
74
                        wa = 5'b111111;
                       wd = 32'h4321;
75
76
                       \#PERIOD \text{ we } = 0;
77
                        \#(PERIOD*9)
78
79
                        we = 1;
80
                        wa = 5'b0010;
                       wd = 32'h5432;
81
82
                       \#PERIOD \text{ we } = 0;
83
84
                        \#(PERIOD*9)
                       we = 1;
85
86
                        wa = 5'b111110;
                        wd = 32'h0015;
87
88
                       \#PERIOD we = 0;
89
                        \#(PERIOD*9)
90
91
                        we = 1;
```

```
92
                        wa = 5'b00010;
93
                        wd = 0;
94
                        \#PERIOD \text{ we } = 0;
95
                        end
96
97
                        initial
98
                        begin
99
                        ra0 = 5'b00000;
100
                        ra1 = 5'b111110;
101
102
                        #(PERIOD*30)
103
                        ra0 = 5'b00010;
104
                        ra1 = 5'b111111;
105
                        end
106
107
                        endmodule
                        module blk_test();
```

```
108
                    reg [3:0] Mem_Addr; //读出和写入的地址
109
110
                    reg [7:0] M_W_Data; // 写入的数据
                    reg clk_m, Mem_Write; //时钟和, 写控制信号(高电平有效), 在时钟上升沿时写
111
                        入,读也是上升沿
112
                    reg ena;
113
                    wire [7:0]M_R_Data; //读出的数据,输出
114
                    initial clk_m=0;
115
                    always #25 clk_m=~clk_m; //每25ns, 时钟翻转一次
116
                    initial // 数据初始化
117
                    begin
                    Mem\_Addr=4'b0000; Mem\_Write=1'b0; ena=1'b1;
118
119
                    Mem\_Addr=4'b0001; #50;
                    Mem_Addr = 4'b0010; #50;
120
121
                    Mem_Addr=4'b0011; #50;
122
                    Mem_Addr = 4'b0100; #50;
123
                    Mem_Addr=4'b0101; #50;
124
                    Mem_Addr=4'b0110; #50;
125
                    Mem_Addr = 4'b0111; #50;
126
                    Mem_Addr=4'b1000; #50;
127
                    Mem_Addr=4'b1001; #50;
128
                    Mem_Write=1'b1;M_W_Data=8'b111111111;#50;
129
                    end
130
131
                    blk_ram_0 test (
132
                    .clka(clk_m),
                                     // input wire clka
133
                     . wea (Mem_Write),
                                           // input wire [0 : 0] wea
134
                    .addra(Mem_Addr), // input wire [3 : 0] addra
135
                     .ena(ena),
136
                     .dina(M_W_Data),
                                         // input wire [7 : 0] dina
137
                     . douta (M_R_Data)
                                      // output wire [7 : 0] douta
```

```
138
                    );
                    endmodule
139
140
                    module dist_test();
141
                    reg [3:0] Mem_Addr; //读出和写入的地址
142
                    reg [7:0]d;
                    reg clk_m; //时钟和, 写控制信号(高电平有效), 在时钟上升沿时写入, 读也
143
                        是上升沿
                                //写使能
144
                    reg we;
                    wire [7:0]M_R_Data; //读出的数据,输出
145
146
                    initial clk_m=0;
                    always #25 clk_m=~clk_m; //每25ns,时钟翻转一次
147
                    initial // 数据初始化
148
149
                    begin
150
                    Mem_Addr=4'b0000; we=1'b0;
151
                    Mem_Addr=4'b0001; #50;
                    Mem\_Addr=4'b0010; #50;
152
                    Mem_Addr=4'b0011; #50;
153
                    Mem_Addr=4'b0100; #50;
154
155
                    Mem_Addr=4'b0101; #50;
                    Mem_Addr=4'b0110;#50;
156
157
                    Mem_Addr = 4'b0111; #50;
                    Mem_Addr=4'b1000; #50;
158
159
                    Mem_Addr=4'b1001; #50;
                    we=1'b1;d=8'b11111111;#50;
160
161
                    end
162
163
                    dist_ram_0 dist_ram(
164
                     .a(Mem\_Addr),
                                        // input wire [3 : 0] a
165
                    .d(d),
                                // input wire [7 : 0] d
166
                     .clk(clk_m), // input wire clk
167
                     .we(we),
                               // input wire we
168
                     .spo(M_R_Data) // output wire [7 : 0] spo
169
                    );
170
                    endmodule
171
                    module edg(
172
                    input clk, rst, y,
173
                    output p
174
                    );
175
176
                    reg [1:0] CUR_STATE, NEXT_STATE;
                    parameter S0 = 2'b00;
                                              parameter S1 = 2'b01;
                                                                       parameter S2 = 2'b10;
177
178
179
                    assign p = (CUR_STATE == S1);
180
181
                    always @(posedge clk, posedge rst)
182
                    begin
```

```
183
                       if (rst) CUR_STATE <= S0;</pre>
184
                       else CUR_STATE <= NEXT_STATE;</pre>
185
                       end
186
187
                       always @(*)
188
                       begin
189
                      NEXT\_STATE = CUR\_STATE;
                       case (CUR_STATE)
190
191
                       S0: begin if (y) NEXT_STATE = S1; end
192
                       S1: begin
193
                       if (y) NEXT_STATE = S2;
                              NEXT\_STATE = S0;
194
                       else
195
                       end
196
                       S2: begin if (\sim y) NEXT_STATE = S0; end
                       default: NEXT_STATE = S0;
197
198
                       endcase
199
                       end
200
201
                       endmodule
```

```
202
                    module FIFO(
                    input clk, rst,
                                            //时钟(上升沿有效)、异步复位(高电平有效)
203
204
                    input en_in,
                                            //入队列使能, 高电平有效
205
                    input en_out,
                                            //出队列使能,高电平有效
206
                    input [7:0] din,
                                                    //入队列数据
207
                    output [7:0] dout,
                                            //出队列数据
208
                    output [4:0] count
                                            //队列数据计数
209
                    );
210
211
212
                    parameter EMPTY = 2'b00, WORK = 2'b01, FULL = 2'b10;
213
                    reg [1:0] CUR_STATE = EMPTY, NEXT_STATE;
214
215
                    wire p_in, p_out, wea/*, ena*/;
216
                    wire [3:0] addr, tail, head;
217
                    wire [7:0] store_out;
218
                    //取边沿电路
219
220
                    edg in_edg(
221
                    .clk(clk), .rst(rst), .y(en_in), .p(p_in);
222
                    edg out_edg(
223
                    .clk(clk), .rst(rst), .y(en\_out), .p(p\_out));
224
225
                    Ctrl\_Unit cu(.clk(clk), .p\_in(p\_in), .p\_out(p\_out),
226
                    .CUR_STATE(CUR_STATE),.head(head), .tail(tail), .count(count));
227
228
                    dist ram 0 mem(
229
                    .a(addr), .d(din),.clk(clk),.we(wea), .spo(store_out));
```

```
230
                       assign dout = p_out? ((CUR_STATE == EMPTY)? 8'b0 : store_out) : dout;
231
232
                       assign wea = (CUR_STATE == FULL)? 1'b0 : p_in;
233
                       assign addr = p_in ? tail : head;
234
235
                       always@(posedge clk, posedge rst)
236
                       begin
237
                       if (rst)
238
                       CUR\_STATE \le EMPTY;
239
                       else
                       CUR_STATE <= NEXT_STATE;
240
                       end
241
242
243
                       always@(*)
244
                       begin
245
                       case (CUR_STATE)
246
                       EMPTY:
247
                       if (p_in)
                       NEXT\_STATE \le WORK;
248
249
                       else
250
                       NEXT\_STATE \le EMPTY;
                       WORK:
251
252
                       begin
253
                       if (p_in)
254
                       begin
255
                       if(count = 15)
256
                       \mbox{NEXT\_STATE} <= \mbox{FULL};
257
                       else
                       NEXT\_STATE \le WORK;
258
259
                       end
                       else if(p_out)
260
261
                       begin
262
                       if(count == 1)
263
                       NEXT\_STATE \iff EMPTY;
264
265
                       \mbox{NEXT\_STATE} <= \mbox{WORK};
266
                       end
                       else
267
268
                       NEXT\_STATE \le WORK;
269
                       end
                       FULL:
270
271
                       begin
272
                       if (p_out)
273
                       NEXT STATE <= WORK;
274
                       else
275
                       NEXT\_STATE \iff FULL;
276
                       end
277
                       default:
```

```
278 NEXT_STATE <= EMPTY;
279 endcase
280 end
281 endmodule
```

```
282
                        module Ctrl_Unit(
283
                        input clk,
284
                        \begin{array}{ll} \textbf{input} & p\_in \,, p\_out \,, \end{array}
285
                        input [1:0] CUR_STATE,
286
                        output reg [3:0] tail, head,
287
                        output reg [4:0] count );
288
289
290
                        parameter EMPTY = 2'b00,WORK = 2'b01,FULL = 2'b10;
291
292
                        always@(posedge clk)
293
                        begin
294
                        case (CUR_STATE)
295
                        EMPTY:
296
                        begin
297
                        if (p_in)
298
                        begin
299
                        count <= 5'b1;
300
                        head \leq 0;
301
                        tail \ll 1;
302
                        end
303
                        else
304
                        begin
305
                        count \le 5'b0;
306
                        head \le 0;
307
                        tail \le 0;
308
                        end
309
                        end
310
                        WORK:
311
                        begin
                                                //不允许同时出入队列,入队优先
312
                        if (p_in)
313
                        begin
314
                        count \le count + 1;
315
                        head <= head;
316
                        tail \ll tail + 1;
317
                        end
318
                        else if(p_out)
319
                        begin
320
                        count \le count - 1;
                        head \le head + 1;
321
322
                        tail <= tail;
323
                        end
324
                        end
```

```
325
                        FULL:
326
                        begin
327
                        if (p_out)
328
                        begin
329
                        count \le count -1;
                        head \le head + 1;
330
331
                        tail <= tail;
332
                        end
333
                        end
                        default:
334
                        begin
335
336
                        count <= count;</pre>
337
                        head <= head;
338
                        tail <= tail;
                        end
339
                        endcase
340
341
                        end
342
343
                        endmodule
```

```
344
                         module FIFO_test();
345
346
                         reg clk , rst ;
347
                         {\color{reg}{\rm reg}} ei , eo ;
348
                         reg [7:0] data;
349
                         wire [7:0] outdata;
350
                         wire [4:0] count;
351
                         FIFO\_tb(.\,clk\,(\,clk\,)\,\,,.\,rst\,(\,rst\,)\,\,,.\,en\_in(\,ei\,)\,\,,.\,en\_out(\,eo\,)\,\,,.\,din\,(\,data\,)\,\,,.
352
                              dout(outdata),.count(count));
353
354
                         initial clk = 0;
355
                         always#5 clk = ~clk;//时钟频率: 100MHz
356
357
                         initial data = 0;
358
                         always#80 data = data + 1; //数据至少3个周期
359
360
                         initial begin
361
                         ei = 0;
362
                         #40 ei = 1;
                         repeat(40)
363
364
                         \#80 \text{ ei} = \sim \text{ei};
365
                         ei = 0;
366
                         end
367
368
                         initial begin
369
                         eo = 0;
370
                         #3400 eo = 1;
```

```
repeat(32)
371
372
                           \#80 \text{ eo} = \sim \text{eo};
373
                           eo = 0;
374
                           end
375
376
                           initial
377
                           begin
378
                           rst = 0;
379
                           \#6000 \text{ rst} = 1;
380
                           #20 \text{ rst} = 0;
381
                           end
382
383
                           initial
                           begin
384
385
                           \#6100 \text{ ei} = 1;
386
                           repeat(5)
387
                           begin
388
                           \#80 \text{ ei} = 0;
389
                           #160 ei = 1;
390
                           end
391
                           end
392
393
                           initial
394
                           begin
395
                           \#6200 \text{ eo} = 0;
396
                           repeat(8)
397
                           begin
398
                           \#80 \text{ eo} = 0;
                           #160 eo = 1;
399
400
                           end
401
                           end
402
403
404
                           end module \\
```