# ••• معماری کامپیوتر (۱۱۰–۱۱–۱۱۱) بلسهی بیست و یکم



دانشگاه شهید بهشتی دانشکده ی مهندسی برق و کامپیوتر بهار ۱۳۹۱ لعمد معمودی ازناوه

### - فهرست مطالب

- حافظہی نہان
- نگاشت *م*ستقیم
- نوشتن در مافظهی نهان
  - مافظهی برگبرگ شده






ازیر بخش مربوط به آدرس

تخص (index): بخت کم ارزش آدرس بلوک کہ ہیں عاقطہ تک احلی ہ عاقم الله المال مترك المال.

برجب (tag): متخص مى ندر جو بلوك المرك 31 30 ··· 13 12 11···2 10

Byte offset











#### عافظهی نهان با نگاشت مستقیم

گنجایش حافظهی نهان 1KW با بلوکهای یک کلمهای


















#### مثال •

- یک سیستی با مشخصات زیر را در نظر بگیرید:
  - سیودو بیت آدرس
  - مافظهی نهان با نگاشت مستقیم
  - حافظهی نهان با 2<sup>n</sup> بلو**ک؛ شا**فص با n بیت
    - اندازهی هر بلوک 2<sup>m</sup> کلمه

اندازه ی بخت برجب چند ست خواهد بور؟





*32-(n+m+2)* 

تعداد کل سے مای کافتاری مورد نیاز برای کافتاری نمان را میاب کنید؟





براب

 $2^{n} \times (block\ size\ +\ tag\ size\ +\ valid\ field\ size)$ =  $2^{n} \times (2^{m} \times 32 + (32-n-m-2)+1) = 2^{n} \times (2^{m} \times 32 + 31-n-m)$ 

#### **--** مثالی دیگر

• برای یک مافظهی نهان با شیوهی نگاشت مستقیم با گنجایش 16KB و بلو*کهای* چهار کلمهای مند بیت مافظه نیاز داریه؟ (۱۳ بیت خط آدرس وجود دارد)

 $16KB \rightarrow 2^{12} word$ 

 $16KB \rightarrow 2^{10} Block$ 

1 Block  $\rightarrow$  4 word (2<sup>2</sup>)

32-(10+2+2)=18 bit for tag +

1 bit for valid bit





ع كامپيوتر **2<sup>10</sup>×[4×32+18+1]** 

147Kbits

#### از هم مثال -

یک مافظهی نهان 64بلوک، هریک به اندازهی ۱۷
 بایت مفروض است. آدرس 1200 مافظهی اصلی
 در کدامین بلوک مافظهی نهان قرار می گیرد؟

 31
 10 9
 4 3
 0

 Tag
 Index
 Offset

 22 bits
 6 bits
 4 bits

Block address =  $\lfloor 1200/16 \rfloor = 75$ 





Block number = 75 modulo 64 = 11



### ا بزرگی بلوکها


- بلوکهای بزرگتر  $\rightarrow$  همجواری مکانی بهتر  $\rightarrow$  miss rate در نتیجه  $\rightarrow$  در نتیجه
  - و با مافظهی نهان با مجم ثابت:
- -افزایش مجم بلوک  $\rightarrow$  کاهش تعداد بلوکها
- miss rate افزایش رقابت بین بلوکها  $\rightarrow$  افزایش  $\bullet$ 
  - بلوکهای بزرگ جریمهی فقدان بالاتری دارند.
- میباید در صورت عدی وجود بلوک در مافظهی نهان، بلوک بزرگتری به مافظهی نهان منتقل شود.
- با طراحی بهتر حافظه، میتوان تا حدی بر این مشکل غلبه کرد.





### - بزرگی بلوکها (ادامه...)

#### بدین ترتیب مزیت کاهش miss rate تمت الشعاع قرار می گیرد.







# - نبود/وجود بلوک در مافظهی نهان

- در صورتی که بلوک مربوط به آدرس مورد نظر در مافظهی نهان وجود داشته باشد:
  - پردازنده به روند عادی خود ادامه میدهد.
- freezing the content of temporary register در غیر این صورت
  - خط لوله دچار تعلیق میشود یا وقفهای رخ میدهد
    - داده از سطوع پایین تر به مافظهی نهان منتقل میشود.

in order processr





out-of-order processor

در این نیوه به جای اجرای برنامه بر اساس توالی دیتور العمل ها، ترتیب اجرای دیتورها براساس فراهم بودن داده ها صورت مریدبرد

# - نبود/وجود بلوک در حافظهی نهان (ادامه...)

- در صورتی که دستورالعمل در مافظهی نهان وجود نداشته باشد:
- آدرس مربوط به آن دستور (PC-4) به مافظهی اصلی فرستاده میشود.
  - مافظهی اصلی داده را میخواند.
  - داده در مافظهی نهان نوشته میشود. بیتهای برچسب و بیت اعتبار مقداردهی میشوند.
    - اجرای دستورالعمل از سر گرفته میشود.





### - نوشتن در دافظهی نهان

- هنگامی نوشتن در حافظهی نهان مطرح میشود، اوضاع کمی پیچیدهتر خواهد شد.
- در چنین مالتی بین مافظهی اصلی و مافظهی نهان نوعی ناهماهنگی (inconsistency) به وجود می آید.
- ساده ترین راه، write through است، بدین معنا
   که هر آن چه در حافظهی نهان نوشته میشود در
   حافظهی اصلی نیز نوشته شود.





### - نوشتن در دافظهی نهان (ادامه...)

- در صورتی که write miss رخ دهد، چِه فرآیندی طی میشود؟
- داده از مافظه اصلی به مافظهی نهانی منتقل میشود،
   مقدار مورد نظر نوشته شده و سپس مافظهی اصلی به روز خواهد شد!
  - چنین شیوهای موجب کندی خواهد شد:
- مثال: در صورتی که CPI=1 (بدون cache miss) و ده
  درصد دستورات store باشد و برای نوشتن در مافظهی
  اصلی صد سیکل لازه باشد، effective CPI برنامهی مورد
  نظر چقدر خواهد بود؟





Effective  $CPI = 1 + 0.1 \times 100 = 11$ 

#### write buffer

### میانگیر نوشتن

- دادههای به جای این که مستقیم در حافظه نوشته شوند، در یک بافر (میانگیر) نوشته خواهند شد. سپس پردازنده به فعالیت خود ادامه خواهد داد. در این هنگام محتوای بافر به حافظهی اصلی منتقل خواهد شد.
- در صورتی که بافر پر شود، به ناچار پردازنده دچار تعلیق خواهد شد.
- در صورتی که نرخ تکمیل نوشتن داده در مافظه کندتر از درخواستهای پردازنده برای نوشتن باشد







# write back (copy back)-

- دادهی مورد نظر تنها در حافظهی نهان نوشته
   میشود، و در هنگاه جابجایی به حافظهی اصلی
   انتقال میبابد.
- در این صورت باید به نموی بلوکهای تغییر یافته (dirty block) را متمایز کنیه.
  - در اینجا نیز می توان از بافر استفاده نمود.
    - طبعاً طراحی سخت تر خواهد شد.





## ا مثال: پردازندهی Intrinsity FastMATH


- ۱ntrinsity FastMATH یک پردازندهی سریع درونکار است که از معماری MIPS بهره میگیرد.
  - این پردازنده یک خط لولهی دوازده مرحلهای دارد.
  - دارای دو مافظهی داده و دستورالعمل میباشد.
    - برای هر مافظه یک مافظهی نهان با گنجایش
       16KB، با بلوک شانزده کلمهای وجود دارد.
    - در این مال برای هر مافظهی نهان سیگنالهای کنترلی مجزا نیاز خواهیه داشت.





Split cache: separate I-cache and D-cache

#### Intrinsity FastMATH



*I-cache: 0.4%* 

D-cache: 11.4%

Weighted average: 3.2%

# - نقش مافظهی اصلی

- در صورتی که از DRAM با پنهای یک کلمه برای مافظهی اصلی استفاده کنیه.
  - برای دستیابی به محتوای حافظه، زمانهای دستیابی به قرار زیر میباشد:

یک سیکل گذرگاه

#### سل ساس گراه از ساست پردازنده بسار کندتر است


• جریمهی فقدان را برای خواندن چهار کلمه به دست آورید.





Miss penalty =  $1 + 4 \times 15 + 4 \times 1 = 65$  bus cycles

### نقش مافظهی اصلی (ادامه...)









# افزایش پهنای باند مافظهی اصلی


Miss penalty = 1 + 15 + 1 = 17 bus cycles Bandwidth = 16 bytes / 17 cycles = 0.94 B/cycle





Miss penalty =  $1 + 15 + 4 \times 1 = 20$  bus cycles

Bandwidth = 16 bytes / 20 cycles = 0.8 B/cycle





15 cvcles

معمارى كامپيوتر