••• معماری کامپیوتر (۱۱۰–۱۱–۱۱۱) بلسهی بیست و دوم



دانشگاه شهید بهشتی دانشکده ی مهندسی برق و کامپیوتر بهار ۱۳۹۱ لعمد معمودی ازناوه


- فهرست مطالب

- مروری بر جلسات پیش
 - ساختار کنونی مافظه
- حافظہی نہان اشتراکی
- مجموعههای اشتراکی





واعد كنترل فظ لوله (ادامه...)



تشنیص نیاز به پیش فرستادن

بنابراین، میتوان با مقایسهی محتوای ثباتها، مداری برای کنترل پیشفرستادن داده طرامی کرد.

EX/MEM.RegisterRd = ID/EX.RegisterRs=\$2 sub **\$2**, \$1,\$3 and \$12,**\$2**,\$5

در همهی دستورالعملهای مقدار خروجی ALU، در ثبات نوشته نمیشود بدین ترتیب این راهکار در همای موارد درست نخواهد بود.



برای پیشگیری از این مسأله میتوان از سیگنالهای کنترلی مربوط به WB ذفیره شده در ثباتهای فط لوله استفاده نمود.



همچنین در صورتی که ثبات شمارهی صفر به عنوان مقصد یک دستور استفاده شده باشد، باید از پیش فرستادن مِلوگیری کرد.





شرايط ييش فرستادن

EX hazard

- if (EX/MEM.RegWrite and (EX/MEM.RegisterRd ≠ 0) and (EX/MEM.RegisterRd = ID/EX.RegisterRs)) ForwardA = 10
- if (EX/MEM.RegWrite and (EX/MEM.RegisterRd ≠ 0) and (EX/MEM.RegisterRd = ID/EX.RegisterRt)) ForwardB = 10

MEM hazard

- if (MEM/WB.RegWrite and (MEM/WB.RegisterRd ≠ 0) and (MEM/WB.RegisterRd = ID/EX.RegisterRs)) ForwardA = 01
- if (MEM/WB.RegWrite and (MEM/WB.RegisterRd ≠ 0) and (MEM/WB.RegisterRd = ID/EX.RegisterRt))

ForwardB = 01








شرایط پیش فرستادن (ادامه...)

و در این قطعه برنامه هر دو نوع مفاطره رخ میدهد.

add \$I,\$I,\$2 add \$I,\$I,\$3 add \$I,\$I,\$4



در اید. عامت آخرید. نتیجه باید فرستاده خود، در نتیجه داده ک موجود در مرحله ک MEM فرستاده می خود.



• بنابراین باید تغییراتی در مفاطرهی MEM بدهیه



شرایط پیش فرستادن (ادامه...)

- MEM hazard
 - if (MEM/WB.RegWrite and (MEM/WB.RegisterRd ≠ 0)

```
and not (EX/MEM.RegWrite and (EX/MEM.RegisterRd ≠ 0)
```

```
and (EX/MEM.RegisterRd = ID/EX.RegisterRs))
```

and (MEM/WB.RegisterRd = ID/EX.RegisterRs))

ForwardA = 01

if (MEM/WB.RegWrite and (MEM/WB.RegisterRd ≠ 0)

```
and not (EX/MEM.RegWrite and (EX/MEM.RegisterRd ≠ 0)
```

and (EX/MEM.RegisterRd = ID/EX.RegisterRt))


and (MEM/WB.RegisterRd = ID/EX.RegisterRt))

ForwardB = 01





شرایط پیش فرستادن (ادامه...)








در این تکل بخشی کربرای ارسال داده ی تابت بر ALU بود. عزف شره است

مفاطرات كنترل

نتیجهی دستور پرش در مرحلهی <u>MEM</u> مشخص



مفاطرات كنترلي (ادامه...)


- ایجاد تعلیق، موجب کندی میشود.
- یک راه مل، این است که فرض کنیه هیچ پرشی انجاه نمیشود.
- در صورت تحقق، اجرای دستورات واکشی شده، ملغی
 میگردد.
- برای این کار سیگنالهای کنترلی غیرفهال میشوند.
 - دستورالعملها از ثبات خط لوله پاک میشوند.







سافتار فاقظههای کنونی



- داده در آرایه مربعی ریخته میشود
- داده های یک سطر به صورت کامل غوانده میشوند.
 - بدین تریب تاخیر (latency) برای خواندن کلمات پیدرپی کاهش مییابد

Double data rate (DDR) DRAM

ر هر رو لبری پالس ماعت داده خوانده می تود، دراید، تیوه داده به صورت interleaved ماندهی شده است




Quad data rate (QDR) DRAM





DRAM فاى مقتلف -

Year	Capacity	\$/GB
1980	64Kbit	\$1500000
1983	256Kbit	\$500000
1985	1Mbit	\$200000
1989	4Mbit	\$50000
1992	16Mbit	\$15000
1996	64Mbit	\$10000
1998	128Mbit	\$4000
2000	256Mbit	\$1000
2004	512Mbit	\$250
2007	1Gbit	\$50







نرهان دستیابی مطر نرهان دستیابی ستول —



cache miss تتربه علت أرمان اجراك د تورالعمل ما أرمان هايي كم دعار تعليق مي تود

CPU Time = (CPU execution clock cycles + Memory-stall clock cycles) *Clock cycle time

Memory-stall clock cycles=Read-stall cycle + Write stall cycle

Read-stall cycle=Reads × Read rate miss rate × Read miss penalty

per program

Write-stall cycle=Writes × Write rate miss rate × Write miss penalty

per program

Write buffer stall





- اندازهگیری کارایی مافظهی نهان (ادامه...)



Memory stall cycles

= Memory accesses × Miss rate × Miss penalty

per program

= Instructions × Misses × Miss penalty

per program

per Instruction





- سیستمی با شرایط زیر مفروض است:
- I-cache miss rate = 2%
- D-cache miss rate = 4%
- Miss penalty = 100 cycles
- Base CPI (ideal cache) = 2
- Load & stores are 36% of instructions
- در صورتی که یک مافظهی نهان ایده آل جایگزین کینم، افزایش سرعت چه مقدار خواهد بود؟

جريمهى فقدان دستوالعمل

$$0.02 \times I \times 100 = 2 \times I$$

جريميرك فقدان داده

$$0.36 \times I \times 0.04 \times 100 = 1.44 \times I$$





زمان تعلیق زمان اجرا

$$2\times I + 2\times I + 1.44\times I = 5.44\times I$$

5.44/2=2.72

بهود تارایی



115

Actual CPI

ــ ادامه مثال

رر صورتی که سرعت پردازنده را افزایش دهیم، بدون این که در ستم عافظہ تغییری ایجاد نتود، چہ اتفاقی خواصد افتاد؟

Amdhal فأنور ع


$$T_{improved} = \frac{T_{affected}}{improvement\ factor} + T_{unaffected}$$

• در صورتی که سرعت پردزاندهی *مثال* را دو برابر کینم، در شرایطی که فرکانس پالس ساعت تغییر نکند، CPI چه تغییری خواهد کرد؟

$$1 \times I + 3.44 \times I = 4.44 \times I$$

$$\frac{3.44}{5.44} = 63\%$$

زعان صرف شده برای تعلیق عافظه



$$\frac{}{444} = 77\%_0$$



Average Memory Access Time

AMAT

متوسط زمان دستیابی

- از سوی دیگر، افزایش کلاک پردازنده نیز منجر به عدی بهرهوری (در اثر نبود اطلاعات) در مافظهی نهان خواهد شد.
- زمان hit time، نیز میتواند زمان کل دستیابی به مافظه را افزایش دهد. این مسأله هنگامی رخ میدهد که گنمایش مافظهی نهان افزایش یابد.
 - با توجه دشواریهای مطرح شده، گاهی معیار زیر تعریف میشود:

AMAT = Hit time + Miss rate × Miss penalty

مثال: یک پرازنده با کلاک ۱ns مفروض است، زمان مشخص شدن hit یک سیکل، مریمهی فقدان بیست سیکل است. نرخ فقدان پنج درصد است، متوسط زمان



 $AMAT = 1 + 0.05 \times 20 = 2ns$ دستیابی را مساب کند



ـــانه

• دستیابی به بلوکهای زیر در مافظهی اصلی را در نظر بگیرید:

0 4 0 4 0 4 0 4

o miss

00	Mem(0)

4 miss

0	1	4
)	00	Mem(0)4

n miss

n	0 111133		
•	01	Mem(४)	

n	1	
•	90	Mem(0)

4 miss

0 miss

)			
•	01	Mem(4)	

4 miss

1	1 111100 4		
00	Mem(0)		

00 miss

U	
01	Mem(4)

01 4 miss

U		
	00	Mem(0)4





Associative Caches

- دافظهی نهان (اشتراکی، اندمنی)

- تا کنون از شیوهی نگاشت مستقیم برای مایگذاری بلوکها استفاده کردیم.
- شیوهی دیگر این است که هر بلوک بتواند در هر جای مافظهی نهان قرار بگیرد. این شیوه به نام انجمنی (associative)
- در این صورت بر طول برچسب افزوده میشود و تمامی برچسبها میباید مورد بررسی قرار گیرند.
 - برای چنین کاری از مقایسهکنندههای موازی استفاده
 میشود که هزینهی سختافزاری بالایی دارد.

31		5	4 0
	Tag		Offset





set associative

- دافظهی نهان با مجموعههای اشتراکی

- یک راه دیگر برای کاهش هزینهها، استفاده از راهی بین نکاشت مستقیه و مافظهی نهان اشتراکی است:
 - حافظهی نهان با مجموعههای اشتراکی
 - در این شیوه هر بلوک از مافظهی اصلی در مکانهای فاصی از مافظهی اصلی میتوانند قرار گیرند.
- در صورتی که هر بلوک در ۱۱ محل از حافظهی نهان قابل
 جای گذاری باشد آن را n-way set associative مینامند.
 - در مقابل شیوهی پیشین به اشتراکی کامل (Fully associative) مشهور است.







- مافظه های نهان اشتراکی


Direct mapped


Set associative


Fully associative














(Block address) modulo (#Blocks in cache)


Direct Map



(Block address) modulo (#°Sets in cache)

Set Associative










Ы

Mary Jane Irwin (www.cse.psu.edu/~mii)

Four-Way Set Associative Cache



طیف اشتراک

n- تماه شیوههای جایگذری را به نوعی میتوان way set associative

One-way set associative (direct mapped)

•		. ,
Block	Tag	Data
0		
1		
2		
3		
4		
5		
6		
7		

Two-way set associative

Set	Tag	Data	Tag	Data
0				
1				
2				
3				

Four-way set associative

Set	Tag	Data	Tag	Data	Tag	Data	Tag	Data
0								
1								


مهمترین برتری خیوه های اختراکی کاهٹی miss-rate و بزرگترین مظلل آن افزایش مظلل آن افزایش مظلل آن افزایش مظلل آن افزایش

Eight-way set associative (fully associative)

Tag	Data															



طیف اشتراک (ادامه...)







مثال

- یک مافظهی نهان چهار بلوکی در اختیار داریم،
- هدف مقایسی miss-rate در مالات زیر است:
 - نگاشت مستقیم
 - اشتراکی دو بلوکه
 - اشتراکی کامل
 - ترتیب بلوکهای به صورت زیر است:

-0, 8, 0, 6, 8

Direct mapped

Block	Cache	Hit/miss	Cache content after access						
address	index		0	1	2	3			
0	0	miss	Mem[0]						
8	0	miss	Mem[8]						
0	0	miss	Mem[0]						
6	2	miss	Mem[0]		Mem[6]				
8	0	miss	Mem[8]		Mem[6]				





2-way set associative

Block	Cache	Hit/miss	C	Cache conter	nt after access		
address	index		Se	t O	Set	1	
0	0	miss	Mem[0]				
8	0	miss	Mem[0]	Mem[8]			
0	0	hit	Mem[0]	Mem[8]			
6	0	miss	Mem[0]	Mem[6]			
8	0	miss	Mem[8]	Mem[6]			

Block address	Hit/miss	Cache content after access							
0	miss	Mem[0]							
8	miss	Mem[0]	Mem[8]						
0	hit	Mem[0]	Mem[8]						
6	miss	Mem[0]	Mem[8]	Mem[6]					
8	hit	Mem[0]	Mem[8]	Mem[6]					





Fully associative

• قابلیت اشتراک تا چه دد؟

• هر چِه قابلیت اشتراک بیشتر باشد، نرخ miss-rate کاهش مییابد. ۱۹۶۶ کاهش مییابد.

تا چه مد این قابلیت را افزایش دهیه؟

 نتایج شبیهسازی یک سیستم، با 64KB و بلوکمای شانزده کلمهای که با SPEC2000:

1-way: 10.3%

2-way: 8.6%

4-way: 8.3%

8-way: 8.1%





صر چند miss-rate) صتٰ می بید، اما روند اید، نامتٔ ، رفته رفته که تر می تود

- سافتار حافظهی نهان با مجموعههای اشتراکی

