••• معماری کامییوتر (۱۱۰–۱۱–۱۱۱) بلسهی بیست و سوم



دانشگاه شهید بهشتی دانشکدهی مهندسی برق و کامپیوتر بهار ۱۳۹۱ لعمد معمودی ازناوه


- فهرست مطالب

- مافظهی تداعیگر
- سیاستهای جایگزینی
- مافظہی نہان چند سطمی
 - حافظہی مجازی






Four-Way Set Associative Cache



طیف اشتراک (ادامه...)







Content Addressable Memory (CAM)

- دافظهی تدلعی گر عظمی انجمنی!!

Associative memory

- در بسیاری کاربردها، لازه است یک آیتم در یک جدول (مافظه) جستجو شود، که فرآیندی زمانبر است.
- در صورتی که پتوان حافظهای ساخت که یا ارائهی داده، آدرس را بیابد، کارایی فرآیند مستجو به صورت مؤثری بهبود خواهد یافت. چنین حافظهای، حافظهی تداعیگر خوانده میشود.
- این نوع مافظهها، هزینهی بالاتر نسبت به مافظههای معمولی دارند، و بدین سبب در کاربردهایی که زمان مِستَمِو نقشی می*اتی دارد، به کار می*روند.





در عافظههای نهان انجمنی، عاوه بر داده، (بخشی) از آدرس را نیز ذخیره می نند. چنین عافظهای از یک عافظهی معمولی و یک عافظهی تداعی تَر تَشَكِيل شَده است.

Replacement Policy

- سیاست جایگزینی

- در نگاشت مستقیم، جایی که بلوک باید در آن قرار گیرد مشفص است.
- در روشهای اشتراکی بلوک در چند محل متفاوت میتواند قرار گیرد.
- در درجهی اول مکانی انتخاب میشود که بیتاعتبار آن غیر فعال است.
- در غیر این صورت از بلوکی که کهتر مورد استفاده قرار گرفته است، از مافظهی نهان خارج میشود.
- هر چِه تعداد مجموعههای مشترک افزایش یابد، هزینهی سختافزاری LRU افزایش خواهد <u>یافت.</u>

Least-recently used (LRU)

راه ریگر، انتخاب تصادفی است





<u>ـــاتە ــــ</u>

- یک مافظهی نهان با شرایط زیر مفروض است:
- 4K blocks, 4-word block size, 32 bit address
- تعداد مجموعهها و طول برچسب را برای مالات زیر مساب کنید؟
- نگاشت مستقیم، حافظهی نهان اشتراکی دوبلوکی، حافظهی نهان اشتراکی چهار بلوکی و حافظهی اشتراکی کامل به دست آورید.

 $16(=2^4)$ byte per block

متقيم حتفيم

براک آدرس ت فص و برجب 32-4=28

log2(4K) = 12

تعداد بلوك ها در نُكَانَت مستقيم طول شخص را مشخص مى كنند



$$28-12=16$$

-- مثال (ادامه...)

ب افزایش درجه ک اختراک، تعداد بیت های خوص ک خوص کاهنی یافته و بیت های برجب افزایش خواهد یافت. بنابرایدی برای اختراک با دو بلوک کالم مجموعه خواهیم داخت. داخت. داخت.

 $28 - \log 2(2K) = 17$

2-way associative

 $28 - \log 2(1K) = 18$

4-way associative

28

fully associative





- دافظهی نهان چند سطعی

- حافظه های نهان متصل به پردازنده ها
 - *کوچک، اما بسیار سریع هستند.*
- مافظہی نہان سطح ۲ (levlel 2 cache)
- در صورتی که در حافظهی نهان سطح ۱ داده موجود
 نباشد، این سطح پاسخگو خواهد بود.
- بزرگتر، اما کندتر هستند، ولی در هر مال از مافظهی اصلی سریعتر هستند.
 - و مافظهی اصلی پاسفگوی نبود داده در مافظهی نهان سطم ۲ میباشد.





، مثال

- سیستمی با مشخصات زیر مفروض است:
- CPU base CPI = 1, clock rate = 4GHz
- Miss rate/instruction = 2%
- Main memory access time = 100ns
- در صورتی که از یک سطح حافظهی نهان استفاده
 کنده:









- با افزودن یک سطح دیگر مافظهی نهان با مشخصات زیر:
- Access time = 5ns
- Global miss rate to main memory = 0.5%

Penalty = 5 ns/0.25 ns = 20 cycles

$$CPI = 1 + 0.02 \times 20 + 0.005 \times 400 = 3.4$$

Performance ratio = 9/3.4 = 2.6

Total CPI = Base CPI+ Primary stalls per instruction





- دافظهی نهان چند سطعی

- مافظهی نهان سطم ۱ hit time تمرکز بر روی
 - مافظہی سطم ۲
- تمرکز بر روی کاهش miss rate است





افظهی نهان در دو پردازندهی واقعی

	Intel Nehalem	AMD Barcelona
L1 cache organization & size	Split I\$ and D\$; 32KB for each per core; 64B blocks	Split I\$ and D\$; 64KB for each per core; 64B blocks
L1 associativity	4-way (I), 8-way (D) set assoc.; ~LRU replacement	2-way set assoc.; LRU replacement
L1 write policy	write-back, write-allocate	write-back, write-allocate
L2 cache organization & size	Unified; 256MB (0.25MB) per core; 64B blocks	Unified; 512KB (0.5MB) per core; 64B blocks
L2 associativity	8-way set assoc.; ~LRU	16-way set assoc.; ~LRU
L2 write policy	write-back	write-back
L2 write policy	write-back, write-allocate	write-back, write-allocate
L3 cache organization & size	Unified; 8192KB (8MB) shared by cores; 64B blocks	Unified; 2048KB (2MB) shared by cores; 64B blocks
L3 associativity	16-way set assoc.	32-way set assoc.; evict block shared by fewest cores
L3 write policy	write-back, write-allocate	write-back; write-allocate






- كنترل ماقظهى نهان

- یک مافظهی نهان با مشفصات زیر مفروض است:
 - Write back -
 - اندازهی بلوکها چهار کلمه
 - اندازهی مافظهی نهان 16KB
 - نگاشت *م*ستقیه


پردازنده







lμ



- دافظهی نهان در پردازندههای چند هستهای

Read X

Core 1

Write 1 to X

L1 I\$ L1 D\$

X = 1

Read X

Core 2

L1 I\$

X = 0

X = 1


Unified (shared) L2



cache coherence problem



-سافتار کلی یک کامپیوتر







- سلسله مراتب در دافظهی اصلی

- ثباتها و حافظهی نهان
- *کامیایلر یا برنامہ*نویس
- حافظهی نهان و حافظهی اصلی
 - کنترلکنندهی مافظهی نهان
- حافظهی اصلی و حافظهی ثانویه





Virtual Memory

- دافظهی مدازی


- حافظهی اصلی نقشی مانند حافظهی نهان را برای حافظهی اصلی ایفا میکند.
 - مدیریت آن به صورت مشترک توسط پردازنده و سیستهعامل صورت میپذیرد.
 - با کمک آن میتوان به گونهای کارا و امن مافظه را بین چندین برنامه به اشتراک گذاشت.
 - مئتوان به کمک آن برنامههایی را اجرا کرد، که دارای مجمی بیش از مجه مافظهی فیزیکی هستند.
 - بارگذاری برنامه در مافظه با سهولت بیشتری صورت میگیرد.





- دافظهی معازی

- در واقع به هر برنامه در زمان کامپایل فضایی افتصاص داده میشود.
- در هنگاه اجرای برنامه آدرس مجازی به آدرس Program ۱ فیزیکی ترجمه میشود. Program ۱ نادرس مجازی به آدرس









- ترجمهی آدرس


- ترجمهی آدرس با همکاری پردازنده و سیستهعامل صورت میپذیرد.
- در صورتی که داده در مافظهی اصلی نباشد، «page fault» رخ میدهد.







- ترجمهی آدرس (ادامه...)



- با این مساب عمل دستیابی به مافظه نهان خیلی زمانبر خواهد شد!
 - با کمک سفتافزار و در نظر گرفتن یک میانگیر این مشکل برطرف میشود.





