••• معماری کامپیوتر (۱۱۰–۱۱–۱۱۱) بلسهی چهاردهم



دانشگاه شهید بهشتی دانشکده ی مهندسی برق و کامپیوتر بهار ۱۳۹۱ لعمد معمودی ازناوه


- فهرست مطالب

- مروری بر جلسهی پیش
- مراحل اجرای دستورالعملها
 - اجرای دستور در چند سیکل
 - خط لوله





مسير گذار داده







- مراعل اجرای دستورالعمل در MIPS

- در پردازندههای MIPS برای اجرای دستورات به صورت خط لوله، هر دستور در پنج گاه انجاه میشود.
 - ا واکشی دستورات واکشی دستورات –
- خواندن محتوای ثباتها و کدگشایی دستورالعمل
 (قالب منظه MIPS چنین امکانی را مهیا میسازد)

ID: Instruction decode & register read

- اجرای دستورالعمل-محاسبهی آدرس
 - دستیابی به عافظه
 - نوشتن پاسخ در ثبات

EX: Execute operation or calculate address

MEM: Access memory operand





-کارلیی مسیر گذار داده ی تک سیکلی


- فرض میکنیم زمان مورد نیاز برای هر کداه از بخشهای پردازنده به صورت زیر باشد:
 - برای نوشتن در ثبات 100ps
 - دستیابی به مافظه و مماسباتی و ... 200ps
- در معماری یک سیکلی، باید طول پالس را برابر با طول کندترین دستوالعمل در نظر گرفت.

Instr	Instr fetch	Register read	ALU op	Memor y access	Register write	Total time
lw	200ps	100 ps	200ps	200ps	100 ps	800ps
sw	200ps	100 ps	200ps	200ps		700ps
R-format	200ps	100 ps	200ps		100 ps	600ps
beq	200ps	100 ps	200ps			500ps






- اجرای هر دستورالعمل در چند سیکل(در برابر اجرا در یک سیکل)












مسیر گذار دادهی چند سیکلی








دادهگذر در عالت چند سیکلی


به تفاوت عمده با حالت تک میکاری دارد

واحد ALU وظیفیری معامیری آورس دیتور بعدی را هم دارد







-- ماشین عالت واعد کنترل ---



--رمزگشایی دستورالعملها در گامهای منتلف




microprogram







-ریزبرنامه (ادامه...)







CISC در مقابل CISC

RI SC

- تعداد دستورات کی
- طول دستورات ثابت
 - زمان اجرای ثابت
 - هزينهي پايين
- تنها دستورات خواندن و نوشتن به مافظه دسترسی دارند
- همهی عملوندها ثباتهای پردازنده هستند
 - مودهای آدرس محدود
 - واحد کنترل به صورت سیهبندی

- ٬ دارای دستورات پی<u>ې</u>یده و متنوع
 - حتی دستوراتی که کهتر
 به کار میروند
 - طول دستورات *م*تغیر
 - میکروکدهای پیمیده
- بیشتر دستورات به مافظه دسترسی دارند
- مودهای آدرسدهی بسیار متنوع هستند





CISC

- CISC در مقابل RISC ((دارمه...)

- در عمل مرزهای بین این دو در حال محو شدن مستند.
 - پردازندههای جدید از خصوصیات هر دو بهره میگیرند.
- با این وجود، برای سیستههای درونکار (توکار) یردازندهی RISC ترجیع داده میشوند.









مروری بر نظ لوله


- دریک سیستی خط لوله، اجرای چندین دستورالعمل دارای همیوشانی است.
 - یایهی خط لوله شبیه خط تولید کارخانه هاست.
 - تقریباً در تمامی پردازندههای موجود از این تکنیک استفاده میشود.








مثالی از نظ لوله (در رفتشویفانه)



در صورتی که کارها
 را با همپوشانی
 انجاه دهیه،
 کارایی افزایش
 چشمگیری خواهد
 داشت
 داشت








- کارایی نظ لوله (ادامه...)





200 ps 200 ps 200 ps 200 ps 200 ps






- كارايى نظ لوله (ادامه...)

• اگر تمامی مرامل متعادل (balanced) باشند؛ تمام مرامل زمان یکسانی صرف کنند

Time between instructions pipelined = Time between instructions nonpipelined Number of stages

در صورتی که خط لوله پر باشد، کارایی با تعداد گاهها خواهد بود؛ با یک خط لولهی پنج مرحلهای سرعت پنج برابر میشود گرشتان نردرارل برابار میشود





- کارایی نظ لوله (ادامه...)

- زمانی که هر واحد خط لوله نیاز دارد، یکسان نیست
 - افزون بر این، استفاده از خط لوله به سیستی مقداری سربار هی تحمیل خواهد کرد.
 - در مثال قبلی، زمان اجرای سه دستور به 1400ps رسید. اگر تعداد دستورات را ۳۰۰۰۰۱ در نظر بگیریه، افزایش سرعت تقریبا چهار برابر میشود.

1,000,000**x800ps+2400**

 $\frac{800002400ps}{200001400ps} \approx \frac{800ps}{200ps} \approx 4.00$

1,000,000**×200**ps+1400ps





· كارايى نظ لوله (ادامه...)

• با استفاده از غط لوله،

Latency

- زمان اجرای یک دستورالعمل افزایش مییابد.

throughput

توان عملیاتی افزایش مییابد.

Pipelined:

Clock rate = 500 MHz

CPI ≅ 1

Single-cycle:

Clock rate = 125 MHz

CPI = 1

Multicycle:

Clock rate = 500 MHz

CPI ≅ 4

