

دانسگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر نخ کوئیز دوم

یاسنح سوال ۱) پ

برای بدست آوردن مقدار سیگنالهای کنترلی کافی است بدانیم در سیکلهای مورد نظر، چه دستوری در چه طبقهای از خط لوله قرار گرفته است. سپس با داشتن دستور می توان مقدار سیگنالهای کنترلی را بدست آورد.

هنگامیکه دستورها زیاد باشد (مثل این سوال)، ترسیم نمودار چند سیکل ساعتی خط لوله برای محاسبه دستورات درون خط لوله برای یک سیکل خاص، بسیار زمانبر است. راه دیگر محاسبه است. واضح است که اگر پرش، انشعاب، استثنا یا تعلیق رخ ندهد، دستورها پشت سرهم اجرا خواهند شد و در هر سیکل یک دستور وارد خط لوله میشود و در عوض یک دستور از خط لوله خارج میگردد. در سیکل اول دستور (\$\$1,0(\$0) لاه عنور در طبقه Decode و دستور (\$\$\$1,0(\$0) و دستور هفتم در طبقه Fetch قرار میگیرد. اگر هیچ مشکلی پیش نیاید، در سیکل هشتم، دستور هشتم در طبقه Fetch قرار دارد، پس دستور هفتم در طبقه Decode است و ... یعنی در سیکل ۸، نمودار تک سیکل ساعتی خط لوله به صورت زیر است:

lui \$10,0x7FFF	sw \$1,12(\$0)	addi \$1,\$1,15	add \$1,\$1,\$3	add \$1,\$1,\$2
Fetch	Decode	Execute	Memory	WriteBack

قبل از آنکه مقدار سیگنالهای کنترلی را برای این سیکل بدست آوریم، ابتدا ثابت می کنیم فرض ما مبنی بر عدم مشکل درست است.

- پرش و انشعاب: در کل این کد هیچ دستور پرش یا انشعاب وجود ندارد
- استثنا: اولاً همه دستورها، دستورهای شناخته شده پردازنده MIPS هستند، پس هیچگاه استثنا برای «دستورالعمل تعریف نشده» نداریم. مقدار رجیسترهای 1\$ و 2\$ و 3\$ نیز به اندازهای بزرگ نیستند که حاصل جمع آنها باعث سرریز شود. پس استثنا برای سرریز نیز اتفاق نمی افتد.
- تعلیق: چون دستور پرش و انشعاب نداریم، مخاطره کنترلی نیز نداریم و در نتیجه تعلیق به دلیل دستورهای پرش و انشعاب نخواهیم داشت. همچنین پردازنده مجهز به پیشفرستادن میباشد. پس تمامی مخاطرات دادهای به جز خواندن رجیستری که میخواهیم از حافظه مقداری را درون آن بریزیم، تعلیقی را ایجاد نمی کنند. اگر دقت کنید بین بارگذاری 1\$ و استفاده از آن دو دستور، و بین بارگذاری هر یک از رجیسترهای 2\$ و 3\$ و استفاده از آنها یک دستور فاصله وجود دارد. هنگامیکه پیشفرستادن داشته باشیم، وجود فاصله یک دستوری برای رفع تعلیق این دستور کافی است. پس هیچ تعلیقی نخواهیم داشت.

مقدار سینگالها در سیکل ۸ به صورت زیر است:

دليل	مقدار	سيگنال
دستورهای طبقه MEM و WB هر دو باید در رجیستر 1\$ مقدار بنویسند،		
دستور addi که در طبقه EXE است، میخواهد مقدار 1\$ را بخواند. مقدار موجود		
در طبقه MEM مقدار بهروزتری است. پس باید این مقدار به طبقه	10	ForwardA
فرستاده شود. پس باید Forward A برابر با 10 باشد. (برای توضیح بیشتر به		
«شرایط پیشفرستادن» در کتاب یا اسلایدهای استاد مراجعه کنید.)		
عملوند دوم دستور addi یک بلافصل میباشد. لذا نیاز به پیشفرستادن نیست.	00	ForwardB

ڎٳۺڲٳ؋ سهيني

دانشکده ی مهندسی برق و کامپیوتر - معاری کامپیوتر بخ کوئیز دوم

توجه کنید که در شکل تفاوتی بین بلافصل و مقدار رجیستر rt قائل نشده است.			
مقدار این سیگنال (که خود یک رجیستر خط لوله است)، آدرس رجیستر مقصد			
دستور موجود در طبقه MEM را مشخص می کند. این دستور MEM مطبقه	0x1	EX/MEM.RegisterRd	
مىباشد پس مقدار این سیگنال 0x1 مىباشد.			
همانند سیگنال بالایی است با این تفاوت که برای طبقه WB است. در این سیکل			
دستور 31,\$1,\$1 add در این طبقه وجود دارد. پس مقدار این سیگنال 0x1	0x1	MEM/WB.RegisterRd	
مىباشد.			
مشخص می کند که دستور فعلی طبقه ID نیاز به نوشتن در رجیستر فایل دارد یا			
نه. چون دستور SW است، نیاز به نوشتن در رجیستر فایل ندارد، پس مقدار	0	IF/ID.Regwrite	
سیگنال یک است.			
همانند سیگنال بالاست با این تفاوت که برای طبقه EXE میباشد. دستور	4	ID /EW D	
است پس نوشتن در رجیستر فایل دارد.	1	ID/EX.Regwrite	
مشابه بالا	1	EX/MEM.Regwrite	
مشابه بالا	1	MEM/WB.Regwrite	
مقدار PC آدرس دستوری را مشخص می کند که در مرحله Fetch قرار دارد. یعنی	0.00002016	D.C.	
آدرس دستور lui .	0x0000301C	PC	
هنگامی این سیگنال صفر است که نیاز به تعلیق داشته باشیم. چون تعلیق نداریم	1	D. W. L.	
پس مقدار آن باید یک باشد.	1	PcWrite	
هر گاه لازم به خالی کردن خط لوله باشد، مقدار این سیگنال یک میشود. خط			
لوله در دو صورت خالی میشود: انشعاب و استثنا. در اینجا هیچکدام رخ نداده	0	ID.Flush	
است، پس مقدار سیگنال صفر است.			
مشابه بالا	0	IF.Flush	
مشابه بالا	0	EX.Flush	
چون استثنا رخ نداده است، پس مقدار این رجیستر بدون تغییر میماند.	بدون تغيير	EPC	

در سیکل ۹ نیز شرایط همانند سیکل ۸ است. نه تعلیق داریم، نه استثنا، نه پرش و نه انشعاب. نمودار تک سیکل ساعتی خط لوله برای سیکل ۹ به صورت زیر است:

Fetch	Decode	Execute	Memory	WriteBack
ori \$10,\$10,0xFFFF	lui \$10,0x7FFF	sw \$1,12(\$0)	addi \$1,\$1,15	add \$1,\$1,\$3

با توجه به نمودار بالا می توان مقدار سیگنالها را برای سیکل ۹ به صورت زیر حساب کرد:

دليل	مقدار	سيگنال
دستور sw در طبقه EXE قرار دارد. برای محاسبه آدرس حافظه لازم است مقدار رجیستر sw در ورودی اول ALU قرار گیرد یعنی نیاز به پیشفرستادن نداریم.	00	ForwardA
برای محاسبه آدرس حافظه به بلافصل نیز نیاز داریم.	00	ForwardB
دستور addi در طبقه MEM قرار گرفته است. این دستور I-Type میباشد و فیلد Rd برای آن بی معنی است اما توجه داشته باشید که رجیستر	0x1	EX/MEM.RegisterRd

ڎٳۺڲٳ؋ ښهينې

دانشگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر بخ کوئیز دوم

EX/MEM.RegisterRD همواره مقدار رجیستر مقصد دستوری که در مرحله		
MEM قرار دارد را نگهداری می کند. یعنی بسته به دستور مقدار آن با فیلد Rd یا		
Rt برابر است.		
مشابه سیکل ۸	0x1	MEM/WB.RegisterRd
lui نیاز به نوشتن در رجیستر فایل دارد	1	IF/ID.Regwrite
sw نبار به نوشتن در رجیستر فایل ندارد	0	ID/EX.Regwrite
addi نیاز به نوشتن در رجیستر فایل دارد	1	EX/MEM.Regwrite
add نیاز به نوشتن در رجیستر فایل دارد	1	MEM/WB.Regwrite
مشابه سیکل ۸	0x00003020	PC
مشابه سیکل ۸	1	PcWrite
مشابه سیکل ۸	0	ID.Flush
مشابه سیکل ۸	0	IF.Flush
مشابه سیکل ۸	0	EX.Flush
مشابه سیکل ۸	بدون تغيير	EPC

باز هم تا سیکل ۱۲ هیچ رخداد خاصی وجود ندارد. در سیکل ۱۲ نمودار تک سیکل ساعتی خط لوله به صورت زیر است:

F . 1	_		ori \$10,\$10,0xFFFF	. ,
Fetch	Decode	Execute	Memory	WriteBack

در این سیکل نیز از پرش، انشعاب و تعلیق خبری نیست. اما دستور در مرحله EXE دستور add میباشد که ممکن است باعث بروز است باعث بروز است باعث بروز استثنا شود اینکه دو دستور الا و ori باعث بارگذاری مقدار 0x7FFFFFFF در 10\$ میشوند و add رجیستر 10\$ را با خودش جمع میکند. مقدار 0x7FFFFFFF بزرگترین عدد مثبت ۳۲ بیتی است، پس حاصل جمع با خودش حتماً سریز خواهد کرد. پس در این سیکل استثنا رخ میدهد.

هنگامیکه در سیکل ۱۲ هستیم، واحد کنترل وجود سرریز را تشخیص میدهد اما در سیکل ۱۲ خط لوله خالی نمی شود بلکه در سیکل ۱۳ خالی می شود. لذا مقدار سیگنالها در سیگنال ۱۲ به صورت زیر است:

دليل	مقدار	سيگنال
\$10 باید به عنوان ورودی اول ALU قرار گیرد. دستورهای مرحله MEM و		
WB هر دو در این رجیستر مینویسند اما مقدار صحیح در مرحله MEM قرار	10	ForwardA
دارد.		
بازهم 10\$ باید به عنوان ورودی دوم ALU قرار گیرد. پس باید از مرحله MEM		
مقدار صحیح را بگیریم. لذا مقدار 01 مناسب است. (طبق شکل صورت سوال این	0.1	ForwardB
مقدار انتخاب شد. متاسفانه کتاب رویکرد ثابتی در ارائه Data Path ندارد و بسته	01	
به شکل، مقدار سیگنالهای کنترلی ممکن است تغییر کند)		
دستور ori باید در رجیستر 10\$ بنویسد.	0xA	EX/MEM.RegisterRd
دستور lui باید در رجیستر \$10 بنویسد (با وجود اینکه عدد ۱۰ در فیلد Rt این	O A	MEM/MD Desisted Dd
دستور قرار دارد)	0xA	MEM/WB.RegisterRd

دانشده ی مهندسی برق و کامپیوتر - معاری کامپیوتر پاینح کوئیز دوم



خرداد ۱۳۹۱

sw نیاز به نوشتن در رجیستر فایل ندارد	0	IF/ID.Regwrite	
add نبار به نوشتن در رجیستر فایل دارد	1	ID/EX.Regwrite	
ori نیاز به نوشتن در رجیستر فایل دارد	1	EX/MEM.Regwrite	
lui نیاز به نوشتن در رجیستر فایل دارد	1	MEM/WB.Regwrite	
مشابه سیکل ۸	0x0000302C	PC	
توجه داشته باشید که استثنا رخ داده اما استثنا نیاز به تعلیق ندارد و باید بلافاصله	1	PcWrite	
به روتین مدیریت استثنا پرش کند.	1	rewrite	
استثنا رخ داده پس باید خط لوله خالی شود.	1	ID.Flush	
استثنا رخ داده پس باید خط لوله خالی شود.	1	IF.Flush	
استثنا رخ داده پس باید خط لوله خالی شود.	1	EX.Flush	
آدرس دستور بعد از دستوری که موجب استثنا شده است در پشت رجیستر EPC			
قرار دارد اما تا لبه بالارونده کلاک اتفاق نیفتد، این مقدار درون EPC بارگذاری	بدون تغيير	EPC	
نمىشود.			

اکنون لبه بالارونده کلاک اتفاق میافتد و وارد سیکل ۱۳ میشویم. پردازنده به آدرس روتین مدیریت استثنا برای سرریز یعنی 0x80000180 پرش می کند و خط لوله خالی می شود. توجه کنید که طبق مثال کتاب، مرحله WB خالی نمی شود!!!

ĺ	Fetch	Decode	Execute	Memory		WriteBack
	??	nop	nop	nop	ori	\$10,\$10,0xFFFF

به جای ؟؟ اولین دستور روتین مدیریت استثنا یعنی دستور موجود در آدرس 0x80000180 قرار می گیرد:

دلیل	مقدار	سیگنال
برای nop نیاز به Forwarding نداریم	00	ForwardA
برای nop نیاز به Forwarding نداریم	00	ForwardB
دستور nop در رجیستر صفر مینویسد.	0x0	EX/MEM.RegisterRd
دستور ori در رجیستر ۱۰ مینویسد	0xA	MEM/WB.RegisterRd
nop نیاز به نوشتن ندارد.	0	IF/ID.Regwrite
nop نیاز به نوشتن ندارد.	0	ID/EX.Regwrite
nop نیاز به نوشتن ندارد.	0	EX/MEM.Regwrite
ori نیاز به نوشتن دارد.	1	MEM/WB.Regwrite
آدرس دستور فعلى	0x80000180	PC
nop موجب هیچ عملی نمیشود پس تعلیق ندارد.	1	PcWrite
استثنا رخ داده و خط لوله خالی شده. دیگر نیاز به خالی کردن خط لوله نیست.	0	ID.Flush
مشابه بالا	0	IF.Flush
مشابه بالا	0	EX.Flush
دقت کنید که دستور add که در آدرس 0x00003024 قرار دارد موجب استثنا		
شده است اما همواره آدرس دستور بعدی در EPC قرار می گیرد و وظیفه کم کردن	0x00003028	EPC
عدد ۴ بر عهده روتین مدیریت استثنا است.		

دانسگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر اسخ کوئینه .ه مه

خرداد ۱۳۹۱



باسنح سوال ۲)

در حالت غیرخط لوله پردازنده می تواند تک سیکلی (Single-Cycle) یا چند سیکلی (Multi-Cycle) باشد. برای هنگامیکه پردازنده چند سیکلی باشد به اطلاعات بیشتری از جمله واحدهای مورد نیاز در اجرای هر دستور نیاز داریم. پس با توجه به اطلاعات صورت سوال، مقصود حالت تک سیکلی است. در این حالت تمام قسمتهای پشت سر هم قرار گرفته و طول سیکل برابر تا مجموع تاخیر آنها خواهد بود:

$$Single - Cycle \ CPU \ Cycle = \$9 + \$9 + \$9 + \$7 + \$4 + \$6 = \$9$$

اگر تعداد دستورها را n فرض کنیم. زمان اجرای تک سیکلی برابر است با:

 $Single - Cycle\ CPU\ Time = IC.\ CPI.\ Period = n \times 1 \times 19$

دقت کنید که در پردازندههای تک سیکلی، CPI برای تمامی دستورها برابر یک است. چون طبق تعریف، معماری تک سیکل معماری است که تمامی دستورها در یک سیکل اجرا شوند. پس CPI برای همه دستورها یک است.

در حالت خط لوله، طول سیکل برابر است با بزرگترین تاخیر بین همه قسمتها بعلاوه تاخیر ثباتهای خط لوله. پس:

Pipeline CPU Cycle =
$$94 + 1 = 90$$

تعداد دستورها n و تعداد طبقات خط لوله Δ است. لذا:

Pipeline CPU Time =
$$(n + \Delta - 1) \times \beta \Delta$$

در نتیجه تسریع برابر است با:

تسریع =
$$\frac{19 \cdot n}{80n + 8 \times 80}$$

حداکثر تسریع هنگامی اتفاق میافتد که تعداد دستورها بسیار بزرگ باشد $(n o \infty)$ و تعلیق ایجاد نشود (یعنی هیچگاه در خط لوله، حباب نداشته باشیم. پس حدکثر تسریع برابر است با:

تسریع
$$\lim_{n \to \infty} = 1$$
 تسریع $= \frac{19.0}{50} = 7/97$

پس گزینه «الف» صحیح است.

دانسگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر باخ کوئنر دوم

خرداد ۱۳۹۱



یاسنح سوال ۳) پ

راه اول:

طبق صورت سوال رویکرد اتخاذ شده برای انشعاب رویکرد تعلیق است. هرجا رویکرد تعلیق اختیار شود به این معنی است که میتوان به تعداد کافی nop درج کرد تا دیگر لازم نباشد تعلیق به صورت سختافزاری انجام شود (در این صورت تعداد سیکلهای لازم برای اجرای هر یک از دستورها، تعداد طبقات خط لوله میباشد). پس از هر ۱۹ دستور معمولی، یک انشعاب وجود دارد. کافی است پس از هر انشعاب به جز دستور انشعاب آخر، ۷ دستور nop قرار دهیم. پس تعداد nopهای اضافه شده برابر است با:

۱۰۰ منافه شده محداد
$$nop$$
 اضافه شده $imes \left(rac{ ext{1} \cdot \cdot}{ ext{7} \cdot} - ext{1}
ight) = ext{7}$

عدد $\frac{\dots}{\tau}$ تعداد دستورهای انشعاب است. پس تعداد کل دستورها پس از افزودن nop برابر است با:

اجرا زمان
$$\frac{1 \cdot ns}{1 \cdot \lambda} = 1 \cdot \lambda + 1 \cdot \lambda = 1 \cdot \lambda$$

راه دوم:

اگر رویکرد اتخاذ شده برای یک دستور خاص، تعلیق باشد، آن دستور مرزی است که دستورهای قبل و بعد آنرا از نظر زمان اجرایی از هم مستقل می کند. یعنی در این سوال هر دستور انشعاب باعث می شود که دستورهای قبل و بعد آن از نظر زمان اجرایی همانند دو برنامه مجزا عمل کنند. پس زمان اجرای برنامه برابر است با تعداد دستورهای انشعاب ضرب در زمان اجرای بخشهای مستقل. تعداد دستورهای انشعاب $\frac{1 \cdot \cdot \cdot}{1 \cdot 1}$ است. پس زمان اجرای هر ۲۰ دستور ۲۰ دست

زمان اجرا
$$=$$
۲۷۰ × ۵ = ۱۳۵۰ ns

پس گزینه «ج» صحیح است.

دانشگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر باسخ کوئنر دوم



خرداد ۱۳۹۱

یاسنح سوال ۴) پ

حداکثر تسریع در صورت عدم وجود تعلیق رخ می دهد برابر است با تعداد طبقات خط لوله. در صورت سوال ذکر شده که مشکلات وابستگی داده و دسترسی حافظه نداریم. معنی آن عدم تعلیق است. لذا حداکثر تعلیق ۱۱ است.

حداقل هنگامی حاصل می شود که از تعلیق برای پرشها استفاده می کنیم. یعنی در صورت برخورد با پرش تا خروج آن از خط لوله، حباب وارد خط لوله کنیم. این بدان معنی است که دستور پرش تکههایی در برنامه ایجاد می کند که از نظر زمان اجرا مستقل هستند.

فرض می کنیم k طبقه خط لوله داشته باشیم و n تعداد کل دستورها و m تعداد دستورهای پرش باشد. همچنین فرض می کنیم پرش اول بعد از $n_{\gamma} - 1$ دستور و ... تعداد سیکل کل برابر است با مجموع سیکلهای لازم برای هر مجموعه مستقل:

تعداد سیکل کل خط لوله
$$=\left(n_{_1}+k-{_1}
ight)+\left(n_{_7}+k-{_1}
ight)+\cdots+\left(n_m+k-{_1}
ight)$$
 $=\sum_{i=1}^m\left(n_i+k-{_1}\right)=n+m\left(k-{_1}\right)$

پس زمان اجرا برای پریود T برابر است با:

زمان اجرا خط لوله
$$= \left(n + m\left(k - 1\right)\right)T$$

در این سوال ده درصد دستورها پرش هستند . پس $m=\cdot/۱$ با جایگذاریم داریم:

زمان اجرای تک سیکل نیز برابر است با

زمان اجرا تک سیکل
$$= 11nT$$

داقل تسریع =
$$\frac{11nT}{7nT} = \Delta/\Delta$$

یس گزینه «ب» صحیح است.

دانسگده ی مهندسی برق و کامپیوتر - معاری کامپیوتر



خرداد ۱۳۹۱

باسنح ۵)

در صورت سوال مشخص نشده که رویکرد اتخاذ شده برای دستورهای پرش چیست. این سوال را برای رویکرد تعلیق و فرض عدم پرش حل میکنیم. حل برای رویکردهای دیگر مخاطرات کنترلی نیاز به اطلاعات بیشتری دارد که در سوال موجود نیست.

بر ماسح کوئنر دوم

رویکرد (همیشه) تعلیق:

در این رویکرد چه پرش انجام شود چه نشود، حباب وارد خط لوله میشود. لذا فرقی ندارد که پرش انجام شود یا نه. زمان اجرای بدون خط لوله برابر است با

زمان اجرا بدون خط لوله
$$= ($$
۲۰ + ۸ + ۲۰ + ۱۲ $) \times n =$ ۶۰ n

طبق سوال قبل زمان اجرای خط لوله از رابطه $m=\cdot/ ext{n}$ است. پس $\left(n+m\left(k- ext{1}
ight)
ight)T$ است. پس

زمان اجرا خط لوله =
$$\left(n+\cdot/\ln\left(\mathfrak{r}-1\right)\right) imes \mathfrak{r} \cdot = \mathfrak{r}$$
 زمان اجرا خط لوله

پس تسریع برابر است با:

تسریع =
$$\frac{\mathbf{r} \cdot \mathbf{n}}{\mathbf{r} \cdot \mathbf{n}} = \mathbf{r} / \mathbf{r}$$

پس گزینه «الف» صحیح است.

رویکرد فرض عدم پرش (تعلیق در صورت پرش)

زمان اجرای بدون خط لوله همانند رویکرد قبل برابر با ho n است. فرمول زمان اجرای خط لوله همانند رویکرد قبل است با این تفاوت که چون در نیمی از موارد پرش اتفاق می افتد، تعداد دستورهای پرش که انجام می شوند برابر با $m=rac{
ho / n}{r} = r/r$ است. لذا:

زمان اجرا خط لوله
$$= \left(n + \cdot / \cdot \Delta n \left(\mathfrak{r} - \mathfrak{t} - \mathfrak{t} \right)\right) \times \mathfrak{r} \cdot = \mathfrak{r} \mathfrak{r} n$$

پس تسریع برابر است با:

تسریع =
$$\frac{\beta \cdot n}{\tau \pi n} = \tau / \beta$$

پس گزینه «ج» صحیح است.

دانشده ی مهندسی برق و کامپیوتر - معاری کامپیوتر





ياسنح سوال عر)

مشخص نیست که مقصود سوال از پیادهسازی معمولی تک سیکلی است یا چند سیکلی. این سوال را برای هر دو حالت حل می کنیم. تک سیکلی:

زمان اجرا بدون خط لوله
$$(1\cdot + \vee + \vee + \vee + \vee + \vee) \times n = \mathfrak{f}\mathfrak{s}n$$
 زمان اجرا بدون خط لوله
$$(n+\Delta-1)\times \vee = (n+\Delta+1) \times (n+\Delta+1)$$
 زمان اجرا خط لوله
$$(n+\Delta-1)\times \vee = (n+\Delta+1)\times (n+\Delta+1)$$

$$(n+\Delta+1)\times \vee = (n+\Delta+1)\times (n+\Delta+1)\times (n+\Delta+1)$$

$$(n+\Delta+1)\times \vee = (n+\Delta+1)\times (n+\Delta+1$$

که در هیچیک از این گزینهها نیست.

چند سیکلی:

در این حالت زمان اجرای دستورات متفاوت است. زمان اجرای بدون خط لوله برابر است با:

مان اجرا بدون خط لوله
$$j=49 \times \cdot /7n + 74 \times \cdot /7n + 74 \times \cdot /7n + 74 \times \cdot /7n = 79n$$

چون خط لوله با تعداد طبقات متفاوت داریم، زمان اجرای نوعهای مختلف دستور با هم متفاوت است (در MIPS خط لوله تک با تعداد طبقات ثابت داشتیم)

زمان اجرا	درصد وقوع (درصد)	گروه
$17(\Delta + \cdot /7n - 1)$	۲٠	الف
$17(+\cdot/+n-1)$	۴٠	ب
$17(+\cdot/7n-1)$	۲٠	ج
$(r + \cdot /rn - 1)$	۲٠	ى
$197 + (n - f) \times 17$	زمان اجرای کل:	

در نتیجه تسریع برابر است با:

تسریع
$$= \frac{\mathsf{r}\mathsf{s}n}{\mathsf{n}+(n-\mathsf{f})\times\mathsf{n}} = \mathsf{r}$$

یس گزینه «د» صحیح است.

موفق باثید گروه عل تمرین