

Université Libre de Bruxelles

Synthèse

Circuits logiques et numériques ELEC-H-305

Auteur:

Cédric Hannotier

Professeur:

Dragomir Milojevic

Année 2015 - 2016

Appel à contribution

Synthèse Open Source



Ce document est grandement inspiré de l'excellent cours donné par Dragomir Milojevic à l'EPB (École Polytechnique de Bruxelles), faculté de l'ULB (Université Libre de Bruxelles). Il est écrit par les auteurs susnommés avec l'aide de tous les autres étudiants et votre aide est la bienvenue! En effet, il y a toujours moyen de

l'améliorer surtout que si le cours change, la synthèse doit être changée en conséquence. On peut retrouver le code source à l'adresse suivante

https://github.com/nenglebert/Syntheses

Pour contribuer à cette synthèse, il vous suffira de créer un compte sur *Github.com*. De légères modifications (petites coquilles, orthographe, ...) peuvent directement être faites sur le site! Vous avez vu une petite faute? Si oui, la corriger de cette façon ne prendra que quelques secondes, une bonne raison de le faire!

Pour de plus longues modifications, il est intéressant de disposer des fichiers : il vous faudra pour cela installer LATEX, mais aussi git. Si cela pose problème, nous sommes évidemment ouverts à des contributeurs envoyant leur changement par mail ou n'importe quel autre moyen.

Le lien donné ci-dessus contient aussi le README contient de plus amples informations, vous êtes invités à le lire si vous voulez faire avancer ce projet!

Licence Creative Commons

Le contenu de ce document est sous la licence Creative Commons : Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0). Celle-ci vous autorise à l'exploiter pleinement, compte- tenu de trois choses :



- 1. Attribution; si vous utilisez/modifiez ce document vous devez signaler le(s) nom(s) de(s) auteur(s).
- 2. Non Commercial; interdiction de tirer un profit commercial de l'œuvre sans autorisation de l'auteur
- 3. Share alike; partage de l'œuvre, avec obligation de rediffuser selon la même licence ou une licence similaire

Si vous voulez en savoir plus sur cette licence :

http://creativecommons.org/licenses/by-nc-sa/4.0/

Merci!

Table des matières

1	\mathbf{Sys}	tèmes de numérotation
	1.1	Représentation des nombres
	1.2	Conversions
	1.3	Opération arithmétiques
	1.4	Nombres négatifs
		1.4.1 Signe et Valeur Absolue (SVA)
		1.4.2 Complément à la base
		1.4.3 Overflow en C_2
	1.5	Virgule flottante : Forme généralisée
		1.5.1 Standard IEEE 754
2	Coc	des correcteurs d'erreurs et Algèbre de Boole
	2.1	Code
		2.1.1 Codes pondérés
		2.1.2 Codes non-pondérés
		2.1.3 Codes correcteurs
	2.2	Algèbre de Boole
		2.2.1 Définition
		2.2.2 Algèbre de Boole à 2 valeurs
	2.3	Fonctions logiques
	_	2.3.1 Représentation des fonctions logiques
	2.4	Réalisation matérielle
3	Fon	actions Booléennes et circuits logiques 15
	3.1	Fonctions Booléennes
		3.1.1 Fonction logique
	3.2	Modes de représentation
		3.2.1 Tables de Vérité
		3.2.2 Expression algébriques
	3.3	Simplification
	3.4	Logique à 2 et à plusieurs niveaux
		3.4.1 Expansion de Boole (Shannon)
4	Sim	aplification des fonctions logiques : K-Maps 20
	4.1	Méthodes de simplification
	4.2	Tables de Karnaugh
		4.2.1 Notion de sous-cube dans un n-cube
	4.3	Simplification des fonctions logiques avec les K-Maps
	=	4.3.1 Méthode de simplification (algorithme)

		4.3.2 Remarque	
	4.4	Fonctions non-complètement spécifiées	24
5	Synt	thèse de circuits et Quine Mc.Cluskey	2 6
	5.1	Synthèse des circuits à partir de spécification verbales	26
	5.2	Additionneurs re-visités	26
		5.2.1 Addition bit à bit	26
		5.2.2 Additionneur Carry Look Ahead (CLA)	27
	5.3	Encodeurs de priorité	28
	5.4	Simplification des fonctions : Méthode Quine-Mc.Cluskey	28
		5.4.1 Étape 1 : Analyse	28
		5.4.2 Étape 2 : Couverture de la fonction	31
	5.5	Problème des aléas	33
		5.5.1 Temps de commutation	33
		5.5.2 Glitch	34
		Siol Glock First F	0.1
6		cuits séquentiels	36
	6.1	Introduction	36
		6.1.1 Exemple	36
	6.2	Systèmes séquentiels formellement	37
	6.3	Représentation des systèmes séquentiels	37
		6.3.1 Graphe d'état	38
		6.3.2 Table de Huffman	38
7	Synt	thèse et optimisation des circuits séquentiels	41
•	7.1		41
	•••	7.1.1 Codage des états	42
	7.2	Simplification de la table primitive des états	44
	1.2	7.2.1 Réduction du nombre d'état	44
	7.3	Synthèse d'un flip-flop D	46
	1.0	7.3.1 D-Latch:	46
		7.3.2 Flip-flop D (edge triggered)	46
	7.4	Différents organes de mémoire	50
	1.4		
	7 5	1 1	
	7.5	Courses critiques	53
		7.5.1 Origine du problème des courses critiques	53
		7.5.2 Courses critiques et circuits logiques	54
	= 0	7.5.3 Méthodes de résolution des courses critiques pour des circuits asynchrones	55
	7.6	Syntèses de la fonction de sortie	57
	7.7	Machine de Meally	58
		7.7.1 Synthèse de sortie	59
		7.7.2 Fusionnement	59
	7.8	Aspects temporels des circuits séquentiels	60
		7.8.1 Flip-flop D	60
	7.9	Moore ou Meally?	61
	7.10	Circuits synchrones	62
		7.10.1 Performance	63
		7.10.2 Organe de mémoire = flip flop	63

Chapitre 1

Systèmes de numérotation

1.1 Représentation des nombres

Soit un nombre N en base r, sa forme généralisé s'écrit :

$$N = \sum_{i=0}^{i=n} a_i r^i + \sum_{j=1}^{i=m} b_j r^{-j}$$
Partie entière Partie fractionnaire (1.1)

Les indexes i, j s'appellent les poids. On distingue 2 parties :

- Partie entière : n+1 chiffres (a_0,\ldots,a_n)
 - -i = n: bit de poids plus fort (Most Significant Bit (MSB))
 - i=0 : bit de poids le plus faible (Least Significant Bit (LSB), donné par $\frac{N-a_0}{r}$)
- Partie fractionnaire : m chiffres (b_1, \ldots, b_m)

Parmi l'infinité de bases r possibles, on en distingue 4:

1.2 Conversions

De manière générale, pour passer d'une base p à une base q, on fera $(N)_p \to (N)_{10} \to (N)_q$.


Pour passer de la base p à la base 10, il suffit de réécrire le nombre sous sa forme générale et de calculer le résultat.

Pour passer de la base 10 à la base q, il faut séparer la partie entière de la fractionnaire :

— Partie entière : diviser par la base q, noter le reste de la division et répéter l'opération jusqu'à ce que le nombre soit plus petit que q. Une fois le résultat obtenu, le chiffre résultant se lit dans le sens **contraire** que celui du calcul. Exemple :

Type	Base
Décimale	$\{0,1,2,3,4,5,6,7,8,9\}$
Binaire	$\{0,\!1\}$
Octal	$\{0,1,2,3,4,5,6,7\}$
Hexadécimal	$\{0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F\}$

Tableau 1.1 – Bases utiles



— Partie fractionnaire : écrire la partie fractionnaire sous la forme 0.xxx..., la multiplier par q, noter la partie entière, réinitialiser la partie entière à 0 et répéter l'opération. Le nombre résultant se lit dans le **même** sens que celui du calcul. Exemple :

	.4375	x5	2.1875	2	
	.1875	x5	0.9375	0	
	.9375	x5	4.6875	4	
	.6875	x5	3.4375	3	
Şens de	.4375	x5	2.1875	2	↓ Sens de
calcul	.1875	x5	0.9375	0	lecture

 Λ Faire gaffe avec l'hexadécimal, ne pas oublier de remplacer les chiffres >9 par les lettres correspondantes

Néanmoins, dans le cas des bases utiles (Tableau 1.1), on préférera passer par la base 2. En effet, il suffit de regrouper les chiffres par groupe de x (2^x = nouvelle base), exemple : x = 4 pour la base 2 \leftrightarrow 16). On regroupera les chiffres en partant de part et d'autre de la virgule.

Base	1	Nombre						
10		245						
2	11110101							
Par 3	11	110	101					
8	3	6	5					
Par 4		1111	0101					
16		F	5					

Base	١	Nombre	9
16			
2	0001	0010	
Par 3	111	110	010
8	7	6	2

Figure 1.1 – Conversion entre bases utiles

∆Surtout ne pas oublier les chiffres manquants pour la partie fractionnaire

Astuce En binaire, lorsqu'un nombre est composé majoritairement de 1 et qu'on veut sa valeur, comme le nombre 111110010, comptez le nombre de chiffre $\Rightarrow x$, faire $2^x - 1$ et soustraire

 2^{i} (i = poids de chaque 0). Dans notre exemple :

$$(111110010)_2 = (?)_{10} \tag{1.2}$$

$$x = 9 \tag{1.3}$$

$$2^9 - 1 = (511)_{10} \tag{1.4}$$

$$511 - 2^0 - 2^2 - 2^3 = (498)_{10} (1.5)$$

$$(111110010)_2 = (498)_{10} \tag{1.6}$$

1.3 Opération arithmétiques

Les additions, soustractions, multiplications et divisions se déroulent comme en base 10, si ce n'est qu'au lieu de reporter quand on arrive au-dessus de 9, on reporte quand on arrive au dessus de la base-1 (grosso modo). Voir TP 1

Remarque dans le cas de codage binaire sur 8 bits (chiffre maximum 255), si l'on fait 236 + 170, nous obtenons un chiffre au-dessus de la limite pour 8 bits, nous aurons donc un $9^{\text{ème}}$ bit. Le résultat sera donc tronqué car codé sur 8 bits. Ce problème de débordement s'appelle l'overflow

1.4 Nombres négatifs

En binaire, il existe 3 modes de représentation pour les nombres négatifs :

- 1. Signe et Valeur Absolue (SVA)
- 2. Complément à la base (C_1)
- 3. Complément à 2 (C_2)

1.4.1 Signe et Valeur Absolue (SVA)

Par convention:

- 1 bit réservé pour le signe tel que :
 - -0 = positif
 - -1 = négatif
- le reste réservé pour la valeur absolue

Ainsi, sur un mode à 8 bits, on peut représenter des chiffres $\in [-127, 127]$

Pour faire des opérations arithmétiques avec cette notation, il faut :

- 1. Comparer les signes pour déterminer le signe des résultats
- 2. Comparer la magnitude des nombres pour déterminer le sens $(A < B \rightarrow B A, A > B \rightarrow A B)$

Niveau matériel, c'est galère...

1.4.2 Complément à la base

Complément à 1 (C_1)

Cette notation est valable \forall base. Le principe est de faire la soustraction comme une addition. Soit 2 nombre A et B, en base r, codés sur m chiffres

$$A - B = A + (-B) \tag{1.7}$$

$$= A + (r^m - B) = A + B'$$
 où $B' = \text{complément à la base } r$
$$B + B' = r^m$$
 (1.8)

Mais pour arriver à ça, il faut quand même faire la soustraction $r^m - B$. Réorganisons

$$B' = (r^m - B) = ((r^m - 1) - B) + 1 \tag{1.9}$$

 $(r^m-1)-B$ est un complément de chaque chiffre de B

$$(r^{m}-1)-B = \underbrace{((r-1)(r-1)\dots(r-1)-(b_{m-1}b_{m-2}\dots b_{0})}_{\text{\triangle Concaténation}}$$
 (1.10)

$$= ((r-1) - b_{m-1}((r-1)b_{m-2})\dots((r-1) - b_0)$$
(1.11)

$$=b'_{m-1}\ b'_{m-2}\dots\ b'_0\tag{1.12}$$

Cette méthode est très pratique en **binaire**, chaque chiffre est simplement inversé! Seul problème, nous avons 2 manière de représenter le 0 (sur 8 bits : 0000000 et 11111111). Les opérations arithmétique en C_1 sont faisable mais comporte parfois quelques cas particuliers.

Complément à 2 (C_2)

Au lieu d'utiliser le complément à $1: B' = (r^m - 1) - B$, on utilise le complément à $2: B' = (r^m - 1) - B + 1$. Grosso modo, on ajoute 1 au complément à 1. Contrairement à C_1 et SAV, on peut représenter les nombre $\in [-128, 127]$ et nous n'avons qu'une notation pour 0. La conséquence de tout ça est qu'il sera beaucoup plus facile de faire des opération arithmétique (soustraction \Rightarrow sommation). Seul problème, l'overflow...

Méthode de conversion pour complément

Nous utiliserons la plupart du temps le complément à 2. Pour convertir un nombre en complément à 1 ou 2 rien de plus simple :

- 1. Prendre la valeur absolue du nombre en **base 2** et compléter avec des 0 pour avoir les m bits demandés
- 2. Si le nombre est négatif :
 - (a) Inverser chaque bit $\Rightarrow C_1$
 - (b) $C_1 + 1 \Rightarrow C_2$

1.4.3 Overflow en C_2

une règle très simple permet de savoir si nous somme en overflow ou si le bit débordant peut être oublié sans risque

Si les 2 derniers bits du résultats sont **différent** $(01 \text{ ou } 10) \Rightarrow \mathbf{OK}$ Si les 2 derniers bits du résultats sont **les mêmes** $(11 \text{ ou } 00) \Rightarrow \mathbf{Overflow}$

1.5 Virgule flottante : Forme généralisée

Les nombres en virgule fixe à 32 ou 64 bits limitent fortement les calculs et augmenter le nombre de bit n'est pas une solution \rightarrow Nombre en virgule flottante :

$$N = mantisse \times (base)^{exposant} \tag{1.13}$$

1.5.1 Standard IEEE 754

On distingue 2 types de précision :

— Simple précision : 32 bits

Nombre de bits	1	8	23
Type	Signe de la mantisse	Exposant (0 à 255)	Fraction normalisée
Biais		127	

Tableau 1.2 – IEEE 754 - Simple Précision

— Double précision : 64 bits

Nombre de bits	1	11	52
Type	Signe de la mantisse	Exposant (0 à 2047)	Fraction normalisée
Biais		1023	

Tableau 1.3 – IEEE 754 - Double Précision

Pour convertir un chiffre en virgule flottante il faut :

- 1. Convertir le nombre en binaire
- 2. Mettre sous forme 1.abcd... ($\times x$)
- 3. Déterminer le signe (0 ou 1, voir sous-section 1.4.1)
- 4. Calculer l'exposant : E = x + biais
- 5. Écrire la mantisse (abcd...)

 \triangle Le 1 de 1.abcd... n'est pas a écrire dans la mantisse

Chapitre 2

Codes correcteurs d'erreurs et Algèbre de Boole

2.1 Code

Pour pouvoir, en binaire, représenter les chiffres de 0 à 9, il nous faut au minimum 4 bits $(\log_2 10)$. Donc, nous perdons 6 codes du à l'arrondissement à 4 bits (1010, 1011, 1100, 1101, 1101 et 1111). En octal et hexadécimal, c'est plus pratique car il n'y a pas de perte du à l'arrondissement $(\log_2 8 = 3$ et $\log_2 16 = 4)$.Il y a donc, d'autres façons de coder en fonction de l'utilisation qu'on en fait. On en distingue 3 classes :

- 1. Codes pondérés (weighted codes)
 - 8421 Binary coded Decimal (BCD) où chaque chiffre est codé séparément
 - Codes auto-complémentaires
 - 2421 Code
 - Code excédent 3 (Excess 3)
- 2. Codes non-pondérés
 - Code Gray (code cyclique)
 - American Standard Code for Information Interchage (code ASCII)
- 3. Code détecteurs d'erreur

2.1.1 Codes pondérés

Voici une table pour bien comprendre comment fonctionnent les codes auto-complémentaires (le - de -3 correspond au chiffre négatif)

Décimal	8421 (BCD)	2421	642-3
0	0000	0000	0000
1	0001	0001	0101
2	0010	0010	0010
3	0011	0011	1001
4	0100	0100	0100
5	0101	1011	1011
6	0110	1100	0110
7	0111	1101	1101
8	1000	1110	1010
9	1001	1111	1111

Tableau 2.1 – Code auto-complémentaire

Addition en BCD

L'addition en BCD est simple, on additionne par 4 bits (chaque chiffre composant la base 10). Si le chiffre est ≥ 10 (i.e. 1010), on ajoute +6 (0110)₂ car cela correspond à un report de 10 en binaire. En effet, regroupé par 4 correspond à de l'hexadécimal, du coup, pour passer de 10 à 0, il faut ajouter 6 ($A \stackrel{+1}{\rightarrow} B \stackrel{+1}{\rightarrow} \dots \stackrel{+1}{\rightarrow} F \stackrel{+1}{\rightarrow} 0$). Exemple :

532	0101	0011	0010
+268	+0010	0110	1000
	1	1	
800	1000	1010	1010
		0110	0110
	(1000	0000	0000)2
	1	1	Ţ
	(8	0	

2.1.2 Codes non-pondérés

Code Gray

Le code Gray est un code suivant le principe de *Look-up Table*, c'est-à-dire que la conversion ne suit pas une règle mais une table de correspondance associant des valeurs. Le principe du Gray est que 2 codes voisins ne diffèrent que par la valeur d'un bit.

Décimal	Gray
0	000
1	001
2	011
3	010
4	110
5	111
6	101
7	101

Tableau 2.2 – Code Gray

Code ASCII

Le code ASCII est utilisé pour coder les caractères dans des systèmes de traitement numérique, comme les majuscules, les signes de ponctuation, et cetera. Le code est basé sur 8 bits, donc 256 possibilités, mais en réalité, on en utilise que 128.

Decimal	Hex	Char	Decimal	Hex	Char	Decimal	Hex	Char	Decimal	Hex	Char
0	0	[NULL]	32	20	[SPACE]	64	40	@	96	60	`
1	1	[START OF HEADING]	33	21	1	65	41	Α	97	61	а
2	2	[START OF TEXT]	34	22	п	66	42	В	98	62	b
3	3	[END OF TEXT]	35	23	#	67	43	C	99	63	C
4	4	[END OF TRANSMISSION]	36	24	\$	68	44	D	100	64	d
5	5	[ENQUIRY]	37	25	%	69	45	E	101	65	e
6	6	[ACKNOWLEDGE]	38	26	&	70	46	F	102	66	f
7	7	[BELL]	39	27	1	71	47	G	103	67	g
8	8	[BACKSPACE]	40	28	(72	48	H	104	68	h
9	9	[HORIZONTAL TAB]	41	29)	73	49	1	105	69	i
10	Α	[LINE FEED]	42	2A	*	74	4A	J	106	6A	j
11	В	[VERTICAL TAB]	43	2B	+	75	4B	K	107	6B	k
12	С	[FORM FEED]	44	2C	,	76	4C	L	108	6C	1
13	D	[CARRIAGE RETURN]	45	2D		77	4D	M	109	6D	m
14	E	[SHIFT OUT]	46	2E		78	4E	N	110	6E	n
15	F	[SHIFT IN]	47	2F	1	79	4F	0	111	6F	0
16	10	[DATA LINK ESCAPE]	48	30	0	80	50	P	112	70	р
17	11	[DEVICE CONTROL 1]	49	31	1	81	51	Q	113	71	q
18	12	[DEVICE CONTROL 2]	50	32	2	82	52	R	114	72	r
19	13	[DEVICE CONTROL 3]	51	33	3	83	53	S	115	73	S
20	14	[DEVICE CONTROL 4]	52	34	4	84	54	T	116	74	t
21	15	[NEGATIVE ACKNOWLEDGE]	53	35	5	85	55	U	117	75	u
22	16	[SYNCHRONOUS IDLE]	54	36	6	86	56	V	118	76	v
23	17	[ENG OF TRANS. BLOCK]	55	37	7	87	57	W	119	77	w
24	18	[CANCEL]	56	38	8	88	58	X	120	78	X
25	19	[END OF MEDIUM]	57	39	9	89	59	Y	121	79	у
26	1A	[SUBSTITUTE]	58	3A	:	90	5A	Z	122	7A	Z
27	1B	[ESCAPE]	59	3B	;	91	5B	[123	7B	{
28	1C	[FILE SEPARATOR]	60	3C	<	92	5C	\	124	7C	T.
29	1D	[GROUP SEPARATOR]	61	3D	=	93	5D	1	125	7D	}
30	1E	[RECORD SEPARATOR]	62	3E	>	94	5E	^	126	7E	~
31	1F	[UNIT SEPARATOR]	63	3F	?	95	5F	_	127	7F	[DEL]

FIGURE 2.1 – Table ASCII

2.1.3 Codes correcteurs

Distance de Hamming quantifie la distance (la différence) entre 2 séquences de symboles (ex: d(0111, 1010) = 3).

n-cube cube à n dimensions (2^n sommets) où chaque n-bit string est représenté par un des sommets. Les sommets adjacents ont une distance de Hamming de 1.




Figure 2.2 – n-cube pour n = 3

Principe général

Sur n-bits, on peut coder 2^n mots différents, si on rajoute 1 bit, nous avons 2^n mots supplémentaires. Nous pouvons donc grâce à cela, définir n mots qualifié d'erronés, ce qui sera utile pour détecter les erreurs (comme des erreurs de transmission).

Codes de parité paire ou impaire (even (odd) parity codes)

On code les mots de n-bits sur (n+1) bits, ainsi nous avons autant de mots corrects que d'erronés. Le critère de correction est défini par le (n+1)ème bit.

Il faut compter le nombre de 1 et suivre la convention définie. Les 2 conventions sont :

- Bit de parité paire : 1 si c'est un nombre **impair**
- Bit de parité impair : 1 si c'est un nombre pair

Lors du calcul de parité, on peut ou non tenir compte du bit de parité (le $(n+1)^{\text{ème}}$). Ici, on en tiendra pas compte.

Ce qui est intéressant, c'est de rajouter un bit de parité pour chaque poids (pour m-mots de n-bits, nous aurions donc des mots de n+1 pour le bit de parité et m+1 mot pour le bit de parité de poids). Ainsi, nous pourrions déterminer exactement le bit qui est erroné.



2.2 Algèbre de Boole

2.2.1 Définition

Algèbre de Boole est un quadruplet $\{B,',\cdot,+\}$ où $\begin{cases} B & \text{est un ensemble de 2 valeurs} \\ ' & \text{est l'opérateur de complément (parfois symbole } \bar{}) \\ \cdot & \text{est l'opérateur } \mathbf{et} \\ + & \text{est l'opérateur } \mathbf{ou} \end{cases}$

En fonction des définitions des opérateurs, on peut définir plusieurs algèbre de Boole. On ne s'intéressera ici que de celle-ci pour 2 valeurs.

2.2.2 Algèbre de Boole à 2 valeurs

Définition

L'algèbre de Boole à 2 valeurs est défini par (introduite par Shannon) :

$$B = \{0,1\}$$

$$0 = \text{faux}$$

$$1 = \text{vrai}$$

$$+ = \text{ou inclusif (or)}$$

$$\cdot = \text{et (and)}$$

Les opérateurs + et \cdot peuvent être définis par **Tables de Vérités** (TdV) suivantes :

x	y	$x \cdot y$	x	y	x+y
0	0	0	0	0	0
0	1	0	0	1	1
1	0	0	1	0	1
1	1	1	1	1	1

Le nombre de variables (=a) détermine le nombre de lignes de la TdV (2^a) . On remarque entre autre une petite propriété des TdV sur la valeur de chaque variable. Le LSD (ici y), se définit comme : $0, 1, 0, 1, \ldots$ ensuite (ici x) : $00, 11, 00, 11, \ldots$ et encore après $0000, 1111, 0000, \ldots$ Donc chaque variable répète sa valeur 2^n fois où n = poids de chaque variable.

Axiomes

E. V. Huntigton posa 6 axiomes pour le cas de l'algèbre de Boole à 2 valeurs $B = \{0, 1\}$. Ces axiomes sont vérifiables par TdV. Les axiomes sont :

- Axiome 1. B est **fermé** pour + et pour \cdot

		x	y	$x \cdot y$		\boldsymbol{x}	y	x + y
$\frac{x}{0}$	x'			0	-	0	0	0
0	1			0		0	1	1
1	0	1	0	0		1	0	1
	'	1	1	1		1	1	1 1 1

– Axiome 2. B a un **neutre** pour + (noté 0) et pour · (noté 1)

$$\begin{array}{lll}
0+0=0 & & 0 \cdot 1=0 \\
1+0=1 & & 1 \cdot 1=1
\end{array}$$
 (2.1)

- Axiome 3. B est **commutatif** par rapport a + et

$$x + y = y + x$$
 et $x \cdot y = y \cdot x$ (2.2)

- Axiome 4. \cdot **distribue** + et + distribue \cdot

$$x \cdot (y+z) = x \cdot y + x \cdot z \quad \text{et} \quad x + (y \cdot z) = (x+y) \cdot (x+z) \tag{2.3}$$

Preuve par TdV

- Axiome 5. \exists complément de x (noté x', \bar{x} ou not(x))
- Axiome 6. Il y a au moins 2 éléments x, y du B tels que $x \neq y$

Théorèmes

À partir de ces axiomes, nous pouvons définir les théorèmes suivant (à droite, les théorèmes issus du Principe de dualité):

Normaux

- Théorème 1. Indempotence pour + et ·

$$x + x = x$$
 et $x \cdot x = x$ (2.4)

- Théorème 2.

$$x + 1 = 1$$
 et $x \cdot 0 = 0$ (2.5)

- Théorème 3. Absorption

$$x \cdot (x+y) = x \tag{2.6}$$

- Théorème 4. Involution

$$(x')' = x \tag{2.7}$$

- Théorème 5. Associativité

$$(x+y) + z = x + (y+z)$$
et
$$(x \cdot y) \cdot z = x \cdot (y \cdot z)$$
(2.8)

- Théorème 6. Lois de DE MORGAN

$$(x+y)' = x' \cdot y'$$
et
$$(x \cdot y)' = x' + y'$$
(2.9)

- Théorème 7. Consensus

 $x \cdot y + x' \cdot z + y \cdot z = x \cdot y + x' \cdot z \quad (2.10)$

Duaux

- Théorème 1. Indempotence pour + et ·

$$x \cdot x = x \quad \text{et} \quad x + x = x \tag{2.11}$$

- Théorème 2.

$$x \cdot 0 = 0$$
 et $x + 1 = 1$ (2.12)

- Théorème 3. Absorption

$$x + (x \cdot y) = x \tag{2.13}$$

- Théorème 4. Involution

$$(x')' = x \tag{2.14}$$

- Théorème 5. Associativité

$$(x \cdot y) \cdot z = x \cdot (y \cdot z)$$
et
$$(x + y) + z = x + (y + z)$$
(2.15)

- Théorème 6. Lois de DE MORGAN

$$(x \cdot y)' = x' + y'$$
et
$$(x + y)' = x' \cdot y'$$
(2.16)

- Théorème 7. Consensus

$$(x+y) \cdot (x'+z) \cdot (y+z) = (x+y) \cdot (x'+z)$$
(2.17)

↑ Consensus (et son dual) pas évident (et utile)

Principe de dualité

Dans l'algèbre de Boole, tout résultat peut se présenter sous 2 formes dites duales. Soit S un résultat, son dual S^* est obtenu en **permutant** :

- les opérateurs + et \cdot
- les symboles 0 et 1 de B

Si un résultat S est vrai dans l'algèbre de Boole, il en est de même pour son dual S^*

Nous pouvons bien évidement généraliser ce principe pour une expression Booléenne à nvariables

2.3 Fonctions logiques

Entrées arguments d'une fonction logique

Sorties évaluation de(s) la(es) fonction(s)

Chaque sortie aura une fonction logique qui lui est propre

2.3.1 Représentation des fonctions logiques

Il y a différentes formes pour représenter des fonctions logiques :

- **Fonctions logiques** : représentation compacte pour un faible nombre de variables. Pratique pour une manipulation manuelle ou «crayon et papier».
- **Tables de Vérité** : représentation tabulaire, proche de la représentation de type mémoire numérique (style *Look-up-Table*).
- **Schématique** : représentation graphique ; proche du monde de la réalisation physique ; facile à comprendre (mais peut être très compliqué pour un grand nombre d'arguments).
- **Diagrammes de Venn** : représentation graphique.

Peut importe la forme initiale, la fonction peut être transformée d'un forme à l'autre.


Exemple de fonction logique :

$$F = xz + xy'z + x'yz' \tag{2.18}$$

$$= x \cdot z + x \cdot y' \cdot z' + x' \cdot y \cdot z' \tag{2.19}$$

Une fonction logique peut s'écrire sous forme de Somme de Produit (SdP) ou sous forme de Produit de Somme (PdS)

Table de Vérité vers SdP



Pour écrire sous forme SdP, il suffit de prendre toutes les lignes où F=1, de réunir les variables d'une même ligne par \cdot et joindre chaque colonne par + en transformant les variables de cette manière :

$$-a \operatorname{si} a = 1$$


$$-a' \operatorname{si} a = 0$$

Ainsi, la SdP est:

$$F = x' \cdot y' \cdot z' + x \cdot y' \cdot z + x' \cdot y \cdot z + x \cdot y \cdot z' + x \cdot y \cdot z$$

$$(2.20)$$

Table de Vérité vers PdS



Pour écrire sous forme PdS, il suffit de prendre toutes les lignes où F=0, de réunir les variables d'une même ligne par + et joindre chaque colonne par \cdot en transformant les variables de cette manière :

$$-a \operatorname{si} a = 0$$

 $-a' \operatorname{si} a = 1$

Ainsi, la PdS est:

$$F = (x + y' + z) \cdot (x' + y + z) \cdot (x' + y + z') \tag{2.21}$$

OU BIEN

On peut aussi faire la SdP pour F = 0 (en gardant bien les conventions pour SdP) et noté F' au lieu de F et ensuite faire De Morgan ((F')' = F)


$$F' = x' \cdot y \cdot z' + x \cdot y' \cdot z' + x \cdot y \cdot z \tag{2.22}$$

$$F = (F')' = (x' \cdot y \cdot z')' \cdot (x \cdot y' \cdot z')' \cdot (x \cdot y \cdot z)' \tag{2.23}$$

$$= (x + y' + z) \cdot (x' + y + z) \cdot (x' + y + z') \tag{2.24}$$

Schématique (logigrammes)


Voici les différents symboles pour les opérateurs :



Dans un circuit en forme de SdP, on finit par une porte OU



Dans un circuit en forme de PdS, on finit par une porte ET



2.4 Réalisation matérielle

Chez soi (à partir du slide 50 cours 2).

Chapitre 3

Fonctions Booléennes et circuits logiques

3.1 Fonctions Booléennes

3.1.1 Fonction logique

Comme précédemment introduit, on peut définir :

$$F = f(a_0, a_1, \dots, a_{n-1}) \tag{3.1}$$

où
$$\begin{cases} f = \text{fonction logique (Booléenne)} \\ a_i = \text{arguments de la fonction } (i = 0, \dots, n-1) \\ F = \text{résultat de l'évaluation} \end{cases}$$

On peut faire l'analogie avec un système composé de circuits logiques, où les a_i seraient les entrées et F_i les différentes sorties calculées par des fonctions logiques (une fonction logique par sortie, indépendante du reste). De ceci sort la notion de *concurrence*, c'est-à-dire que plusieurs évaluations se font en parallèle.

3.2 Modes de représentation

Rappelons quelques représentations pour une fonction logique :

- Tables de Vérité
- Expression logique (plusieurs options possibles, certaines plus «belle» que d'autres)
- Logigramme

3.2.1 Tables de Vérité

Représente la fonction logique de façon unique. Toutes combinaisons des valeurs d'entrée on une valeur de sortie. S'il y a plusieurs sorties, chacune aura sa propre TdV.

Ainsi, pour un nombre n d'arguments, la TdV énumérera toutes les combinaisons possibles d'entrées et de sorties. Donc :

- TdV constitué de 2^n lignes
- -2^{2^n} fonctions logiques différentes (0 ou 1 pour chaque ligne)

À titre informatif:

		х	У	
	00	01	10	11
	0	0	0	0
	0	0	0	1
	0	0	1	0
	0	0	1	1
	0	1	0	0
	0	1	0	1
Valeurs	0	1	1	0
de la fonction	0	1	1	1
F	1	0	0	0
	1	0	0	1
	1	0	1	0
	1	0	1	1
	1	1	0	0
	1	1	0	1
	1	1	1	0
	1	1	1	1

Expression
F ₀ =0
F ₁ =xy
F ₂ =xy'
F3=x
F4=x'y
F5=y
F6=xy'+x'y
F7=x+y
F ₈ =(x+y)'
F ₉ =xy+x'y'
F10=y'
F ₁₁ =x+y'
F ₁₂ =x'
F ₁₃ =x'+y
F ₁₄ =(xy)'
F ₁₅ =1

Nom
Zéro
ET
Inhibition
Transfert
Inhibition
Transfert
XOR
OU
NOR
XNOR (=)
Complément
Implication
Complément
Implication
NET
Un

3.2.2 Expression algébriques

À partir de la TdV, on peut définir des expressions algébriques sous 2 formes :

- 1. Forme canonique standard
- 2. Forme canonique non-standard

2 expressions différentes (une standard, l'autre non-standard) d'une même TdV sont équivalentes.

Forme canonique standard

En procédant comme dans le paragraphe Table de Vérité vers SdP, nous obtenons une somme de produits dont chaque terme est composé de toutes les variables. Ces termes sont appelés $\mathbf{Mintermes}$. Pour alléger l'écriture de la somme des Mintermes, nous convertissons en décimal chaque combinaison en définissant le MSB et le LSB.



En procédant comme dans le paragraphe Table de Vérité vers PdS, nous obtenons un produit de sommes dont chaque terme est composé de toutes les variables. Ces termes sont appelés **Maxtermes**. Même méthode pour la notation abrégée (\bigwedge pas \sum mais \prod)

			LSB	
	х	У	z	F
0	0	0	0	1
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5 🤇	1	0	1	0
6	1	1	0	0
7	1	1	1	0

Maxterme

La combinaison des variables à l'entrée, telle que la fonction logique vaut 0.

$$F = (x'+y+z)(x'+y+z')$$

$$(x'+y'+z)(x'+y'+z')$$

$$= \prod (4,5,6,7)$$

Ainsi, la forme canonique standard s'exprime sous 2 formes :

1. Somme des Mintermes - Forme disjonctive normale

Somme logique (OU) des termes produits (ET) pour lesquels la fonction logique a pour valeur «1»

2. Produit des Maxtermes - Forme conjonctive normale

Produit logique (ET) des termes sommées (OU) pour lesquels la fonction logique a pour valeur «0»

Forme canonique non-standard

Le but est de simplifier l'expression de la fonction logique. Par exemple, la fonction logique précédente pouvait se résumer à F=x'.

On peut réduire :

- le nombre de termes dans la somme ou le produit
- chaque terme de la somme ou le produit

Après simplification, la fonction logique se compose de termes appelés **monômes** (ne possédant pas toutes les variables).

Pour repasser sous forme canonique, rien de très compliqué

— Minterme

$$xy' = xy' \cdot 1 = xy' \cdot (z + z') = xy'z + xy'z'$$
 (3.2)

Maxterme

$$x + y' = x + y' + 0 = x + y' + zz' = (x + y' + z) \cdot (x + y' + z')$$
(3.3)

3.3 Simplification

La simplification des fonctions logiques comportent certains intérêt comme :

- \searrow du nombre de portes logiques dans le circuit
- / de la vitesse de commutation (moins de transistors, moins de portes en séries)

— \searrow du prix

Il y a néanmoins des problèmes avec la simplification via les axiomes et les théorèmes, nous n'avons aucune certitude que

- l'expression est simplifiable
- l'expression d'arrivée est la plus simple

3.4 Logique à 2 et à plusieurs niveaux

Toute fonction logique dans un logigramme est un plan de portes ET avec une porte OU au bout. De la peut sortir la notion de **niveau**. On définit le délai comme le délai de 2 plans de portes, quelque soit la fonction



Mais comment une SdP évolue avec la complexité croissante de la fonction logique (lorsque le nombre d'entrées augmente)?

En théorie : uniquement la surface.

En pratique:

- chaque porte sera plus grande (capacitance //, impact sur le délai et la puissance)
- ─ / longueur des fils (délais)



Il faudra donc jouer sur ces 2 paramètres (surfaces/délais) en sachant que nous ne pourrons pas gagner sur tous les plans. Cette optimisation fera partie de l'optimisation des circuits logiques.

3.4.1 Expansion de Boole (Shannon)

Une fonction logique $F(x_i)$, i = 0, ..., n peut être représentée comme :

$$F(x_i) = x_1 F_1(1, x_2, \dots, x_n) + x_1' F_1(0, x_2, \dots, x_n)$$
(3.4)

$$= (x_1 + F_1(x_i))(x_1' + F_1(x_i))$$
(3.5)

$$= x_j F_1(x_j) + x'_j F_1(x_j) \qquad i = 0, \dots, n \quad j = 1, \dots, n$$
(3.6)

Ainsi, toute fonction logique peut être diviser en 2 fonctions logiques (une pour x, l'autre pour x'). Il y a factorisation de la fonction logique.

De cette manière, les 2 fonctions résultantes peuvent être évaluées séparément (en parallèle) et fusionner les résultats. Il en résulte des porte plus simples (\searrow nombre d'arguments), donc un calcul qui explose en surface peut être décomposé en temps (\searrow surface, \nearrow niveaux/délais).

Chapitre 4

Simplification des fonctions logiques : K-Maps


4.1 Méthodes de simplification


Il existe différentes méthodes de simplification dont :

- Via les axiomes et théorèmes déjà démontrées
 - La «qualité» de l'expression obtenue dépend fortement de la capacité de manipulation des axiomes et théorèmes.
- Tables de Karnaugh
 - Méthode graphique rendant la simplification plus aisée. Utilisée pour des problèmes à peu de variables (max. 5).
- Méthode de Quine-McCluskey
 - Méthode systématique permettant de trouver l'expression la plus simple. Facile à automatiser et peut résoudre des problèmes à beaucoup de variables

4.2 Tables de Karnaugh

La K-Map est une représentation graphique en 2D des n-cubes.





La barre en gras pour 5 variables sert à représenter la profondeur. Il faut voir la partie du haut et la partie du bas comme superposée.

 \wedge Ne pas oublier d'inverser 10 et 11 car sinon, on perd la notion de sommets adjacents (distances de Hamming seront > 1)

4.2.1 Notion de sous-cube dans un n-cube

Une sous-cube dans un n-cube est un ensemble de 2^m sommets (\in une arrête, face,...) pour lesquels n-m variables restantes ont la même valeur.



Utilité? Prenons un sous-cube comprenant les sommets 000 et 100 correspondant à $x_1'x_2'x_3'$ et $x_1x_2'x_3'$.


Si la foction logique vaut 1 à ces sommets alors :


$$F = x_1' x_2' x_3' + x_1 x_2' x_3' = (x_1' + x_1) x_2' x_3' = x_2' x_3'$$

$$\tag{4.1}$$

Comme définit plus haut, un sous-cube ne peut être que de taille 2^m .

Sous-cube de taille 2







11


10

Sous-cube de taille 4




Sous-cube de taille 8





Sous-cube de taille 16



Ainsi, pour une K-Map à n variables :

- 1. n-cube de taille 1 : n variables (minterme)
- 2. n-cube de taille 2: n-1 variables (on a pu simplifier 1 variable)
- 3. n-cube de taille 4 : n-2 variables (on a pu simplifier 2 variables)
- 4. n-cube de taille 8 : n-3 variables (on a pu simplifier 3 variables) :
- 5. n-cube de taille 2^n : constante

4.3 Simplification des fonctions logiques avec les K-Maps

Consiste à trouver le plus petit nombre des plus grands sous-cubes permettant de couvrir tous les «1» dans une K-Map

On remarque 2 choses importantes:

- [...] le plus petit nombre des sous-cube [...] : Pour une SdP, influencer la taille de la porte OU et le nombre de portes ET
- [...] les plus grands sous-cubes [...] : influence la taille de chaque porte ET

Implicant premier est défini comme un sous-cube qui n'est défini au sein d'aucun autre sous-cube

Implicant premier essentiel est le seul implicant premier à couvrir (au moins) un «1» de la fonction logique F

Fonction logique simplifiée est représentée comme une somme de :


- tous les implicants premiers essentiels
- certains implicants premiers de façon à couvrir tous les «1» d'une K-Map

4.3.1 Méthode de simplification (algorithme)

- 1. Rechercher tous les implicants premiers de la fonction logique écrite sous forme d'une K-Map
- 2. Parmi tous les implicants premiers de la fonction, isoler les implicants premiers essentiels
- 3. Couvrir le reste des «1» avec le moins d'implicants premiers possible

4.3.2 Remarque

Superposition des sous-cubes




Doit-on superposer le vert et le rouge ou est-il préférable de faire un sous-cube de taille 1? Nous pouvons (x + x = x) et nous devons superposer les sous-cubes car :

avec sans

$$x'_1x_3 + x_2x_3$$
 $x'_1x_3 + x_1x_2x_3$ (4.2)

Superposer simplifie donc l'expression



 \mathbf{x}_1

Doit-on inclure le sous-cube bleu?

Non car le bleu ne couvre aucun «1» qui ne serait pas encore couvert.

Remarque: Nous verrons qu'il existe des cas où il faut les inclure.

Fautes graves

Entraînera un 0 pour l'exercice :

- Ne pas respecter l'adjacence dans la création de la K-Map (lignes et colonnes ne peuvent différer que 1! bit)
- Faire des groupements des mintermes adjacents (ex : regrouper les colonnes 1 et 3...)
- Faire des groupements de mintermes par 3, 5, 6, 7,... (i.e. construire des sous-cubes qui ne sont pas 2^n)

4.4 Fonctions non-complètement spécifiées

Pour certaines combinaisons de valeur des variables, on ne se préoccupe pas du résultat de la fonction:

- Soit parce qu'on se fout de la sortie de ces combinaisons \rightarrow don't care
- Soit parce que ces combinaisons n'arriveront jamais \rightarrow don't happen

Que ce soit l'un ou l'autre, ils seront marqués par un - . On pourra choisir la valeur (0 ou 1) pour simplifier au mieux l'expression finale.

Il faut néanmoins souligner que contrairement au don't happen qui ne produira pas de sortie vu que ses combinaisons n'arriveront pas, le don't care produira une sortie.

F	00	01	11	10	x ₂ x ₃
0	0	0	0	0	
1	0	1	1	0	
x ₁		F=	X1 X2	2	

F	00	01	11	10 x ₃ x.	Liste des implicants :
00	1	0	0	-	x ₂ 'x ₄ ' x ₃ x ₄ '
01	1	0	0	1	x ₁ 'x ₄ '
11	0	0	0	1	Forestion autimizates
10	1	0	0	-	Fonction optimisée : $F = x_2'x_4' + x_3x_4'$
x1x2				:	

Chapitre 5

Synthèse de circuits et Quine Mc.Cluskey

5.1 Synthèse des circuits à partir de spécification verbales

Spécification formelle Description complète, précise et non-ambiguë de toutes les propriétés d'un système (TdV, K-Map etc.).

Combinatoire Les sorties du système ne dépendent que des entrées.

Si le problème **est combinatoire**, alors on peut appliquer tout ce qui a été vu jusqu'à présent. N.B. : commencer par déterminer le nombre d'entrées et de sorties

5.2 Additionneurs re-visités

On souhaite réaliser un circuit additionneur de deux mots A et B codés sur 4 bits (peut généraliser pour n bits).


deux solutions s'offrent à nous :

- Mimer le principe d'addition bit à bit (séquence de calcul dans le temps)
- Anticiper le report pour un certain nombre de bits (considérer le problème comme combinatoire)


5.2.1 Addition bit à bit

L'addition est faite grâce à :

- un 1/2 additionneur (deux opérantes d'un bit, deux bits d'entrées)
- $(n-1)\times$ additionneur complet (deux opérantes d'un bit + un bit de report d'une étage précédent, trois bits d'entrées)



Ainsi, pour un additionneur complet sur 4 bits :




Le problème de ce système est la propagation du report entre les étages : le résultat final sera obtenu après la propagation du report à travers tous les étages de l'additionneur (n-délais).

5.2.2 Additionneur Carry Look Ahead (CLA)

Le principe est de faire de faire un additionneur complet en un seul circuit combinatoire, permettant d'éviter le problème de délais du à la propagation du report en l'anticipant (Carry Look Ahead).

Le problème étant combinatoire avec 4 entrées (4 bits) et 3 sorties $((11)_2 + (11)_2 = (110)_2)$, nous pouvons faire nos K-Maps :



Pour un plus grand nombre de bits (32, 64 etc.), on préfère mettre en série car si \nearrow entrées/sorties $\rightarrow \nearrow$ taille du circuit (mémoire) \Rightarrow explosion combinatoire.

Il y aura un délai de report du à la mise en série, mais moindre que le système vu en sous-section 5.2.1


5.3 Encodeurs de priorité


Un mot D est codé sur n bits. On veut connaître l'index du bit de poids le plus fort ayant un «1» et signaler la présence d'un 1 par un signal ANY.


Pour un mot à 4 bits :

- 4 entrées
- 3 sorties:
 - -2 bits pour coder l'index (index max = 4)
 - 1 bit pour le ANY

\mathbf{d}_3	\mathbf{d}_2	\mathbf{d}_1	\mathbf{d}_0	a_1	a ₀	ANY
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	_	1	1	1







5.4 Simplification des fonctions : Méthode Quine-Mc.Cluskey

La méthode de Quine-Mc.Cluskey est :

- méthode systématique, analysant toutes les possibilités de regroupement.
- utilisée pour un grand nombre de variables
- garantit la meilleure solution
- facilement programmable


Elle se base sur 2 étapes :

- 1. Recherche des implicants premiers par la méthode des tris successifs (phase d'analyse)
- 2. Couverture de la fonction par un choix des implicants premiers (phase de synthèse)

5.4.1 Étape 1: Analyse

Elle consiste en 9 étapes (oui, dans le cours c'est 11) :

- 1. Pour une fonction f de n variables, on construit m groupements de **tous les mintermes** de la fonction
- 2. Dans chaque groupement des mintermes (noté G_i)
 - i variables qui valent 1
 - (n-i) qui valent 0



- 3. On compare chaque minterme de G_i avec **TOUS** les mintermes appartenant à G_{i+1} en termes de la distance de Hamming $(\forall i)$
- 4. Si la distance de Hamming entre 2 mintermes = 1, on les marque par un x et on note l'appariement entre les 2:

$$\begin{pmatrix}
000 \\
010
\end{pmatrix} \Rightarrow 0-0
\tag{5.1}$$

impliquant la possibilité de faire un n-cube de plus grande taille (taille 2 à ce stade). Sinon, il s'agit d'un *impliquant premier* (n-cube de taille 1 à ce stade) qu'on notera IP_k dans l'ordre d'apparition

- 5. Tous les appariements de G_i et G_{i+1} sont écrits dans un nouveau groupement, noté G_i'
- 6. Après une première passe, il y a donc au moins m-1 groupements G_i'
- 7. L'ensemble G_i' constitue donc l'ensemble de tous les n-cube de taille 2
- 8. On répète l'opération avec les nouveaux groupements jusqu'à ce qu'il ne soit plus possible d'apparier
- 9. On dresse la liste de tous les implicants premiers (IPs) trouvés.

Remarques

- 1. On peut avoir m=n
- 2. Marquer clairement la séparation entre les G_i
- 3. Les don't care sont également pris en compte pour la distance de Hamming

-000	Distance de Hamming de 1	-000
-100	on peut apparier	00
-000	Distance de Hamming de 2	
01-0	on ne peut pas apparier	

- 4. S'il y a présence d'indifférent (don't care, don't happen) au début du problème :
 - on fait l'hypothèse qu'ils valent 1 (et donc les rajoutes dans les groupement G_i sans aucune distinction)
 - Les implicants premiers non-utile (composés que d'indifférents) seront éliminés lors de la $2^{\rm ème}$ phase (couverture)

Exemple

$$f(a, b, c, d, e) = \sum_{i=0}^{\infty} m(0, 1, 2, 5, 14, 16, 18, 24, 26, 30) + \sum_{i=0}^{\infty} d(3, 13, 28)$$

Mintermes

Don't cares

X4X3X2X1X0
00000
00001
00010
00101
01110
10000
10010
11000
11010
11110
00011
01101
11100


G_0	0	00000	х
G ₁	1	00001	х
	2	00010	х
	16	10000	х
G ₂	3	00011	х
	5	00101	х
	18	10010	х
	24	11000	х
G ₃	14	01110	х
	13	01101	х
	26	11010	х
	28	11100	х
G ₄	30	11110	х

 $\underline{G_i}$

G ₀	0	00000	х
G ₁	1	00001	х
	2	00010	х
	16	10000	х
G ₂	3	00011	х
	5	00101	х
	18	10010	х
	24	11000	х
G ₃	14	01110	х
	13	01101	х
	26	11010	х
	28	11100	х
G ₄	30	11110	х

 $\mathbf{G_{i}}'$

G ₀ ' 0.1 0000- 0.2 000-0 0.16 -0000 G ₁ ' 1.3 000-1 1.5 00-01 2.3 0001- 2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 28.3 11-10				
0.16 -0000 G ₁ ' 1.3 000-1 1.5 00-01 2.3 0001- 2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10	G ₀ ′	0.1	0000-	
G ₁ ' 1.3 000-1 1.5 00-01 2.3 0001- 2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		0.2	000-0	
1.5 00-01 2.3 0001- 2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		0.16	-0000	
2.3 0001- 2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10	G ₁ ′	1.3	000-1	
2.18 -0010 16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		1.5	00-01	
16.18 100-0 16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		2.3	0001-	
16.24 1-000 G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		2.18	-0010	
G ₂ ' 5.13 0-101 18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		16.18	100-0	
18.26 1-010 24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		16.24	1-000	
24.26 110-0 24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10	G_2	5.13	0-101	
24.28 11-00 G ₃ ' 14.3 -1110 26.3 11-10		18.26	1-010	
G ₃ ' 14.3 -1110 26.3 11-10		24.26	110-0	
26.3 11-10		24.28	11-00	
	G ₃ ′	14.3	-1110	
28.3 111-0		26.3	11-10	
		28.3	111-0	



Ainsi les implicants premiers sont :

$$IP1 = x'_4 x'_3 x'_1 x_0$$

$$IP2 = x'_4 x_2 x'_1 x_0$$

$$IP3 = x_3 x_2 x_1 x'_0$$

$$IP4 = x'_4 x'_3 x'_2$$

$$IP5 = x'_3 x'_2 x'_0$$

$$IP6 = x_4 x_3 x'_0$$

$$IP7 = x_4 x'_2 x'_0$$

5.4.2 Étape 2 : Couverture de la fonction

Il existe 2 manières de la faire :

- 1. Via un tableau de couverture :
 - méthode graphique
 - efficace dans certains cas
- 2. Via une équation de couverture :
 - méthode algébrique
 - efficace dans tous les cas mais plus de boulot
 - génère toutes les solutions possibles

Tableau de couverture

On dresse un tableau consisté des :

- mintermes pour les lignes
- implicants premiers pour les colonnes (C.f. sous-section 5.4.1)

Ensuite, pour chaque IP il faut marquer **tous les mintermes** qu'il permet de couvrir. Enfin, les implicants qui sont les **seuls** à couvrir un minterme sont des implicants premiers essentiels

(il n'est plus nécessaire de couvrir des mintermes déjà couvert).

Le problème survient lorsque nous avons le choix de l'IP pour la couverture d'un minterme. Comme nous avons un choix à faire, on aura une combinaison de solution possible. Cette combinaison est "chiante" a trouvé graphiquement, c'est pourquoi nous aurons recourt à l'équation de couverture.

Remarque : Comme les indifférents ne sont pas représentés dans le tableau, les implicants premiers composés uniquement d'indifférents sont supprimés

Exemple:

$$f(x_4, x_3, x_2, x_1, x_0) = \sum_{i} m(0, 1, 2, 5, 14, 16, 18, 24, 26, 30) + \sum_{i} d(3, 13, 28)$$




FIGURE 5.1 – Tableau de couverture

Équation de couverture

Convertissons les informations graphiques en algébriques. Lorsque nous avons le choix entre plusieurs implicants premiers, ils seront joints par un \mathbf{OU} , c-à-d si l'on a le choix entre l'implicant IP_a et IP_b pour un même minterme, on notera (i_a+i_b) (traduction : IP_a ou IP_b)

Aon utilise des minuscule pour ne pas confondre avec les IPs

Il faut faire ceci pour chaque minterme. Comme il faut couvrir tous les mintermes, on lie les différentes expression de couverture pour chaque mintermes par un **ET** et l'on impose que cette expression doit valoir 1 (par définition). Par exemple, à partir du tableau de la Figure 5.1:

$$1 = (i_4 + i_5)(i_1 + i_4)(i_4 + i_5)(i_1 + i_2)i_3(i_5 + i_7)(i_5 + i_7)(i_6 + i_7)(i_6 + i_7)(i_3 + i_6)$$
 (5.2)

Que l'on peut bien évidement simplifier

$$1 = (i_4 + i_5)(i_1 + i_4)(i_4 + i_5)(i_1 + i_2)i_3(i_5 + i_7)(i_5 + i_7)(i_6 + i_7)(i_6 + i_7)(i_3 + i_6)$$
 (5.3)

Les termes isolés (i_3) sont des implicants essentiels.

Ensuite, il suffit de distribuer au maximum tout en simplifiant lorsque cela est possible (petit exercice). On obtient

$$1 = \underbrace{i_3 i_4 i_1 i_7}_{F_1} + \underbrace{i_3 i_1 i_5 i_6}_{F_2} + \underbrace{i_3 i_2 i_4 i_7}_{F_3} + \underbrace{i_3 i_2 i_4 i_5 i_6}_{F_4}$$
(5.4)

Chaque terme de la somme est donc un solution possible!

Ici, on a 4 solutions (F_1, F_2, F_3, F_4) . les i_a indique quels implicants premier il faut prendre. Pour le 1^{er} (F_1) , on doit prendre IP_3 et IP_4 et IP_7 . Mais l'expression finale est une **somme** des implicants. Donc on a pour F_1 :

$$F_1 = IP_3 + IP_4 + IP_1 + IP_7 \tag{5.5}$$

Il suffit de remplacer les IPs par leurs véritables expressions (ex : $x_4x_2'x_1$).

Néanmoins, on peut encore faire un tri. On ne garde que les expressions contenant le moins de termes $\Rightarrow F_4$ tombe. On a donc, finalement, le choix entre F_1 , F_2 et F_3 comme solution.

fautes graves: Les erreurs suivantes sont GRAVES:

- Pour la partie analyse :
 - Faire des groupements des éléments G_i non-adjacents (G_i et G_{i+2} par exemple).
 - Ne pas considérer l'hypothèse pour les indifférents.
 - Considérer toutes les combinaisons des variables (au lieu des mintermes) et obtenir un 1 à la fin (on ne se rend pas compte de l'erreur).
- Pour la partie synthèse/couverture :
 - Représenter une solution pour la fonction logique comme un ET des implicants premiers au lieu d'un OU.

5.5 Problème des aléas

Jusqu'à présent, nous avons considéré que le temps de commutations des portes logiques est nul. La réalité est toute autre, engendrant quelques problèmes, comme celui des aléas.

5.5.1 Temps de commutation

Le temps de commutation est défini comme le temps moyen nécessaire à ce que le changement à l'entrée provoque le changement de la sortie.

Les circuits logiques (numériques) sont réalisés avec des circuits analogiques \Rightarrow l'instantané n'existe pas!





FIGURE 5.2 – temps de commutation

5.5.2 Glitch

Introduction

Introduisons la notion de glitch (ou aléa) par un exemple simple dans lequel on décide de changer les valeurs des variables d'entrées :



Représentons les changements de valeurs des différentes portes en fonction du temps (temps de commutation non nul)




FIGURE 5.3 – Glitch

Définition et problématique

Du coup, définissons ce qu'est un glitch : un glitch est une impulsion de courte durée non-désirée.


Le problème avec les glitchs est que (comme représenté sur la Figure 5.2) on peut obtenir (pendant un court instant) une valeur contraire à ce que l'on attend.

Si le système est insensible aux variations courtes, le glitch n'est pas un problème (genre un afficher 7 segments). Mais si le système l'est, gare aux dégâts... De manière générale, on essaye

d'éviter les glitchs.


Explication et solution

Une représentation sous forme de K-Map montre bien les endroits susceptibles d'apparition de glitch



Les endroits susceptibles sont les endroits où l'on passe d'un n-cube à un autre.

La solution consiste à recouvrir ces «sauts» par un terme redondant, maintenant ainsi la sortie à 1 et évitant donc la possibilité de glitch



Chapitre 6

Circuits séquentiels


6.1 Introduction

Contrairement aux CLC (circuits logiques combinatoires), les sorties des les circuits logiques séquentiels ne dépendent pas que des entrées.

6.1.1 Exemple


Considérons le problème suivant : « on souhaite contrôler à l'aide d'un système logique la vanne de remplissage d'un réservoir. Le réservoir dispose de deux capteurs 1 et 2 permettant de détecter le niveau maximal et le niveau minimal dans le réservoir. »

Le système devrait assurer que le niveau dans le réservoir ne soit jamais au dessus de niveau indiqué par le capteur 1 (c_1) , ni en dessous de niveau indiqué par le capteur 2 (c_2) .




Imaginons 2 situations:

Réservoir plein en train de se vider :



initial	valeurs	sortie	
$c_1 = 1$	$c_1 = 0$	0	
$c_2 = 1$	$c_2 = 1$		


Réservoir vide en train de se remplir :



initial	valeurs	sortie
$c_1 = 0$	$c_1 = 0$	1
$c_2 = 0$	$c_2 = 1$	1

Ainsi, pour une même combinaison d'entrées, nous avons 2 sorties! Il nous faut mémoriser d'où est-ce que l'on vient \Rightarrow notion d'état.

Représentation avec les états



Si les entrées sont :


- 01 ET l'état $2 \Rightarrow$ ne rien faire.
- 01 ET l'état 4 \Rightarrow garder la pompe enclenchée.

Imaginons le système dans l'état 2 (état présent). Si $c_2 = 0$ alors le système va se trouver dans l'état 3 (état futur). On passe d'un état à l'autre (succession d'état).

6.2 Systèmes séquentiels formellement

Les sorties de ces systèmes dépendent aussi de l'état interne. Ils décident de leurs états futurs en fonction des entrées ET de leurs états présents.

La différence entre l'état futur et l'état présent (notion de *rétroaction*) s'explique par la notion de délais (ajout de temps de propagation)



6.3 Représentation des systèmes séquentiels

Il existe 3 modes de représentation :

- Graphe d'état
- Table d'état (table de Huffman, matrice de transition)
- Équations logiques

La résolution de problème se fera donc :

Cahier de charges verbal \rightarrow Table d'états \rightarrow Fonctions logiques \rightarrow Réalisation

6.3.1 Graphe d'état

Dans ce mode de représentation on distingue :

- Les états par des **cercles**
- Le passage d'un état stable à un autre par un **arc orienté** au-dessus duquel on note la(les) **condition(s)** sur les entrées impliquant la **transition**

Exemple

Voici un exemple d'un système à 4 états et 2 entrées





FIGURE 6.1 – Graphe d'état

6.3.2 Table de Huffman

La table de Huffman indique l'évolution d'état du système (nb lignes = nb d'états). On distingue :

- La première colonne indiquant les états présents
- Le reste des colonnes représentant toutes les possibilités des variables d'entrées
- Les états stables en **gras** ou entouré
- Les états de transition



Graphe d'état à table d'état

À partir du graphe de la Figure 6.1 on obtient

		ab							
	00	01	11	10	z				
1	1	2	1	ı					
2	1	2	3	1					
3	-	2	3	4					
4	1	- 1	-	4					

remarquons que les transitions non-existantes sont marquées avec des don't care (-)

Lecture d'une table de Huffman

Soit un système dans l'état 1, les entrées à 00. Comme l'état l'état 1 à 00 est stable, on y reste. Imaginons que les entrées ab changent de 00 à 01. Le système se comporte comme suivant :

		ab							
	00	01	11	10	z				
1	1	2							
2		3	2						
3		4	3						
4		4	3						

On finit donc à l'état 4, stable pour les entrées 01.

Hypothèse sur les changements des entrées

Voici les hypothèses :

- 1. Le nombre de transitions entre 2 états stables n'est pas limité
- 2. On considère qu'entre 2 états stables (transitions) les entrées du système ne changent pas

La $2^{\rm ème}$ est très importante, si elle n'est pas respectée, le comportement du système devient imprévisible.

Dans la Figure 6.2, les entrées changent de $00 \to 01 \to 11$. La flèche verte représente la $1^{\text{ère}}$ transition, la rouge la $2^{\text{ème}}$ avant la fin de la première, la bleue après la fin de la première.




FIGURE 6.2 – Changement d'entrées lors des transitions

On se retrouve donc dans des états différents pour une «même» transition

Remarque Bien que le graphe d'état et la table de Huffman soient équivalents au niveau formel, on préférera la table car lors de son écriture, toutes les possibilités y sont représentées, alors qu'il est facile d'en oublier sur le graphe d'état.

Chapitre 7


Synthèse et optimisation des circuits séquentiels

7.1 Classes et représentation


Rappelons que l'état du système n'est pas forcement visible par l'extérieur. La sortie d'un système est fonction de l'état et *éventuellement* des entrées. Cet *éventuellement* implique 2 classes de circuit logique séquentiel :

- Machine de Moore (pas Gordon!)
- Machine de Meally

Machine de Moore : la sortie est uniquement fonction des variables d'état.



Machine de Meally : la sortie est fonction (combinatoire) des variables d'état et des entrées.



Pour la synthèse à partir d'un cahier de charges verbal :

- 1. Table d'état (ou Table de Huffman)
- 2. Graphe d'état (optionnel)
- 3. Équations logiques (et le circuit logique)

7.1.1 Codage des états


On souhaite représenter les systèmes séquentiels à l'aide des codes binaires $\{0,1,-\}$. Ce processus d'attribution de codes binaires aux états codés s'appelle le codage des états. Le nombre de bits nécessaires pour coder n états est donné par $\log_2 n$.

Exemple


Soit un système à 4 états. Attribuons à chaque état un code binaire (4 états $\rightarrow \log_2 4 = 2 \rightarrow 2$ bits nécessaires).

Ainsi $1 \rightarrow 00, \ 2 \rightarrow 01, \ 3 \rightarrow 11, \ 4 \rightarrow 10.$


Ainsi, on obtient:



À chaque bit du code correspond une fonction logique. On a donc : 4 états et 2 variables d'états $(y_2y_1) \rightarrow 2$ fonctions logiques.



Il suffit de simplifier la K-Map de Y_2 et celle de Y_1 et déduire leur fonction logique respective



 $\Delta y_2 y_1 \neq Y_2 Y_1$, les premières représentent le présent, les 2 autres le futur.

Établissons la fonction de sortie. Connaissant la valeur de sortie des états stables, nous pouvons remplir les cases correspondantes.

		ab							
	00	01	11	10	Z				
00	00	01	00	ı	0				
01	00	01	11	1	0				
11	ı	01	11	10	1				
10	00	ı	ı	10	1				


				ab
Z	00	01	11	10
00	0		0	ı
01		0		ı
11	-		1	
10		ı	-	1

 y_2y_1

Pour les transitions (cases grises), il faut respecter les transitions ainsi que la règle suivante :

Lors des transitions, si la sortie doit changer, elle ne devrait changer qu'une seule fois

c-à-d que les seules possibilités sont



lors de la transition

Mêmes: Il faut la maintenir Différentes: On peut mettre un don't care


Nous obtenons donc

			ab				
	00	01	11	10	Z		
00	00	01	00	ı	0		
01	00	01	11	1	0		
11	-	01	11	10	1		
10	00	_	-	10	1		

				ab
Z	00	01	11	10
00	0	0	0	-
01	0	0	ı	ı
11	-	_	1	1
10	-		-	1
y ₂ y ₁				_

 $z=y_2$

Le logigramme correspondant n'est autre que



7.2 Simplification de la table primitive des états

L'algorithme de synthèse se constitue de 3 étapes :

- 1. Table primitive d'état ou Table de Huffman :
 - Écrire la table de Huffman à partir d'un cahier de charges.
 - La 1ère table ne peut avoir qu'un seul état stable par ligne de la table d'état
- 2. Codage des états
- 3. Équations logiques

La complexité du circuit obtenu lors de la synthèse est influencé par la complexité (taille) de la taille initiale d'état.

Chaque bit de code $(\log_2 n$ bits de code pour n états) représente :

- une fonction logique
- un organe de mémoire (délais)

Il faut donc réduire le nombre d'états pour simplifier le circuit correspondant.

Réduction du nombre d'état 7.2.1

Notion d'équivalence de deux états

Deux états sont équivalents si (équivalence de deux états stables) :

1. ils produisent la même sortie

2. pour **toutes** combinaisons des variables d'entrée, les **futurs** états sont soit les mêmes soit **équivalents**

Nous obtenons donc deux types d'équivalence :

— **États identique** : 2 (ou plus) états stables sont au même endroit (même combinaison des entrées)

				ab							ab	
	00	01	11	10	Z			00	01	11	10	Ζ
1	1	2	3	5	0	\rightarrow	1	1	2	3	5	0
6	6	2	3	5	0							

— **États fusionnables** : les états stables se trouvent à des endroits différents (combinaison des entrées différentes)


				ab							ab	
	00	01	11	10				00	01	11	10	Ζ
1	Θ	2	3	7	1	\rightarrow	1	1	2	3	1	1
7	1	2	3	7	1							

Pour que n-états soient équivalents il faut que tous les états soient équivalents deux à deux.

Pour ce faire, on dresse un tableau de n(n-1)/2 cases appelé **table des conditions d'équivalences** :

- Chaque case de la table représente la possibilité d'équivalence et/ou de fusionnement de deux états
- Dans le cas de la machine de Moore, toute paire d'états ayant la sortie différente peut être exclue
- L'impossibilité de fusionner deux états se note par une croix

Pour 11 états, la table des conditions d'équivalence ressemble à :




7.3 Synthèse d'un flip-flop D

7.3.1 D-Latch:

Mémoire suiveuse-bloqueuse (Sample and Hold).

Spécification:

- 2 entrées : D (data) et C (control)
- Une sortie : Y
- La sortie prend la valeur de l'entrée D lorsque C=1



7.3.2 Flip-flop D (edge triggered)

Spécification:

- La sortie prend la valeur de D uniquement lors d'un flanc montant de C (passage de $0 \rightarrow 1$)
- Entre 2 flancs montants, la valeur de D est maintenue (toute variation de D est ignorée)
- Si C est sur un flanc montant et que D varie, la sortie prend l'ancienne valeur de D, celle juste avant le flanc montant
- Le reste n'est que maintient




Table primitive d'état

Considérons l'évolution qui mettra la sortie à 1 :

- 1. Situation de départ $\rightarrow Q=0$ et aucun changement à l'entrée (le CD=00 ne change pas) \Rightarrow état 1
- 2. D change $(0 \to 1)$ avant $C \Rightarrow$ état 2
- 3. C change \Rightarrow état 4

				CD	
	00		11	10	Q
1	1	2	7		0
2	1	2	4		0
3					0
4			4		1
5					0
					0

Considérons maintenant une autre évolution en partant de l'état 1

- 1. C change a vant D ($CD = 00 \rightarrow 10$) \Rightarrow état 3
- 2. D change, le système ignore sa variation \Rightarrow état 5 (diffère de l'état 4 par la valeur de la sortie Q)

	CD							
	00	01	11	10	Q			
1	1	2	7	3	0			
2	1	2	4	3	0			
3			5	3	0			
4			4		1			
5			5		0			
					0			

Principe de mémorisation d'un 1


- 1. Initialement : CD = 00
- $2.~CD=00\rightarrow01\rightarrow11$
- 3. $Q = 0 \rightarrow 1 \text{ (\'etat 4)}$
- 4. $C = 0 \Rightarrow$ peu importe la valeur de D, la sortie reste à 1 (états 7 et 9)

				CD	
	00	01	11	10	Q
1	1	2)	5	3	0
2	1	2	4	3	0
3	6	2	5	3	0
4	9	/7 [*]	4	8	1
5	6	2	5	3	0
6	6	2	5	3	0
7	, 9 ₹	7	4	8	1
8	9	7	4	8	1
9	9	7	5	10	1
10	6	∮ 2	5	10	0


Table de conditions d'équivalences

Cette table se définit en 3 passes :


- Passe 1. Sorties différentes



- Passe 2. Conditions de fusionnements




– Passe 3. Suppression des impossibles



Nous pouvons donc obtenir de ce tableau une liste assez claire des fusionnements possibles :

```
1-3 si 1-6 \rightarrow OK
                                                1-3
                                                      OK
1-5
     si 1-6 \rightarrow OK
                                                1-5
                                                      OK
1-10 \text{ si } 1-6 \text{ et } 3-10 \rightarrow \text{OK}
                                                1-10 OK
                                                1-6
                                                      OK équivalence
1-6
      OK équivalence
                                1-6 → 1
                                                3-5
                                                      OK
3-5
      OK
                                                3-6
                                                      OK
3-6 OK
                                3-10 → 3
3-10 OK équivalence
                                                3-10 OK équivalence
4-7
      OK
                                                4 - 7
                                                      OK
4-8
      OK
                                                4-8
                                                      OK
5-6 OK
                                                5-6
                                                      OK
5-10 \text{ si } 3-10 \rightarrow \text{OK}
                                                5-10 OK
                                                6-10 OK
6-10 \text{ si } 3-10 \rightarrow \text{OK}
                                                7-8 OK
7-8 OK
                                                7-10 OK
7-10 OK
```

Après avoir établi nos choix de fusionnement, il suffit de les appliquer à la table primitive d'état et de réordonner pour plus de lisibilité :




1-3 OK 1-3 OK 1 — 3
1-5 OK 3-5 OK 5

3-5 OK 3-6 OK 2
$$\rightarrow$$
 2


4-7 OK 4-8 OK 4 — 7
4-8 OK 7-8 OK 8

9 \rightarrow 9



Nous passons donc de 10 à 4 états \Rightarrow 2 variables d'état au lieu de 4!

Le choix du codage des états étant (pour l'instant) arbitraire : $1 \to 00, \ 2 \to 01, \ 3 \to 11, \ 4 \to 10$. Il ne reste plus qu'à écrire la K-Map de chaque variable d'état et d'en déduire leur fonction logique :



7.4 Différents organes de mémoire

Nous verrons 4 type de flip-flop:

- SR : Q = 1 lorsque S = 1. La combinaison SR = 11 est interdite.
- JK : même chose que SR mais la combinaison interdite change d'état
- D : la sortie suit l'entrée
- T : changement d'état lorsque l'entrée T=1

7.4.1 Description des flip-flops

Nous verrons 3 manières pour décrire un flip-flop :

- Table de fonctionnement (sorte de table d'état)
- Équations caractéristiques
- Table d'excitation

On notera l'état présent par un Q et l'état futur par un Q^+ . À cela s'ajoute (pour la table d'excitation) 4 possibilités de couple présent-futur

Q	Q ⁺		
0	0	Maintien à 0	μ_0
0	1	Enclenchement	3
1	0	Déclenchement	δ
1	1	Maintien à 1	μ_1

Flip-flop SR




Figure 7.1 – Représentation schématique flip-flop SR

Flip-flop JK




FIGURE 7.2 – Représentation schématique flip-flop JK

Flip-flop D




Figure 7.3 – Représentation schématique flip-flop D

Flip-flop T




FIGURE 7.4 – Représentation schématique flip-flop T


7.5 Courses critiques

L'un des problèmes fondamental des circuits réels logiques à rétroaction est le problème des courses critiques. Il existe 2 méthodes de résolution des courses critiques


- Action sur le codage des états et les transitions ⇒ conception des systèmes séquentiels asynchrones
- Action sur la mise à jour des variables d'état ⇒ conception des systèmes séquentiels synchrones

7.5.1 Origine du problème des courses critiques

Prenons une table d'état déjà codée et faisons l'hypothèse que nous sommes dans l'état 00 stable (c-à-d ab=00). Changeons les valeurs d'entrée $ab=00\to 11$. D'après la table, nous devons aller à l'état 11. Nous avons donc $Y_1Y_2=00\to 11$. Regardons ce qu'il se passe en pratique




 y_1y_2



Dans la boucle de rétroaction, la valeur de chacune des deux variables $(Y_1 \text{ et } Y_2)$ passe de 0 à 1. Or la transition dit $00 \to 11$ donc le changement de valeur de chacune doit s'effectuer exactement en $m\hat{e}me\ temps$! Si ces valeurs ne changent pas au même moment (fils de rétroaction de longueur différentes par exemple), il y a deux cas :

- Y_1 a été plus vite que Y_2 ($Y_1Y_2 = 10$)
- Y_2 a été plus vite que Y_1 $(Y_1Y_2 = 01)$

Donc au lieu de faire $00 \to 11$ on fera $00 \to 01 \to ?$ ou $00 \to 10 \to ?$. Le système présente un comportement non voulu (non-déterministe)...



Ainsi, les courses critiques se présenterons lorsque la distance de Hamming entre 2 états codées sera > 1.


7.5.2 Courses critiques et circuits logiques

Il y a deux approches de résolutions des courses critiques :

- on résout en les éliminant \Rightarrow circuits asynchrones
- on résout en synchronisant afin de mettre à jour le «futur» et ainsi attendre les variables d'états les plus lentes \Rightarrow circuits synchrones

Remarque:

- Ne pas confondre variables d'états et d'entrées
- Le changement des variables d'états n'a rien à voir avec le changement des entrées (les entrées sont des variables aléatoires)
- On considère que le changement simultané des variables d'entrées est possible
- On spécifie dans le cahier des charges le comportement du système dans le cas des variations simultanées des entrées
- Parfois, les variations simultanées sont impossibles (réservoir par exemple)



				ab
Y_1Y_2	00	01	11	10
(00)	00		(11)	
01		01		10
11	00		11	
10		10		10
y 1 y 2				

Ceci n'est pas une course!

Ceci est une course!

7.5.3 Méthodes de résolution des courses critiques pour des circuits asynchrones


Il existe 3 méthodes, chacune devant être employée si la précédente n'a pas fonctionné (sauf la $1^{\text{ère}}$ bien évidement), donc $M\acute{e}thode~1 \rightarrow M\acute{e}thode~2 \rightarrow M\acute{e}thode~3$

⚠On résout les courses (c-à-d en utilisant ces méthodes) uniquement pour le cas des systèmes asynchrones

Méthode 1 : codage des états


Cette méthode consiste à choisir un codage des états tels qu'il n'y ait pas de courses critiques (vu que le codage est arbitraire). Pour ce faire, on dessine un graphe de codage des états, permettant de trouver le bon codage ou prouver qu'il n'en existe pas.

Graphe de codage des états: un carré dont chaque sommet est un état stable, on représente les transitions (états futurs possibles pour chaque état) par un arc orienté. On attribue des codes et on réarrange de manière à ne plus avoir de courses critiques (distance d'Hamming de 1, arcs orientés formeront les arrêtes du carré).




4 courses critiques!

Il faut néanmoins faire gaffe a switcher les lignes de tel manière a obtenir une K-map!



On remarquera qu'il existe plusieurs combinaisons pour le codage des états, influençant la complexité du circuit (mais on ne doit pas en tenir compte :)).

Il n'existe pas toujours une combinaison résolvant les courses critiques \Rightarrow méthode 2



Méthode 2: transitions

On peut transformé une transition pour éviter la course critique (seul le point d'arrivé compte).

- Utiliser les don't cares :
 - on transforme un don't care en une transition pour éviter la course critique (par ex. $1 \to 2 \to 3 \to 3$)

				ab
	00	-01	7	10
00	00	01	<u>1</u> 1 01	
01		01	≠ 11	\checkmark
11			11	1
10				

- Modifier les transitions :
 - on utilise une transition déjà existante en passant par un autre état (par ex. $\mathbf{1} \to 4 \to 3 \to \mathbf{3}$)

				ab
	00	-01	7	10
00	00	01	JX 10	
01		01	-	
11		Ł	11	
10			11	K

Les 2 sont bons!

Si ce n'est pas possible \Rightarrow méthode 3

Méthode 3 : état supplémentaire

Si et uniquement si les 2 méthodes précédentes ont échouées, on rajoute une variable d'états (plutôt coûteux me direz-vous...) et on utilise ces nouveaux états comme intermédiaire de transition afin de résoudre les problèmes de courses.


Remarquons que toute course qui peut être résolue par les méthodes 1 et 2 avant, doit l'être.

fautes graves

- 1. Laisser une course critique alors que l'on demande de faire la synthèse d'un circuit asynchrone.
- 2. Ne pas appliquer les méthodes dans le bon ordre.
- 3. dériver une K-map qui n'en est pas une (distance de Hamming > 1 entre les lignes et les colonnes adjacentes).

7.6 Syntèses de la fonction de sortie


Toujours dans le cas de la machine de Moore, nous avons des problème de transitions pour la fonction de sorties (quelques glitchs).




Il faut donc réécrire la table de sortie pour toutes les transitions de la table d'état pour éviter les glitchs.

On commence par écrire les sorties des états stables (qui elles sont fixées) et les don't care (donnant un don't care en sortie). Passons aux transitions. 2 possibilités :

— La valeur de départ et d'arriver est la même \Rightarrow les transitions **doivent** garder la **même** valeur




— La valeur de départ et d'arriver est différente \Rightarrow il ne peut y avoir qu'**un seul** changement de la sortie (un *don't care* et le reste fixé par l'état avant/après ce *don't care*)




<u>∧</u>une transition peut être utilisée pour le passage de différents états stables. Il faudra fixer la sortie de tel manière à satisfaire tous les passages

57



Ainsi, nous obtenons



7.7 Machine de Meally

La particularité de cette machine est que la sortie est fonction des variables d'état et des entrées.

Remarque: Dans la machine de Moore, on a dû fixer les sorties des transitions pour éviter les glitchs. L'expression finale dépend de la sortie dépend des entrées, est-ce du coup une machine de Meally? NON, la différence se fait lors des fusionnement des états.

Comme un même état stable peut avoir 2 sorties différentes, on note la sortie à coté de l'état stable (distingué par l'entrée)

				ab	
	00	01	11	10	
1	1/1		2	1/0	On différencie 1/1 de 1/0 à
2			2/0		l'aide des entrées ab=00,
3					ab=10
4					

Dans une machine de Meally, on peut à priori fusionner des états ayant des sorties différentes. La seule contrainte étant que l'on ne peut pas fusionner 2 états stables ayant la même combinaisons d'entrée (même colonne) et ayant une sortie différente

				ab	
	00	01	11	10	Z
1			2		
2			2		0
3	3				0
4					

Les états 1 et 3 ne peuvent être fusionnés en aucun cas car il serait impossible de faire la distinction entre ces deux états!

7.7.1 Synthèse de sortie

Un peu plus compliqué car la sortie de l'état de départ dépend de l'entrée, du coup :


				ab
	00	01	11	10
1	1/1		2	1/0
2		-	2/0	ė
3				
4				

C'est le passage de 1 pour ab=10 avec sortie 0 (transition en trait plein) qui va déterminer la valeur de la sortie.


Il faudra donc mettre obligatoirement un 0. C'est la seul subtilité, le reste ce fait exactement comme dans la section 7.6

7.7.2 Fusionnement

Un petit exemple de fusionnement pour éviter toute ambiguïté



Deuxième passe : à cause de 2-5, 1-6...



				ab	
	00	01	11	10	Z
1	1	2	ı	3	0
2	1	2	4	-	1
3	1	-	4	3	0
4	ı	5	4	ı	1
5	6	5	4	ı	0
6	6	5	-	3	1

Table fusionnée

				ab
	00	01	11	10
1	1/0	1/1	2	1/0


Fautes graves

- 1. Ne pas résoudre les transitions pour la fonction de sortie. Considérer la fonction de sortie comme uniquement fonction des variables d'état.
- 2. Pour Meally, fusionner 2 états stables de la même colonne ayant des sorties différentes.
- 3. Faire une machine de Moore alors que l'on demandait Meally.

7.8 Aspects temporels des circuits séquentiels


7.8.1 Flip-flop D

La spécificité est décrire dans la sous-section 7.3.2. On utilise ces flip-flops pour maîtriser les délais réels des portes logiques et des fils en ignorant les transitoire et ne regarder la sortie qu'au bon moment. On isole souvent un circuit logique par des flip-flops à l'entrée et à la sortie.




Les conditions au bon fonctionnement du flip-flop est :

- l'entrée D doit arrivée **avant** un certain temps set-up time (t_{su})
- l'entrée D doit être maintenue **après** un certain temps hold time (t_h)
- dans cette fenêtre de temps, D ne peut pas changer



Dans un circuit



la réserve de temps ou slack est :

- positif : il y a une réserve de temps, possibilité de complexifier le circuit
- négatif : le circuit ne fonctionnera pas, pour résoudre ce problème :


- utiliser des portes plus rapide
- réduire le délai dans les fils
- augmenter la période

le total negative slack donne la mesure à quel point la contrainte est loin de la solution.

Pour les circuits complexes, on met en série des circuits logiques et des flip-flops pour résoudre les transitoires. La période des flip-flops dépendront de set-up/hold time et de la complexité du circuit.

Les données logiques transitent entre les flip-flops de manière synchrone car les flip-flops ont on la même référence temporelle (*Register Transfer Logic* ou RTL).

L'autre avantage est le parallélisme des calculs (pipeline). Pour un système à 2 circuits logiques combinatoire :



7.9 Moore ou Meally?

Machine de Moore

- Sortie valide aux états stables uniquement
- Sortie correcte au temps de transition prêt si nombre de transitions fixé à 1 seule
- Possible de tolérer ces délais


Machine de Meally

- Sorties sensibles aux entrées!
- Peut être plus compacte en termes d'expressions logiques nécessaire pour produire les différents états du système
- Plus contraignante pour la fonction de sortie (moins de choix)

Dans tous les cas, ce sont toujours des systèmes asynchrones!

Une autre manière de résoudre les problèmes de transitions (et glitchs à la sortie) \rightarrow ajouter des flip-flops.

Synchronisation des sorties : période d'horloge suffisamment longue pour permettre les transitions les plus longues, permettant d'ignorer les transitions (pour la sortie).




7.10 Circuits synchrones

Le principe du circuit synchrone n'est pas de supprimer les courses critiques mais de mémoriser les variables d'états afin de solutionner ces courses. On va donc mettre à jour les variables par intervalles régulier (via une clock). Cette période sera suffisamment longue pour permettre la stabilisation des fonctions logiques de rétroaction.


Dire que $Y_i = f(E, y_i)$ ne signifie plus une égalité mais une affectation ($CurrentState \leftarrow NextState$).

Pour bien comprendre comment cela se passe :

1. on est dans l'état 00 et on va passer à l'état 11



- 2. Tant qu'il n'y a pas de mises à jour, les variables d'état du présent ne changent pas
- 3. Toutes les variations à l'entrée de M est ignorée (les possibles états transitoires)
- 4. Si la période de la clock est bien choisie, les transitoires se finissent avant le signal de synchronisation
- 5. Le signal de synchronisation passe à 1 (ex. flanc montant d'un flip-flop) puis retourne à $_{\rm 0}$



- 6. Le futur est devenu présent
- 7. Le problème des courses entre les mémoire et les portes "du présent" na pas d'influence car tout transitoire à la sortie du CC est ignoré (le $y_1y_2 = 01$ provoque un transitoire pour Y_1Y_2 mais qui ne sera pas pris en compte, donc osef)

7.10.1 Performance

C'est clairement un nivellement vers le bas :

— vitesse d'évolution fixée par la variable d'état la plus lente (les plus rapide devront attendre la plus lente)

Les systèmes asynchrones ont été évité car elles sont plus complexe à réalisée (nombre d'état grand) mais on commence a revenir sur nos pas pour des raisons de performance.

7.10.2 Organe de mémoire = flip flop

On peut utiliser des flip-flops (SR, JK, D et T) commandées par des fonctions logiques dérivées de la table d'état codée. Ces fonctions logiques de commande des flip-flops sont leurs **fonctions d'excitation**. La synthèse d'un circuit synchrone revient à faire la synthèse des fonctions d'excitation d'un organe de mémoire standard.

				ab						ab
	00	01	11	10			00	01	11	10
00	00/1	00/0	11	01		00	μομο	μομο	33	μοε
01	01/0	00	10	01/1		01	$\mu_0\mu_1$	$\mu_0\delta$	εδ	$\mu_0\mu_1$
11	00	11/1	11/0	10	7	11	δδ	$\mu_l \mu_l$	$\mu_1\mu_1$	$\mu_1\delta$
10	01	11	10/1	10/0		10	δε	μιε	μ1μ0	$\mu_1\mu_0$

Différence entre asynchrone et synchrone

Asynchrone

Synchrone

- Laisser les courses critiques (codage arbitraire)
- Supprimer les courses critiques (*C.f.* Tables d'excitation sous-section 7.5.3) fonctions d'excitation

Le type d'organe de mémoire influence la complexité du circuit, mais ici on s'en fou, c'est imposé (on fournit la table d'état mais il faut savoir la dériver en table d'excitation).

Lire à partir du slide 29 (cours 10) pour un exemple récapitulatif (de tout)!

Fautes graves

- Ne pas savoir dériver les tables d'excitation pour les organes de mémoire
- Résoudre les courses critiques avant de dériver la table d'excitation de l'automate
- Établir la table d'excitation par rapport au entrées et pas par rapport aux variables d'état

				ab					ab
	00	01	11	10		00	01	11	10
00	00/1	00/0	11	01	00	$\mu_0\mu_0$	$\mu_0 \epsilon$	33	εμο
01	01/0	00	10	01/1	01				
11	00	11/1	11/0	10	11				
10	01	11	10/1	10/0	10				

FIGURE 7.5 – Table d'état \rightarrow Table d'excitation

Cours 11 chez soi