

Objetivos

Objetivos

- > Apresentar uma visão geral das características dos sistemas de memória do computador e do uso da hierarquia da memória.
- > Descrever os conceitos básicos e o objetivo da memória cache.
- Discutir os elementos-chave do projeto da cache.
- > Fazer distinção entre mapeamento direto, mapeamento associativo e mapeamento associativo por conjunto.
- Compreender as implicações do desempenho dos diversos níveis de memória.

Principais pontos

O desafio de projeto é organizar os dados e os programas na memória de modo que as palavras de memória acessadas normalmente estejam na memória mais rápida (cache).

O sistema de computação possui uma hierarquia de subsistemas de memória, algumas internas ao sistema (acessível diretamente pelo processador) e algumas externas (acessíveis pelo processador por meio de um módulo de E/S).

Características

- Localização.
- Capacidade.
- Unidade de transferência.
- Método de acesso.
- Desempenho.
- Tipo físico.
- Características físicas.
- Organização.

Localização

- CPU.
- Interna.
- Externa.

Capacidade

- Tamanho de palavra:
 - A unidade de organização natural.
- Número de palavras:
 - -ou Bytes.

Unidade de transferência

- Interna:
 - Normalmente controlada pela largura do barramento.
- Externa:
 - Normalmente um bloco que é muito maior que uma palavra.
- Unidade endereçável:
 - Menor local que pode ser endereçado exclusivamente.
 - Palavra internamente.
 - —Cluster em discos.

Métodos de acesso

Sequencial:

- —Começa no início e lê em ordem.
- Tempo de acesso depende da localização dos dados e local anterior.
- —Por exemplo, fita.

Direto:

- -Blocos individuais possuem endereço exclusivo.
- Acesso saltando para vizinhança, mais busca sequencial.
- Tempo de acesso depende da localização e local anterior.
- —Por exemplo, disco.

Métodos de acesso

Aleatório:

- Endereços individuais identificam localizações com exatidão.
- Tempo de acesso é independente da localização ou acesso anterior.
- -Ex.: RAM.

Associativo:

- Dados são localizados por uma comparação com conteúdo de uma parte do armazenamento.
- Tempo de acesso é independente do local ou acesso anterior.
- Ex.: memória cache.


Localização	Desempenho
Interna (por exemplo, registradores do processador, memória principal, cache)	Tempo de acesso
Externa (por exemplo, discos ópticos, discos magnéticos, fitas)	Tempo de ciclo
	Taxa de transferência
Método de acesso	Tipo físico
Sequencial	Semicondutor
Direto	Magnético
Aleatório	Óptico
Associativo	Magneto-óptico
Unidade de transferência	Características físicas
Palavra	Volátil/não volátil
Bloco	Apagável/não apagável
Capacidade	Organização
Número de palavras	Módulos de memória
Número de bytes	

Memória Cache

Hierarquia de memória

- Registradores:
 - -Na CPU.
- Memória interna ou principal:
 - Pode incluir um ou mais níveis de cache.
 - -"RAM".
- Memória externa:
 - —Armazenamento de apoio.

Hierarquia de memória - Diagrama



Princípio da localidade de referência [Denning, 1968]

- Durante o curso de execução de um programa, as referências de memória pelo processador, para instruções e para dados, tendem a se agrupar.
- ➤ A propriedade de um processo ou sistema concentrar seus acessos em poucas áreas da memória a cada instante é chamada localidade de referências [Denning, 2006].

Desempenho

- Tempo de acesso:
 - Tempo entre apresentar o endereço e obter os dados válidos.
- Tempo de ciclo de memória
 - —Tempo que pode ser exigido para a memória se "recuperar" antes do próximo acesso.
 - -Tempo de ciclo é acesso + recuperação.
- Taxa de transferência:
 - —Taxa em que os dados podem ser movidos.

Tipos físicos

- Semicondutor:
 - -RAM.
- Magnético:
 - Disco e fita.
- Óptico:
 - -CD e DVD.
- Outros:
 - -Bolha.
 - —Holograma.

Em um holograma óptico, diversas imagens podem ser gravadas em uma mesma superfície, variando a fase da luz coerente (laser) utilizada para gravá-las. Usando a mesma fase de luz coerente, as diferentes imagens podem ser recuperadas.

Características físicas

- Deterioração.
- Volatilidade.
- Apagável.
- Consumo de energia.

Organização

- Arranjo físico dos bits em palavras.
- Nem sempre de forma óbvia.
- Ex.: intercalada.

A conclusão

- Capacidade
- Velocidade
- Custo

Lista de hierarquia

- Registradores.
- Cache L1.
- Cache L2.
- Memória principal.
- Cache de disco.
- Disco.
- Óptica.
- Fita.


Localidade de referência

- Durante o curso da execução de um programa, as referências à memória tendem a se agrupar.
- Ex.: loops.


Cache

- Pequena quantidade de memória rápida.
- Fica entre a memória principal normal e a CPU.
- Pode estar localizada no chip da CPU ou módulo.


Cache e memória principal




Cache e memória principal



Estrutura de cache/memória principal






Operação da cache - visão geral

- CPU requisita conteúdo do local de memória.
- Verifica se os dados estão em cache.
- Se estiverem, apanha da cache (rápido).
- Se não, lê bloco solicitado da memória principal para a cache.
- Depois, entrega da cache à CPU.
- Cache inclui tags para identificar qual bloco da memória principal está em cada slot da cache.


Operação de leitura de cache - fluxograma



Organização típica da memória cache

Cache hit - os buffers de dados e endereço são desativados e a comunicação é apenas entre o processador e a memória cache, sem tráfego no barramento do sistema.

Cache miss - o endereço desejado é carregado no barramento do sistema e os dados são transferidos através do buffer de dados para a cache e para o processador.



Projeto de cache


- Endereçando.
- Tamanho.
- Função de mapeamento.
- Algoritmo de substituição.
- Política de escrita.
- Tamanho de bloco.
- Número de caches.

Memória Cache


Endereçamento de cache

- Onde fica a cache?
 - Entre processador e unidade de gerenciamento de memória virtual.
 - Entre MMU e memória principal.
- Cache lógica (cache virtual) armazena dados usando endereço virtual.
 - Processador acessa cache diretamente, não através da cache física.
 - Acesso à cache mais rápido, antes da tradução de endereço da MMU.
 - Endereços virtuais usam o mesmo espaço de endereços para diferentes aplicações.
 - Deve esvaziar cache a cada troca de contexto.
- Cache física armazena dados usando endereços físicos da memória principal.

Organização típica da memória cache



Organização típica da memória cache



Tamanho

- Custo:
 - Quanto maior a cache maior o custo.
- Velocidade:
 - Quanto mais cache => mais rápido (até certo ponto).
 - -Verificar dados na cache leva tempo.

Função de mapeamento

- Função de mapeamento direta
- Função de mapeamento associativa
- Função de mapeamento associativa em conjunto (set associative)


Função de mapeamento

Exemplo:

- Cache de 64 Kbytes.
- Bloco de cache de 4 bytes.
 - ─Ou seja, cache é de 16k (2¹⁴) linhas de 4 bytes.
- 16 MB de memória principal.
- Endereço de 24 bits.

$$-(2^{24}=16M)$$

Mapeamento direto da cache para memória principal



Mapeamento direto

- Cada bloco de memória principal é mapeado apenas para uma linha de cache.
 - Ou seja, se um bloco está na cache, ele deve estar em um local específico.
- Endereço está em duas partes.
- W bits menos significativos identificam word exclusiva.
- S bits mais significativos especificam um bloco de memória.
- Os MSBs são divididos em um campo de linha de cache r e uma tag de s-r (parte mais significativa).

Mapeamento direto Estrutura de endereços


Tag s-r	Linha ou slot r	Palavra w
8	14	2

- Endereço de 24 bits.
- Identificador de palavra de 2 bits (bloco de 4 bytes).
- Identificador de bloco de 22 bits.
 - -Tag de 8 bits (=22-14).
 - Slot ou linha de 14 bits.
- Dois blocos na mesma linha não têm o mesmo campo de tag.
- Verifica conteúdo da cache localizando linha e verificando tag.

Mapeamento direto Tabela de linhas de cache

Linha de cache	Blocos de memória principal mapeados
0	0, m, 2m, 3m2s-m
1	1,m+1, 2m+12s-m+1
•••	
m-1	m-1, 2m-1,3m-12s-1

Organização da cache com mapeamento direto



Elementos do projeto da memória cache Mapeamento direto (resumo)

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas na cache = $m = 2^r$

Tamanho da cache = $2^{(r+w)}$ palavras ou bytes

Tamanho da tag = (s - r) bits

Prós e contras do mapeamento direto

- Simples.
- Barato.
- Local fixo para determinado bloco.
 - —Se um programa acessa 2 blocos que mapeiam para a mesma linha repetidamente, perdas de cache são muito altas.

Exercícios

1) Considere um computador com as seguintes características: total de 2 MBytes de memória principal; tamanho de palavra de 1byte; tamanho de bloco de 16 bytes; e tamanho de cache de 64 KBytes. Determine o formato dos endereços da memória principal para uma cache mapeada diretamente.

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas na cache = $m = 2^r$

Tamanho da cache = $2^{(r+w)}$ palavras ou bytes

Tamanho da tag = (s - r) bits

Exercícios

2) Um computador possui uma memória principal (MP) com capacidade para 4 Gbytes. Cada célula desta memória tem capacidade para 8 bits. Foi colocada neste computador uma memória cache (MC) de mapeamento direto com capacidade para 256 Kbytes. Cada linha desta cache tem capacidade para 64 bytes. Supondo que a CPU faça um acesso ao endereço (53A249CE)16, determine:

	Resposta
(a) Total de bits do endereço	
(b) Total de bits para a WORD	
(c) Total de bits para o número da linha	
(d) O total de bits para a TAG	
(e) O número da WORD (em hexadecimal)	
(f) O número da linha (em hexadecimal)	
(g) O valor da TAG (em hexadecimal)	

Tamanho do endereço = $(s + w)$ bits		
Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes		
Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes		
Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$		
Número de linhas na cache = m = 2 ^r		
Tamanho da cache = $2^{(r+w)}$ palavras ou bytes		
Tamanho da tag = $(s - r)$ bits		

Exercícios

3) Um computador possui uma memória principal (MP) com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 1byte. Foi colocada neste computador uma memória cache (MC) de mapeamento direto com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 16 células. Supondo que a CPU faça um acesso ao endereço (035AFBE5)16, determine:

	Resposta
(a) Total de bits do endereço	
(b) Total de bits para a WORD	
(c) Total de bits para o número da linha	
(d) O total de bits para a TAG	
(e) O número da WORD (em hexadecimal)	
(f) O número da linha (em hexadecimal)	
(g) O valor da TAG (em hexadecimal)	

Exercícios


4) Um computador possui uma memória principal (MP) com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 2 bytes. Foi colocada neste computador uma memória cache (MC) de mapeamento direto com capacidade para 1 Mbyte. Cada linha desta cache tem capacidade para 512 bits. Supondo que a CPU faça um acesso ao endereço (06EC78AE)16, determine:

	Resposta
(a) Total de bits do endereço	
(b) Total de bits para a WORD	
(c) Total de bits para o número da linha	
(d) O total de bits para a TAG	
(e) O número da WORD (em hexadecimal)	
(f) O número da linha (em hexadecimal)	
(g) O valor da TAG (em hexadecimal)	


Mapeamento associativo

- Um bloco de memória principal pode ser carregado em qualquer linha de cache.
- Endereço de memória é interpretado como tag e palavra.
- Tag identifica exclusivamente o bloco de memória.
- Tag de cada linha é examinada em busca de combinação.
- Pesquisa da cache é dispendiosa.

Mapeamento associativo da cache para a memória principal



Organização de cache totalmente associativa



Mapeamento associativo Estrutura de endereço

Tag 22 bit
Palavra
2 bit

- Tag de 22 bits armazenado a cada bloco de 32 bits de dados.
- Compara campo de tag com entrada de tag na cache para procurar acerto.
- 2 bits menos significativos do endereço identificam qual word de 16 bits é exigida do bloco de dados de 32 bits.
- P.ex.:

Endereço Tag Dados Linha de cache

FFFFC FFFFC 24682468 3FFF

Resumo do mapeamento associativo

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas na cache = indeterminado

Tamanho da tag = s bits

Exercícios

1) Considere um computador com as seguintes características: total de 2 MBytes de memória principal; tamanho de palavra de 1byte; tamanho de bloco de 16 bytes; e tamanho de cache de 64 KBytes. Determine o formato dos endereços da memória principal para uma cache totalmente associativa.

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas na cache = indeterminado

Tamanho da tag = s bits

Exercícios

2) Um computador possui uma memória principal com capacidade para 4 Gbits. Cada célula desta memória tem capacidade para 1 byte. Foi colocado neste computador uma memória cache puramente associativa com capacidade para 512 kBytes. Cada linha desta cache tem capacidade pra 16 células. Supondo que a CPU faça um acesso ao endereço (036D7BC5)16, determine:

	Resposta
(a) Total de bits do endereço	
(b) Total de bits para a WORD	
(c) O total de bits para a TAG	
(d) O número da WORD (em hexadecimal)	
(e) O valor da TAG (em hexadecimal)	

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas na cache = indeterminado

Tamanho da tag = s bits


Mapeamento associativo em conjunto

- Cache é dividida em uma série de conjuntos.
- Cada conjunto contém uma série de linhas.
- Determinado bloco é mapeado a qualquer linha em determinado conjunto.
 - —P.ex.:Bloco B pode estar em qualquer linha do conjunto i.
- P.ex.: 2 linhas por conjunto:
 - -Mapeamento associativo com 2 linhas.
 - Determinado bloco pode estar em uma de 2 linhas em apenas um conjunto.


Mapeamento associativo em conjunto Exemplo

- Número de conjunto com 13 bits
- Número de bloco na memória principal é módulo 2¹³
- 000000, 00A000, 00B000, 00C000 ... mapeados no mesmo conjunto


Mapeamento da memória principal para cache: associativo com *v* linhas



Mapeamento da memória principal para cache: associativo com *k* linhas



Organização da cache associativa em conjunto com *k* linhas



Mapeamento associativo em conjunto Estrutura de endereços

Tag 9 bits


Conjunto 13 bit

Palavra
2 bit

- Use campo de conjunto para determinar conjunto de cache a examinar.
- Compare campo de tag para ver se temos um acerto.
- P.ex.,

—Endereço	Tag	Dados	Conjunto
-1FF 7FFC	1FF	12345678	1FFF
-001 7FFC	001	11223344	1FFF

Exemplo de mapeamento associativo em conjunto com duas linhas



Resumo de mapeamento associativo em conjunto

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas no conjunto = k

Número de conjuntos = $v = 2^d$

Número de linhas na cache = $m = kv = kx2^d$

Tamanho da cache = $k x 2^{(d+w)}$ palavras ou bytes

Tamanho da tag = (s - d) bits

Exercícios

1) Um computador possui uma memória principal com capacidade para 2 Gbits. Cada célula desta memória tem capacidade para 8 bits. Foi colocada neste computador uma memória cache associativa em conjunto com capacidade para 512 Kbytes. Cada linha desta cache tem capacidade para 16 células. Cada conjunto possui 4 linhas. Supondo que a CPU faça um acesso ao endereço (02A854DB)₁₆, calcule:

	Resposta
(a) Total de bits do endereço	
(b) Total de bits para a WORD	
(c) Total de bits para o número do	
conjunto	
(d) O total de bits para a TAG	
(e) O número da WORD (em	
hexadecimal)	
(f) O número do conjunto (em	
hexadecimal)	
(g) O valor da TAG (em hexadecimal)	

Tamanho do endereço = (s + w) bits

Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes

Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes

Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$

Número de linhas no conjunto = k

Número de conjuntos = $v = 2^d$

Número de linhas na cache = $m = kv = kx2^d$

Tamanho da cache = $k x 2^{(d+w)}$ palavras ou bytes

Tamanho da tag = (s - d) bits

Exercícios

2) Um computador possui uma memória principal com capacidade para 16 Gbits. O Barramento de Endereços deste computador possui 30 bits. Foi colocado nele uma memória cache associativa por conjunto com capacidade para 1 Mbytes. Cada linha desta cache tem capacidade para 512 bits. Cada conjunto tem capacidade para 128 células. Supondo que a CPU faça um acesso ao endereço (0367 4AED)16, Calcule:

	Resposta	
(a) Total de bits do endereço		
(b) Total de bits para a WORD		
(c) Total de bits para o número do		
conjunto		
(d) O total de bits para a TAG		
(e) O número da WORD (em		Tamanho do endereço = $(s + w)$ bits
hexadecimal)		Número de unidades endereçáveis = $2^{(s+w)}$ palavras ou bytes
(f) O número do conjunto (em		
hexadecimal)		Tamanho do bloco = tamanho da linha = 2^w palavras ou bytes
(g) O valor da TAG (em hexadecimal)		Número de blocos na memória principal = $\frac{2^{(s+w)}}{2^w} = 2^s$
		Número de linhas no conjunto = k
		Número de conjuntos = $v = 2^d$
		Número de linhas na cache = $m = kv = kx2^d$
		Tamanho da cache = $k \times 2^{(d+w)}$ palavras ou bytes
		Tamanho da tag = $(s-d)$ bits