



北京交通大学
BEIJING JIAOTONG UNIVERSITY



计算机科学与技术学院
School of Computer Science & Technology

第四章 存储器

尹辉 刘万成

hyin@bjtu.edu.cn

wchliu@bjtu.edu.cn


办公地点：九教北312, 401室

- 存储器概述


- CPU与主存储器的连接

- 高速缓冲存储器 (Cache)

□主存的基本组成



□主存与CPU的连接



□主存的技术指标

◆ 存储容量

主存 存放二进制代码的总位数

◆ 存储速度

➤ 存取时间

存储器的 访问时间

读出时间 写入时间

➤ 存取周期

连续两次独立的存储器操作

(读或写) 所需的 最小间隔时间

读周期 写周期


◆ 存储带宽 (bps) 位/秒

存取周期=100ns, 每次存取16bit, 带宽=?

□主存储器容量的扩展

◆ 位扩展：增加存储字长

用 ? 片 $1K \times 4$ 位 存储芯片组成 $1K \times 8$ 位的存储器




10根地址线

8根数据线

□ 主存储器容量的扩展

◆ 字扩展：增加存储字的数量

用 ? 片 $1K \times 8$ 位 存储芯片组成 $2K \times 8$ 位的存储器




主存储器容量的扩展

◆ 字、位扩展

12根地址线

8根数据线

用 ? 片 $1K \times 4$ 位 存储芯片组成 $4K \times 8$ 位的存储器



□主存储器容量的扩展

◆ 字、位扩展步骤

步骤一：合理选择存储芯片

步骤二：地址线的连接

➤ 字扩展

步骤三：片选线的连接

➤ 字扩展

步骤四：数据线的连接

➤ 位扩展

步骤五：读/写命令线的连接

步骤六：其他 时序、负载

□主存储器容量的扩展

◆ 举例 (4.1)

设CPU有16根地址线、8根数据线，并用 $\overline{\text{MREQ}}$ 作为访存控制信号（低电平有效），用 $\overline{\text{WR}}$ 作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K x 4位RAM、4K x 8位RAM、8K x 8位、2K x 8位 ROM、4K x 8位ROM、8K x 8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，要求如下：


(1) 主存地址空间分配：

6000H~67FFH为系统程序区。

6800H~6BFFH为用户程序区。

(2) 合理选择上述存储芯片，说明各选几片。

(3) 详细画出存储芯片的片选逻辑图。



□主存储器容量的扩展

◆ 举例

解：

(1) 写出对应的二进制地址码

步骤一：
合理选择
存储芯片

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	...	A_8	A_7	...	A_4	A_3	...	A_0	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	} 1片 $2K \times 8$ 位 ROM
⋮														
0	1	1	0	0	1	1	1	1	1	1	1	1	1	
⋮														
0	1	1	0	1	0	0	0	0	0	0	0	0	0	} 1K $\times$ 8位 RAM
⋮														
0	1	1	0	1	0	1	1	1	1	1	1	1	1	
⋮														

(2) 确定芯片的数量及类型

1片 $2K \times 8$ 位 ROM

2片 $1K \times 4$ 位 RAM

2片 $1K \times 4$ 位

CPU与主存储器的连接

主存储器容量的扩展

◆ 举例

解：

(3) 分配地址线

	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	...	A ₈	A ₇	...	A ₄	A ₃	...	A ₀	
步骤二： 地址线 的连接	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1片 ROM 2K × 8位
	0	1	1	0	0	1	1	1	1	1	1	1	1	1	
步骤三： 片选线 的连接	0	1	1	0	1	0	0	0	0	0	0	0	0	0	2片 RAM 1K × 4位
	0	1	1	0	1	0	1	1	1	1	1	1	1	1	

C B A A₁₀ ~ A₀ 接 2K × 8位 ROM 的地址线

(4) 确定片选信号 A₉ ~ A₀ 接 1K × 4位 RAM 的地址线

CPU与主存储器的连接

主存储器容量的扩展

◆ 举例

解：

(3) 分配地址线

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	...	A_8	A_7	...	A_4	A_3	...	A_0	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	1片 ROM 2K × 8位
⋮														
0	1	1	0	0	1	1	1	1	1	1	1	1	1	2片 RAM 1K × 4位
⋮														
0	1	1	0	1	0	0	0	0	0	0	0	0	0	2片 RAM 1K × 4位
⋮														
0	1	1	0	1	0	1	1	1	1	1	1	1	1	2片 RAM 1K × 4位
⋮														

C B A A₁₀ ~ A₀ 接 2K × 8位 ROM 的地址线

(4) 确定片选信号 A₉ ~ A₀ 接 1K × 4位 RAM 的地址线


主存储器容量的扩展 (5) CPU与存储器的连接图

◆ 举例

解：

步骤四：
数据线的连接

步骤五：
读/写线的连接



□主存储器容量的扩展

◆ **举例** 假设同前，要求最小 **4K**为系统程序区，相邻 **8K**为用户程序区。

解： (1) 写出对应的二进制地址码

(2) 确定芯片的数量及类型

1片 $4K \times 8$ 位 ROM **2片** $4K \times 8$ 位 RAM

(3) 分配地址线

$A_{11} \sim A_0$ 接 ROM 和 RAM 的地址线


(4) 确定片选信号

(5) CPU与存储器的连接图

□主存储器容量的扩展

◆ **举例** 假设同前，要求最小 **4K**为系统程序区，相邻 **8K**为用户程序区。

解： (1) 写出对应的二进制地址码



(2) 确定芯片的数量及类型


1片 $4K \times 8$ 位 ROM: 地址线?? 根, 数据线?? 根

2片 $4K \times 8$ 位 RAM: 地址线?? 根, 数据线?? 根

(3) 分配地址线

$A_{11} \sim A_0$ 接 ROM 和 RAM 的地址线


(4) 确定片选信号



□主存储器容量的扩展


◆ 举例(4.2)

设 CPU 有 20 根地址线, 8 根数据线, 并用 $\overline{\text{IO/M}}$ 作访存控制信号。
 $\overline{\text{RD}}$ 为读命令, $\overline{\text{WR}}$ 为写命令。现有 $8\text{K} \times 8$ 位 RAM 若干片, 外特性如下:



请用 138 译码器及其他门电路 (门电路自定) 画出 CPU 和 RAM 的连接图。要求地址为 $\text{F0000H} \sim \text{FFFFFFH}$, 并写出每片 RAM 的地址范围。

F0000H~FFFFFH 64K × 8位
2764 EPROM (8K × 8位)



1片 8K×8位芯片：地址线??根，数据线??根



CPU与主存储器的连接


例 4.3 设 CPU 有 20 根地址线和 16 根数据线,并用 $\overline{IO/\overline{M}}$ 作为访存控制信号, $\overline{RD}$ 为读命令, $\overline{WR}$ 为写命令。CPU 可通过 BHE 和 A_0 来控制按字节或字两种形式访存(如表 4.1 所示)。要求采用图 4.39 所示的芯片,门电路自定。试回答:

- (1) CPU 按字节访问和按字访问的地址范围各是多少?
- (2) CPU 按字节访问时需分奇偶体,且最大 64 KB 为系统程序区,与其相邻的 64 KB 为用户程序区。写出每片存储芯片所对应的二进制地址码。
- (3) 画出对应上述地址范围的 CPU 与存储芯片的连接图。

表 4.1 例 4.3 CPU 访问形式与 BHE 和 A_0 的关系

BHE	A_0	访问形式
0	0	字
0	1	奇字节
1	0	偶字节
1	1	不访问






32K×8位芯片： 地址线**15根A14~ A0** ， 数据线**8根**
CPU的A₁₅~ A₁ 接 **32K×8位 芯片 的地址线A14~ A0**

A16	BHE	A0	访问形式	芯片	对应译码器输出
0	0	0	字	32K×8位RAM#1, #2	Y0
0	0	1	奇字节	32K×8位RAM#1	Y1
0	1	0	偶字节	32K×8位RAM#2	Y2
0	1	1	不访问	无	
1	0	0	字	32K×8位ROM#1, #2	Y4
1	0	1	奇字节	32K×8位ROM#1	Y5
1	1	0	偶字节	32K×8位ROM#2	Y6
1	1	1	不访问	无	


RAM#1: Y0,Y1; RAM#2: Y0,Y2; ROM#1: Y4,Y5; ROM#2: Y4,Y6

北京交通大学




□ 访存中的大、小端地址分配

(1) **大端存储**: 高位字节地址为字地址



设地址线 24 根
若字长为 16 位
若字长为 32 位


(2) **小端存储**: 低位字节地址为字地址



按 字节 寻址 $2^{24} = 16 \text{ M}$
按 字 寻址 8 M
按 字 寻址 4 M

□ 提高主寄存器的带宽

◆ 单体多字系统




猝发访问：一个存取周期访问多个字（数据块）

□ 提高主存储器的带宽

◆ 多体并行系统

(1) 高位交叉

顺序编址




□ 提高主存储器的带宽

◆ 多体并行系统

(1) 高位交叉

顺序编址

各体并行工作




□ 提高主存储器的带宽

◆ 多体并行系统


(2) 低位交叉

各体轮流编址




□ 提高主存储器的带宽

◆ 多体并行系统



□提高主寄存器的带宽

◆多体并行系统的工作原理




在不改变存取周期的前提下，增加存储器的带宽

□提高主寄存器的带宽

◆多体并行系统的工作原理

设四体低位交叉存储器，
存取周期为 T ，总线传
输周期为 τ ，为实现流
水线方式存取，应满足
 $T = 4\tau$ 。



连续读取 n 个字所需的时间为 $T + (n-1)\tau$

□提高主寄存器的带宽

◆ 高性能的存储芯片

(1) SDRAM (同步 DRAM)

在系统时钟的控制下进行读出和写入

CPU 无须“等待”：CPU给出的地址和控制信号会被SDRAM寄存，直到指定的时钟周期后再响应。

猝发访问：即CPU发出一个地址，访问一个数据块

(2) 带 Cache 的 DRAM

在 DRAM 的芯片内 **集成** 了一个由 **SRAM** 组成的 **Cache**，有利于 **猝发式读取**

- 存储器概述
- CPU与主存储器的连接
- 高速缓冲存储器 (Cache)

**作业：第4章
15、16题**