



北京交通大学
BEIJING JIAOTONG UNIVERSITY



计算机科学与技术学院
School of Computer Science & Technology

第八章 CPU的结构和功能

尹辉 刘万成

hyin@bjtu.edu.cn

wchliu@bjtu.edu.cn

办公地点：九教北312，401室

- CPU的基本组成

- 指令周期

- 指令流水

□ CPU的功能

1. 控制器的功能

取指令

} 指令控制

分析指令

} 操作控制

执行指令，发出各种操作命令

控制指令输入到结果输出的步调

} 时序控制

总线管理

处理异常情况和特殊请求

} 处理中断

2. 运算器的功能

实现算术运算和逻辑运算

} 数据加工

□ CPU的结构框图

指令控制

PC IR

操作控制

CU (控制器)


时间控制

数据加工

ALU RF(寄存器)

处理中断

中断系统



□CPU的寄存器

1. 通用寄存器（通常对用户可见：汇编程序员可以直接操作）

存放操作数

可作 某种寻址方式所需的 专用寄存器

2. 专用寄存器（通常对用户不可见：汇编程序员可指令执行间接改变寄存器的值）

(1) 专用地址/数据寄存器

如：MAR(Memory Address Register)访存地址寄存器

MDR(Memory Data Register)访存数据寄存器

用于特殊寻址方式，如栈指针、基址寄存器等

(2) 控制寄存器 如：PC指针、IR(指令寄存器)

(3) 状态寄存器 如：条件码寄存器，跳转指令的依据 如 正、负、零、溢出、进位等

如：中断标志寄存器


- CPU的基本组成

- 指令周期

- 指令流水

◆ 指令周期：取出并执行一条指令所需的全部时间


完成一条指令 通常包括 { 取指、分析 取指周期
执行 执行周期




□ 基本概念

◆ 指令周期：取出并执行一条指令所需的全部时间


1. 不同指令的指令周期不一定相同



NOP



ADD imm




MUL imm

□ 基本概念


◆ 指令周期：**取出并执行一条指令所需的全部时间**

2. 不同指令的指令周期的阶段不一定相同

(1) 具有间接寻址的指令周期




(2) 带有中断周期的指令周期



□ 基本概念

- ◆ 指令周期：**取出并执行一条指令所需的全部时间**
- ◆ 指令周期的总体流程



□ 基本概念


- ◆ 指令周期：取出并执行一条指令所需的全部时间
- ◆ CPU对指令周期的控制

取 指令 取指周期

取 有效地址 间址周期


取 操作数 执行周期

存 程序断点 中断周期




□ 指令周期的数据流

1. 取指周期数据流




□ 指令周期的数据流

1. 取指周期数据流




□ 指令周期的数据流

1. 取指周期数据流




□ 指令周期的数据流

1. 取指周期数据流




□ 指令周期的数据流

1. 取指周期数据流



□ 指令周期的数据流

2. 间址周期数据流




□ 指令周期的数据流

3. 执行周期数据流

不同指令的执行周期数据流不同

4. 中断周期数据流



- CPU的基本组成

- 指令周期

- 指令流水

□ 指令流水的原理

◆ 并行的概念

并行 {
 并发 两个或两个以上事件在 **同一时间段** 发生
 同时 两个或两个以上事件在 **同一时刻** 发生

要点：时间上互相重叠

◆ 并行的等级

过程级（作业、进程）	粗粒度	软件实现
指令级（指令之间） （指令内部）	细粒度	硬件实现

□ 指令流水的原理

1. 指令的串行执行




取指令 取指令部件 完成

执行指令 执行指令部件 完成

总有一个部件 空闲

2. 指令的二级流水




若 取指 和 执行 阶段时间上 完全重叠

指令周期 减半 速度提高 1 倍

□ 指令流水的原理

3. 指令的六级流水



FI Fetch Instruction

DI Decode Instruction

CO Calculate operand address

FO Fetch operand

EI Execute instruction

WO Write back operand

□ 影响流水线的因素

◆ 流水线各阶段的划分

比如：执行时间 > 取指时间



流水线的性能受到最坏阶段的影响

◆ 指令执行过程中的三种相关性

- 结构相关，又称为资源相关，由指令竞争资源引起的冲突
 - ✓ 比如取指 (FI) 和写回(WO)都涉及到访问主存

□影响流水线的因素

◆ 指令执行过程中的三种相关性

- 结构相关：又称为资源相关，由指令竞争资源引起的冲突
- 数据相关：流水线的各条指令因重叠操作，可能改变对操作数的读写访问顺序
 - ✓ 写后读相关
 - ✓ 读后写相关
 - ✓ 写后写相关
- 控制相关
 - ✓ 由转移指令引起的指令不连续执行，导致已进入流水阶段的指令无效

例如：写后读相关

ADD R1,R2,R3; (R2)+(R3)->R1

SUB R4,R1,R5; (R1)-(R5)->R4

□流水线的性能

◆ 吞吐率

单位时间内 流水线所完成指令的 数量

设 m 段的流水线各段时间为 Δt

• 最大吞吐率 $T_{pmax} = \frac{1}{\Delta t}$

• 实际吞吐率 连续处理 n 条指令的吞吐率为

$$T_p = \frac{n}{m \cdot \Delta t + (n-1) \cdot \Delta t}$$

□流水线的性能

◆ 加速比 S_p : m 段的流水线的速度与非流水线的速度之比

设流水线各段时间为 Δt , 每条指令 m 段

完成 n 条指令在等效的非流水线上共需

$$T' = nm \cdot \Delta t$$

完成 n 条指令在 m 段流水线上共需

$$T = m \cdot \Delta t + (n-1) \cdot \Delta t$$

则


$$S_p = \frac{nm \cdot \Delta t}{m \cdot \Delta t + (n-1) \cdot \Delta t} = \frac{nm}{m + n - 1}$$

□流水线的性能

◆ 效率 流水线中各功能段的 **利用率**

由于流水线有 **建立时间** 和 **排空时间**


因此各功能段的 **设备不可能** 一直 处于 **工作** 状态



流水线的性能

效率 流水线中各功能段的 **利用率**

$$\text{效率} = \frac{\text{流水线各段处于工作时间的时空区}}{\text{流水线中各段总的时空区}}$$

$$= \frac{mn\Delta t}{m(m+n-1)\Delta t} = \frac{n}{(m+n-1)}$$


空间

S_4

S_3

S_2

S_1

1 2 3 4 5 ... n-1 n

1 2 3 4 5 ... n-1 n

1 2 3 4 5 ... n-1 n

1 2 3 4 5 ... n-1 n

$m\Delta t$

$(n-1)\Delta t$

$T_{\text{时间}}$

- CPU的基本组成

- 指令周期

- 指令流水