Федеральное государственное автономное образовательное учреждение высшего образования "Национальный Исследовательский Университет ИТМО" Мегафакультет Компьютерных Технологий и Управления Факультет Программной Инженерии и Компьютерной Техники



#### Вариант №2 Лабораторная работа 1

по дисциплине

'Функциональная схемотехника'

Выполнил Студент группы Р33102 **Лапин Алексей Александрович** Преподаватель: **Васильев С.Е.** 

## Содержание

1 Цели работы:		и работы:	3
2	Зад	ание	3
3	Отчет о выполнении заданий части 1:		4
	3.1	Схема разработанного вентиля NAND	4
	3.2	Символ вентиля и схема тестирования	4
	3.3	Временная диаграмма процесса тестирования вентиля	5
	3.4	Результат измерения задержки распространения сигнала через вентиль.	6
	3.5	Максимальная частота работы вентиля	7

#### 1 Цели работы:

- 1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП.
- 2. Познакомиться с технологией SPICE-моделирования схем на транзисторах.
- 3. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL.

#### 2 Задание

Лабораторная работа состоит из двух частей.

Первая часть посвящена проектированию цифровых вентилей на полевых транзисторах, построению схем на базе вентилей и знакомству с технологией SPICЕмоделирования. Первая часть работы выполняется в программном пакете LTspice. При построении схем вентилей необходимо использовать КМОП-транзисторы с параметрами из файла, предоставленного преподавателем (см. раздел «Основы работы в среде LTspice»).

Вторая часть посвящена знакомству с языком описания аппаратуры Verilog HDL, изучению особенностей его использования для описания схем на вентильном уровне и приобретению навыков тестирования таких схем. Вторая часть работы выполняется с использованием Vivado Simulator, входящего в пакет Vivado Design Suite (см. раздел «Основы работы в среде Vivado Design Suite»).

Вариант: 2

Логический базис: NAND

БОЭ: Полный четырехразрядный компаратор

### 3 Отчет о выполнении заданий части 1:

#### 3.1 Схема разработанного вентиля NAND




Рис. 1: Схема разработанного вентиля NAND

#### 3.2 Символ вентиля и схема тестирования




Рис. 2: Символ вентиля




Рис. 3: Схема тестирования

#### 3.3 Временная диаграмма процесса тестирования вентиля




Рис. 4: Временная диаграмма процесса тестирования вентиля

# 3.4 Результат измерения задержки распространения сигнала через вентиль

Задержка распространения - максимальное время от начала изменения входа до момента, когда все выходы достигнут установившихся значений. Измеряется она между точками перехода входным и выходным сигналом уровня 50%.




Рис. 5: Подсчет задержки распространения сигнала для 0-1 на выходе




Рис. 6: Подсчет задержки распространения сигнала для 1-0 на выходе

 $t_{pd}=t_2-t_1=3.426-3.015=0.411$ нс—задержка распространения сигнала для 0-1 на выходе  $t_{pd}=t_2-t_1=9.510-9.005=0.505$ нс—задержка распространения сигнала для 1-0 на выходе



Рис. 7: Время спада от 0.9 до 0.1

#### 3.5 Максимальная частота работы вентиля

Высчитывается как время спада(фронта) от 0.1 до 0.9 (0.9 до 0.1) уровня на выходе вентиля, и от этого времени высчитывается частота:




Рис. 8: Время фронта от 0.1 до 0.9

$$t_{10}=9.098-10.130=1.031$$
нс — для спада 
$$t_{01}=4.086-3.089=0.996$$
нс — для фронта

Тогда частота спада/фронта:

$$u_{\mathrm{спада}} = rac{1}{t_{10}} = rac{1}{1.031} = 0.970 \Gamma \Gamma$$
ц

$$\nu_{\rm фронта} = \frac{1}{t_{01}} = \frac{1}{0.996} = 1.004 \Gamma \Gamma \mathrm{ц}$$

Тогда максимальная частота работы вентиля:

$$\nu_{\rm max}=\min(\nu_{\rm cпада},\nu_{\rm фронта})=\min(0.970,1.004)=0.970\Gamma\Gamma\text{ц}$$