Федеральное государственное автономное образовательное учреждение высшего образования "Национальный Исследовательский Университет ИТМО" Мегафакультет Компьютерных Технологий и Управления Факультет Программной Инженерии и Компьютерной Техники



Вариант №4 Лабораторная работа 2

по дисциплине

'Функциональная схемотехника'

Выполнил Студент группы Р33102 Лапин Алексей Александрович Преподаватель: Васильев С.Е.

Содержание

1	Зад	ание		3
	1.1	Описа	ние лабораторной работы	3
	1.2	Табли	ца варианта	3
2	Вы	полнен	ие	3
	2.1	Счётч	ик	3
		2.1.1	Разработанный модуль	4
		2.1.2	Тестовый план:	5
	2.2	Сдвиг	овый регистр	
		2.2.1	Разработанный модуль	
		2.2.2	Тестовый план:	9
	2.3	Конеч	ный автомат	11
		2.3.1	Разработанный модуль	
		2.3.2	Тестовый план:	
	2.4	Делит	ель частоты	
		2.4.1	Разработанный модуль	
		2.4.2	Тестовый план:	
3	Фуг	нкция	COUNT FREE	25
4	FIF	О		27
5	Вы	вод		28

1 Задание

1.1 Описание лабораторной работы

Лабораторная работа №2 посвящена проектированию последовательностной логики на уровне регистровых передач с использованием языка описания аппаратуры Verilog HDL.

В первой части работы предлагается разработать несколько простых блоков цифровой последовательностной логики и объединить их для выполнения заданной функции в одно функционирующее устройство.

Во второй части работы предлагается разработать устройство, управляющее входным потоком данных с помощью одного из указанных алгоритмов обработки.

1.2 Таблица варианта

Вариант	Функция 1	FSM	Функция 2	Разряд ности	Делитель частоты	
4	COUNT_FREE	FSM_1	FIFO	32 бит	10	

2 Выполнение

2.1 Счётчик




Рис. 1: Синхронный счетчик по переднему фронту с асинхронным сбросом и сигналом разрешения, 32 разряда.

32bit COUNTER 000000001 01 000000245 ENABLE CLK RESET 0 RESET

Рис. 2: Синхронный счетчик по переднему фронту с асинхронным сбросом и сигналом разрешения, 32 разряда.

Счетчик тактируется от СLK по переднему фронту. Когда уровень enable высокий, то счетчик инкрементируется, когда уровень низкий — счетчик сохраняет свое значение с предыдущего такта.

По заднему фронту rst_n счетчик асинхронно сбрасывается в 0.

На выходе счетчика по переднему фронту выставляется значение Q(t-1)+1 по модулю разрядности счетчика.

2.1.1 Разработанный модуль

```
1 module counter
  #(
2
3
       parameter WIDTH = 32
  )
4
5
  (
6
       input clk,
       input rst_n,
7
8
       input enable,
       output reg [WIDTH - 1:0] cnt
9
10);
       always @(posedge clk or negedge rst_n) begin
11
           if(!rst_n)
12
                cnt <= {WIDTH{1'b0}};</pre>
13
           else if (enable)
14
                cnt <= cnt + 1'b1;</pre>
15
```

2.1.2 Тестовый план:

Области эквивалентности:

- enable = 1, rst_n = 1 инкремент
- enable = 1, rst n = 0 c6poc
- \bullet enable = 0, rst $n = 1 \cos$ ранение значения

```
'timescale 1ns/10ps
  'include "counter/src/counter.v"
  module counter_tb;
      localparam WIDTH = 32;
5
6
7
      reg clk;
      reg rst_n;
8
9
      reg enable;
10
      wire [WIDTH-1:0] cnt;
11
      reg [WIDTH-1:0] tst_out;
12
13
      reg passed = 1'b1;
14
15
       counter #(.WIDTH(WIDTH)) counter_dut(
16
           .clk (clk),
17
           .rst_n (rst_n),
18
           .enable (enable),
19
           .cnt (cnt)
20
      );
21
22
      /* Clock generation */
23
      initial begin
24
           clk = 0;
25
           forever #10 clk = !clk;
26
       end
27
28
      task check;
29
30
           begin
                if(tst_out != cnt) begin
31
                    $display("[T=%0g] Test failed: expected %g, got %g",
32
                        $time, tst_out, cnt);
                    passed = 1'b0;
33
                end
34
           end
35
       endtask
36
37
       integer i;
```

```
initial begin
39
           rst_n = 0;
40
           enable = 1;
41
           #1 rst_n = 1;
42
43
           tst_out = {WIDTH{1'b0}};
44
45
           /* Test 1: Count to 10 */
46
           for(i = 1; i < 10; i = i + 1) begin
47
                @(posedge clk) begin
48
                     tst_out = i;
49
                \verb"end"
50
                @(negedge clk) check;
51
           end
52
53
54
           /* Test 2: Reset, Should Be 0 */
55
           @(posedge clk) begin
56
                rst_n <= 0;
57
                tst_out <= 0;
58
59
           end
           @(negedge clk) check;
60
61
           rst_n <= 1;
62
63
           /* Test 3: Count to 3 */
64
           for(i = 1; i < 3; i = i + 1) begin
65
                @(posedge clk) begin
66
                    tst_out = i;
67
                end
68
                @(negedge clk) check;
69
           end
70
71
           /* Test 4: Enable = 0, Should Be 3 */
72
           @(posedge clk) begin
73
                enable <= 0;</pre>
74
                tst_out <= 3;
75
76
77
           repeat (10) @(negedge clk) check;
78
           /* Test 5: Continue, Enable = 1, Should Be 17 */
79
           @(posedge clk) begin
80
                enable <= 1;
81
                tst_out <= 3;
82
           end
83
           for(i = 4; i < 17; i = i + 1) begin
84
                @(posedge clk) begin
85
                    tst_out = i;
86
87
                @(negedge clk) check;
88
89
           end
90
           if(passed)
91
```

```
$display("[T=%0g] All tests passed", $time);
92
            else
93
                 $display("[T=%0g] Some tests failed", $time);
94
            #10; $finish;
95
       end
96
97
       initial begin
98
            $dumpfile("build/counter.vcd");
99
            $dumpvars(1);
100
101
       end
102
103
104
  endmodule
105
```

Результаты тестирования:

[T=720] All tests passed




Рис. 3: Временная диаграмма работы счетчика

2.2 Сдвиговый регистр




Рис. 4: Схема сдвигового регистра с параллельной загрузкой и последовательным сдвигом вправо




Рис. 5: Схема сдвигового регистра с параллельной загрузкой и последовательным сдвигом вправо

Сдвиговый регистр с параллельной загрузкой и последовательным сдвигом вправо. Каждый фронт тактового сигнала, при наличии активного сигнала разрешения, выполняется операция сдвига вправо. При наличии активного сигнала загрузки, в регистр загружается значение с входа D. По заднему фронту сигнала сброса, регистр сбрасывается в 0.

2.2.1 Разработанный модуль

```
32 - bit Right Shift register with shift_enable */
  module shift_right
  #(
3
      parameter WIDTH = 32
4
  )
5
  (
6
7
      input clk,
      input rst_n,
8
      input [WIDTH - 1:0] data_in,
9
10
      input shift_enable,
      input load,
11
      output reg serial_out
12
13 );
14
      reg [WIDTH - 1:0] data_out;
15
      always @(posedge clk or negedge rst_n) begin
16
           if (!rst_n)
17
               {serial_out, data_out} <= {1'b0, {WIDTH-1{1'b0}}};
18
           else if(load)
19
               data_out <= data_in;</pre>
20
           else if (shift_enable)
21
```

2.2.2 Тестовый план:

- 1. Протестировать сдвиг при пустом буффере.
- 2. Протестировать сброс регистра.
- 3. Протестировать загрузку значения в регистр.
- 4. Протестировать сдвиг данных после сброса.




Рис. 6: Временная диаграмма работы сдвигового регистра

```
'timescale 1ns/100ps
  'include "shift_right/src/shift_right.v"
2
3
  module shift_right_tb;
4
      localparam WIDTH=32;
5
6
      reg clk;
7
      reg rst_n;
8
      reg [WIDTH-1:0] data_in;
9
10
      reg shift_en;
      reg load;
11
12
      wire serial_out;
13
      reg passed = 1;
14
15
      reg tst_out;
16
      reg [WIDTH-1:0] tst_temp;
17
      reg [WIDTH-1:0] tst_value = 32'hFF123456;
18
19
      shift_right #(.WIDTH(WIDTH)) shift_right_dut (
20
           .clk(clk),
21
           .load(load),
22
           .rst_n(rst_n),
23
           .data_in(data_in),
24
```


```
.shift_enable(shift_en),
25
           .serial_out(serial_out)
26
      );
27
28
      /* Clock generation */
29
      initial begin
30
         clk = 0;
31
         forever #10 clk = ~clk;
32
       end
33
34
      task check;
35
           begin
36
                if(tst_out !== serial_out) begin
37
                    $display("[T=%0g] Test failed: expected %g, got %g",
38
                       $time, tst_out, serial_out);
                    passed = 0;
39
               end
40
           end
41
       endtask
42
43
44
       integer i;
45
       initial begin
46
           $dumpfile("build/shift_right.vcd");
47
           $dumpvars(1);
48
           $display("############# Starting simulation
49
              ###########;
50
           shift_en = 0;
51
           rst_n = 1;
52
           load = 0;
53
54
           tst_temp = tst_value;
55
56
           @(negedge clk) begin
57
               data_in <= tst_value;</pre>
58
               load <= 1;
59
60
           @(negedge clk) begin
61
                load <= 0;
62
           end
63
           shift_en <= 1;
64
65
           /* Test: Load value */
66
           $display("######## TEST: Load value ########");
67
           for (i = 0; i < 32; i = i + 1) begin
68
               @(posedge clk)
69
                    {tst_temp[WIDTH-1:0], tst_out} <= {1'b0,
70
                       tst_temp[WIDTH-1:0]};
                @(negedge clk) check;
71
           end
72
73
           /* Test: Reset, Should Be 0 */
74
```

```
$display("######## TEST: Reset ########");
75
           rst_n = 0;
76
           tst_out = 0;
77
           @(posedge clk) check;
78
           rst_n = 1;
79
80
           /* Test: Buffer is empty */
81
           $display("######## TEST: Buffer is empty ########");
82
           @(posedge clk) check;
83
           /* Test: Shift right continue */
85
           $display("######## TEST: Shift right continue #######");
86
           @(negedge clk) begin
87
                tst_temp <= tst_value;</pre>
88
89
                data_in <= tst_value;</pre>
                load <= 1;
90
           end
91
           @(negedge clk) begin
92
                load <= 0;
93
           end
94
95
           shift_en <= 1;
96
           for (i = 0; i < 16; i = i + 1) begin
97
                @(posedge clk)
98
                    {tst_temp[WIDTH-1:0], tst_out} <= {1'b0,
99
                        tst_temp[WIDTH-1:0]};
                @(negedge clk) check;
100
101
           end
           if (passed)
102
                $display("[T=%0g] All tests passed", $time);
103
           else
104
                $display("[T=%0g] Some tests failed", $time);
105
           #10; $finish;
106
107
       end
108
109
110 endmodule
```

Результаты тестирования:

2.3 Конечный автомат

Схема конечного автомата



Конечный автомат состоит из 6 состояний, которые соответвуют последовательным этапам вычисления функции (A/2+B)*8+(A-B/2)*4.

Входные данные:

- clk: тактовый сигнал
- а, b: входные данные шириной WIDTH бит
- rst n: асинхронный сигнал сброса

Работа модуля:

- Модуль fsm использует конечный автомат с шестью состояниями (S0, S1, S2, S3, S4, S5) для выполнения последовательности операций над входными данными.
- В каждом состоянии выполняются определенные операции, такие как деление на 2 (div2), сложение (adder), умножение на 2 (mul2) и вычитание (sub).
- Результаты промежуточных операций сохраняются в регистрах reg1 и reg2.
- Переходы между состояниями происходят на каждом такте тактового сигнала clk, если сигнал ready неактивен.
- В состоянии S0:
 - Значение а делится на 2 с помощью модуля div2, результат сохраняется в reg1.

• В состоянии S1:

- Значение b делится на 2 с помощью модуля div2, результат сохраняется в reg2.
- Значение reg1 складывается с b с помощью модуля adder, результат сохраняется в reg1.

• В состоянии S2:

- Значение а вычитается из reg2 с помощью модуля sub, результат сохраняется в reg2.
- Значение reg1 умножается на 2 с помощью модуля mul2, результат сохраняется в reg1.

• В состоянии S3:

- Значение reg1 умножается на 2 с помощью модуля mul2, результат сохраняется в reg1.
- Если счетчик mul_cnt равен 0, переход в состояние S4, иначе остаемся в S3

• В состоянии S4:

- Значение reg2 умножается на 4 с помощью модуля mul2, результат сохраняется в reg2.
- Если счетчик mul cnt равен 0, переход в состояние S5, иначе остаемся в S4.

• В состоянии S5:

- Значения reg1 и reg2 складываются с помощью модуля adder, результат сохраняется в out.
- Сигнал ready устанавливается в 1, указывая на готовность результата.

Выходные данные:

- out: выходные данные, содержащие результат вычислений
- ready: сигнал готовности результата

2.3.1 Разработанный модуль

Сумматор

```
1 'timescale 1ps/1ps
2 module adder
3 # (
      parameter WIDTH = 32
4
5)
  (
6
      input [WIDTH - 1:0] x, y,
7
      output [WIDTH - 1:0] z
8
9
 );
      assign z = x + y;
10
11 endmodule
```

Делитель на 2

```
1 'timescale 1ps/1ps
2 module div2
3 # (
      parameter WIDTH = 32
4
5)
  (
6
      input [WIDTH - 1:0] in,
7
      output [WIDTH - 1:0] out
8
9);
      assign out = in >> 1;
10
11 endmodule
```

Умножитель на 8

Вычитатель

```
'timescale 1ps/1ps
2 module sub
3 # (
4
       parameter WIDTH = 32
5
  )
6
  (
       input [WIDTH - 1:0] x, y,
       output [WIDTH - 1:0] z
8
9);
10
       assign z = x + (^{\circ}y) + 1;
11
12 endmodule
```

Конечный автомат

```
1 'include "fsm/src/sub.v"
2 'include "fsm/src/adder.v"
3 'include "fsm/src/mul2.v"
4 'include "fsm/src/div2.v"
5 module fsm
6 #(
7
      parameter WIDTH = 32,
      parameter OP_WIDTH = WIDTH + 4,
8
9
      parameter DIV_WIDTH = WIDTH - 1,
10
      parameter MUL1_WIDTH = WIDTH + 3,
      parameter MUL2_WIDTH = WIDTH,
11
      parameter ADDER1_WIDTH = WIDTH,
12
      parameter ADDER2_WIDTH = WIDTH + 3,
13
      parameter SUB_WIDTH = WIDTH - 2
14
15 )
  (
16
      input clk,
17
       input [WIDTH - 1:0] a, b,
18
       input rst_n,
19
      output reg[OP_WIDTH-1:0] out,
20
21
      output reg ready
22 );
23
      localparam [2:0]
24
           S0 = 3,0000,
25
           S1 = 3'b001,
26
           S2 = 3'b010,
27
           S3 = 3,6011,
28
           S4 = 3'b100,
29
           S5 = 3'b101;
30
31
      reg [2:0] state;
32
      reg mul_cnt = 0;
33
34
      /* instantiate div2 module */
35
      wire [WIDTH - 1:0] div2_in;
36
      wire [WIDTH - 1:0] div2_out;
37
      div2 #(.WIDTH(WIDTH)) div2_inst (
38
       .in(div2_in),
39
```

```
.out(div2_out)
40
       );
41
42
       /* instantiate adder module */
43
       wire [OP_WIDTH - 1:0] add_a, add_b;
44
       wire [OP_WIDTH - 1:0] add_z;
45
       adder #(.WIDTH(OP_WIDTH)) add_inst (
46
           .x(add_a),
47
           .y(add_b),
48
           .z(add_z)
49
       );
50
51
       /* instantiate mul2 module */
52
       wire [OP_WIDTH - 1:0] mul2_in;
53
       wire [OP_WIDTH - 1:0] mul2_out;
54
       mul2 #(.WIDTH(OP_WIDTH)) mul2_inst (
55
           .in(mul2_in),
56
           .out(mul2_out)
57
       );
58
59
       /* instantiate sub module */
60
       wire[WIDTH - 1:0] sub_b;
61
       wire [WIDTH - 1:0] sub_z;
62
       sub #(.WIDTH(WIDTH)) sub_inst (
63
           .x(a),
64
65
           .y(sub_b),
           .z(sub_z)
66
       );
67
68
       // Additional registers to manage values consistently
69
       reg [OP_WIDTH - 1:0] reg1, reg2;
70
71
       always @(posedge clk, negedge rst_n) begin
72
           if (!rst_n) begin
73
                state <= S0;
74
                out <= {WIDTH + 4{1'b0}};
75
                mul_cnt <= 0;</pre>
76
                ready <= 1'b0;
77
           end
78
79
           else begin
                mul_cnt <= !mul_cnt;</pre>
80
                if(!ready) begin
81
                    case (state)
82
                         S0: begin
83
                              /* reg1 = (A / 2) */
84
                             reg1 <= div2_out;
85
                              state <= S1;
86
                         end
87
                         S1: begin
88
                              /* reg2 = (B / 2) */
89
                             reg2 <= div2_out;</pre>
90
                              /* reg1 = (A / 2 + B) */
91
                             reg1 <= add_z;
92
```

```
state <= S2;
93
                          end
94
                          S2: begin
95
                               /* reg2 = (A - B / 2)*/
96
                               reg2 <= sub_z;</pre>
97
                               /* reg1 = ((A / 2) + B) * 2 */
98
                               reg1 <= mul2_out;</pre>
99
                               state <= S3;
100
                          end
101
                          S3: begin
102
                               /* reg1 = ((A / 2) + B) * 2 * 4 */
103
                               reg1 <= mul2_out;</pre>
104
                               state <= !mul_cnt ? S4 : S3;
105
                          end
106
107
                          S4: begin
                               /* reg2 = (A - B / 2) * 4 */
108
                               reg2 <= mul2_out;</pre>
109
                               state <= !mul_cnt ? S5 : S4;
110
111
                          end
112
113
                          S5: begin
                               /* out = ((A / 2) + B) * 8 + (A - B / 2) * 4
114
                                  */
                               out <= add_z;
115
                               ready <= 1'b1;
116
                          end
117
                          default: begin
118
                               state <= S0;
119
120
                          end
                      endcase
121
                 end
122
            end
123
       end
124
125
       assign div2_in = state == S0 ? a :
126
                 state == S1 ? b : 0;
127
       assign sub_b = state == S2 ? reg2 : 0;
128
       assign mul2_in = state == S2 || state == S3 ? reg1 :
129
                          state == S4 ? reg2 : 0;
130
        assign add_a = state == S1 ? reg1:
131
                          state == S5 ? reg1 : 0;
132
        assign add_b = state == S1 ? b : state == S5 ? reg2 : 0;
133
   endmodule
134
```

2.3.2 Тестовый план:

- 1. Протестировать правильность вычисления функции на любых валидных входных данных.
- 2. Протестировать сброс автомата.
- 3. Протестировать максимальные значения входных аргументов. $a=2^{32}-1$ and $b=2^{32}-1$

- 4. Протестировать значения 0 входных аргументов. a = 0 and b = 0
- 5. Протестировать минимальные значения входных аргументов. $a=-2^{31}$ and $b=-2^{31}$

```
'timescale 1ps/1ps
  'include "fsm/src/fsm.v"
3 module fsm_tb;
      localparam WIDTH = 32;
      localparam OP_WIDTH = WIDTH + 4;
5
      reg clk;
6
      reg [WIDTH - 1:0] a, b;
8
      reg rst_n;
      wire ready;
9
      wire [OP_WIDTH-1:0] out;
10
      reg passed = 1;
11
      reg [OP_WIDTH-1:0] tst_out;
12
      fsm #(.WIDTH(WIDTH)) fsm_dut (
13
           .clk(clk),
14
           .rst_n(rst_n),
15
           .a(a),
16
           .b(b),
17
           .out(out),
18
           .ready(ready)
19
      );
20
21
       /* Clock generation */
22
      initial begin
23
24
           clk = 0;
           forever #10 clk = ~clk;
25
       end
26
27
      task check;
28
29
           begin
                if(tst_out !== out) begin
30
                    $display("[T=%0g] Test failed: expected %g, got %g",
31
                        $time, tst_out, out);
                    passed = 0;
32
                end
33
           end
34
       endtask
35
36
      task calfunc(input [WIDTH - 1:0] a, b, output [OP_WIDTH-1:0]
37
          out);
           begin
38
                out = ((a / 2) + b) * 8 + (a - (b / 2)) * 4;
39
40
           end
       endtask
41
42
       initial begin
43
           $dumpfile("build/fsm.vcd");
44
45
           $dumpvars(1);
46
```

```
$monitor("[T=%0d] state->%0d, reg1=%0d, reg2=%0d, add_a=%0d,
47
              add_b=%0d, div2_in=%0d, mul2_in=%0d, mul_cnt=%0d,
              ready=%b, out=%0d",
               $time, fsm_dut.state,fsm_dut.reg1,
48
                   fsm_dut.reg2,fsm_dut.add_a, fsm_dut.add_b,
                   fsm_dut.div2_in, fsm_dut.mul2_in, fsm_dut.mul_cnt,
                   fsm_dut.ready, fsm_dut.out);
49
           rst_n = 0;
50
51
           /* Test: a = 6 and b = 4 */
52
           display("[T=\%0g] Test 1: a = 6, b = 4", time);
53
           @(negedge clk) begin
54
               a <= 32'd6;
55
56
               b \le 32'd4;
               rst_n <= 1;
57
           end
58
           while (!ready) begin
59
               @(posedge clk);
60
61
           end
62
           calfunc(a, b, tst_out);
63
           check;
64
           /* Test: Reset */
65
           $display("[T=%0g] Test 2: Reset", $time);
66
           @(negedge clk) begin
67
               rst_n <= 0;
68
               a <= 32'd5678;
69
               b <= 32'd1234;
70
           end
71
           tst_out = 0;
72
           @(posedge clk) check;
73
74
75
           @(negedge clk) begin
               rst_n <= 1;
76
           end
77
78
           while(!ready) begin
79
               @(posedge clk);
80
           end
81
           calfunc(a, b, tst_out);
82
           @(posedge clk) check;
83
84
           /* Test: Max values a = 2^32 - 1 and b = 2^32 - 1 */
85
           display("[T=\%0g] Test 3: a = 2^32 - 1, b = 2^32 - 1",
86
              $time);
           @(negedge clk) begin
87
               rst_n <= 0;
88
89
           @(negedge clk) begin
90
91
               // a = 2^32 - 1
               a <= 32'hFFFFFFF;
92
               // b = 2^32 - 1
93
```

```
b <= 32'hFFFFFFF;</pre>
94
                 rst_n <= 1;
95
            end
96
            while (!ready) begin
97
                 @(posedge clk);
98
            end
99
            calfunc(a, b, tst_out);
100
            @(posedge clk) check;
101
102
            /* Test: Zero values a = 0 and b = 0 */
103
            display("[T=\%0g] Test 4: a = 0, b = 0", $time);
104
            @(negedge clk) begin
105
                 a <= 32, h0;
106
                 b <= 32,h0;
107
108
                 rst_n <= 0;
109
            end
            @(negedge clk) begin
110
                 rst_n <= 1;
111
112
            end
            while (!ready) begin
113
114
                 @(posedge clk);
115
            end
            calfunc(a, b, tst_out);
116
            @(posedge clk) check;
117
118
            if (passed)
119
                 $display("[T=%0g] All tests passed", $time);
120
121
            else
                 $display("[T=%0g] Some tests failed", $time);
122
            #30; $finish;
123
       end
124
125
  endmodule
```

Результаты тестирования:




Рис. 7: Временная диаграмма работы конечного автомата

2.4 Делитель частоты




Рис. 8: Схема делителя частоты, уменьшает частоту на 10 раз




Рис. 9: Схема делителя частоты, уменьшает частоту на 10 раз

При подаче асинхронного сигнала сброса rst d-триггер сбрасывается. С каждым тактом инкрементируется значение регистра cnt_reg до тех пор, пока cnt не станет равным значению DIV_CNT-1. Тогда значение регистра clk_out становиться равным 1 и обнуляется значение cnt.

2.4.1 Разработанный модуль

```
/* Frequency clock divider */
module freq_div
#(
parameter DIV_CNT = 10,
```

```
5
       parameter WIDTH = $clog2(DIV_CNT)
6
  )
7
  (
       input clk_in,
8
       input rst_n,
9
       input enable,
10
       output clk_out
11
12 );
       reg [WIDTH-1:0] cnt;
13
14
       always @(posedge clk_in or negedge rst_n) begin
15
           if(!rst_n)
16
                cnt <= {WIDTH{1'b0}};</pre>
17
           else if (enable)
18
19
                if (cnt == DIV_CNT - 1)
                     cnt <= {WIDTH{1'b0}};</pre>
20
                else
21
                     cnt <= cnt + 1'b1;
22
           else
23
                cnt <= cnt;</pre>
24
25
       end
26
       assign clk_out = (cnt == 0 && rst_n && enable) ? 1'b1 : 1'b0;
27
  endmodule
```

2.4.2 Тестовый план:

- 1. Протестировать правильное деление частоты на 10.
- 2. Протестировать сброс делителя.
- 3. Протестировать сигнал разрешения.
- 4. Протестировать продолжение работы после сброса.

```
'timescale 1ns/1ps
  'include "freq_div/src/freq_div.v"
3
4 module freq_div_tb;
      localparam DIV_CNT = 10;
5
           clk_in;
6
      reg
      reg
            rst_n;
      reg enable;
8
      wire clk_out;
9
      freq_div #(.DIV_CNT(DIV_CNT)) fd_dut(
10
11
           .clk_in (clk_in),
           .rst_n (rst_n),
12
           .enable (enable),
13
           .clk_out (clk_out)
14
      );
15
16
      reg passed = 1;
17
      reg tst_out;
18
```

```
19
       /* Clock generation */
20
21
       initial begin
22
           clk_in = 0;
23
           forever #10 clk_in = !clk_in;
24
       end
25
26
      task check;
27
28
           begin
                if(tst_out != clk_out) begin
29
                    $display("[T=%0g] Test failed: expected %g, got %g",
30
                        $time, tst_out, clk_out);
                    passed = 1'b0;
31
32
                end
           end
33
       endtask
34
35
       integer i;
36
       initial begin
37
38
           $dumpfile("build/freq_div.vcd");
39
           $dumpvars(1);
           $monitor("[T=%0d] enable=%b, rst_n=%b, cnt=%0d, clk_out=%b",
40
              $time, enable, rst_n, fd_dut.cnt, clk_out);
41
42
           rst_n = 0;
43
           enable = 1;
44
           #1 rst_n = 1;
45
46
           tst_out = 1, b0;
47
48
           /* Test 1: Count test */
49
           $display("[T=%0g] Test 1: Count test", $time);
50
           for(i = 1; i < 98; i = i + 1) begin
51
                @(posedge clk_in) begin
52
                    if(i % DIV_CNT == 0)
53
                         tst_out = 1'b1;
54
                    else tst_out = 1'b0;
55
56
                end
                @(negedge clk_in) begin
57
                    check;
58
                end
59
           end
60
61
           /* Test 2: Reset, Should Be 0 */
62
           $display("[T=%0g] Test 2: Reset, Should Be 0", $time);
63
           @(posedge clk_in) begin
64
65
               rst_n <= 0;
                tst_out <= 0;
66
67
           end
           @(negedge clk_in) check;
68
69
```

```
#1 rst_n = 1;
70
71
            /* Test 3: Continue count */
72
            $display("[T=%0g] Test 3: Continue count", $time);
73
            for(i = 1; i < 98; i = i + 1) begin
74
                @(posedge clk_in) begin
75
                     if(i % DIV_CNT == 0)
76
                         tst_out = 1'b1;
77
                     else tst_out = 1'b0;
78
79
                end
                @(negedge clk_in) begin
80
                     check;
81
                end
82
            end
83
84
            /* Test 4: Enable disable */
85
            $display("[T=%0g] Test 4: Enable disable", $time);
86
            rst_n = 0;
87
            enable <= 0;
88
            @(posedge clk_in) begin
89
90
                tst_out <= 0;
                rst_n <= 1;
91
            end
92
            repeat (93) @(negedge clk_in) check;
93
94
            if (passed)
95
                $display("[T=%0g] All tests passed", $time);
96
97
            else
                $display("[T=%0g] Some tests failed", $time);
98
            #30; $finish;
99
100
       end
101
  endmodule
```





Рис. 10: Временная диаграмма работы делителя частоты

Результаты тестирования:

3 Функция COUNT FREE



Puc. 11: Схема функции COUNT_FREE

Задание:

Необходимо после прошествия определенного количества времени сформировать однобитный сигнал запроса. Информацию о количестве тактов, после которого необходимо формировать сигнал, устройство получает по однобитному последовательностному порту запроса. Необходимые сигналы в интерфейсе вашего модуля:

Порт	Тип	Описание					
clk	Bx.	Сигнал тактовой частоты.					
rst	Bx.	Асинхронный сигнал сброса.					
start_req_i	Bx.	Сигнал запроса. Представляет собой сигнал валидности для однобитного сигнала входных данных.					
start_data_i	Bx.	Однобитный сигнал данных, представляющий собой один разряд исходного числа.					
ready_i	Bx.	Сигнал готовности внешнего устройства принять результат.					
result_rsp_o	Вых.	Сигнал готовности результата. Выставляется в высокий уровень тогда и только тогда, когда на шине данных установлен корректный результат. Держится в высоком состоянии ровно один период тактового сигнала, когда внешнее устройство готово принять результат; в противном случае держится в высоком состоянии до тех пор, пока устройство не будет готово принять результат.					
busy_o	Вых.	Сигнал занятости устройства.					

Входные данные:

• clk: тактовый сигнал

• en: сигнал разрешения работы модуля

• rst: сигнал сброса

- start_req_i: запрос на начало подсчета
- start data і: входные данные для подсчета
- ready_i: сигнал готовности приема результата

Работа модуля:

- Модуль freq_div делит частоту тактового сигнала clk и генерирует сигнал fd_clk с пониженной в 10 раз частотой.
- Mодуль shift_left последовательно сдвигает входные данные start_data_i в регистр data_out на каждом такте fd_clk, пока shlft_en активен.
- Модуль counter upd считает количество тактовых сигналов.
- Mодуль count_free управляет работой shift_left и counter_upd с помощью конечного автомата с тремя состояниями: WAIT, READ и COUNT.
 - В состоянии WAIT модуль ожидает запроса start_req_i. Когда запрос получен, модуль переходит в состояние READ.
 - В состоянии READ модуль разрешает сдвиг данных в shift_left и загружает значение в счетчик counter_upd (сколько тактов ему надо отсчитать). Когда start_req_i становится неактивным, модуль переходит в состояние COUNT.
 - В состоянии COUNT модуль разрешает счетчику counter_upd считать количество тактов. Когда счетчик достигает нужного значения, модуль ждет сигнала ready_i, чтобы отправить результат и перейти обратно в состояние WAIT.

Выходные данные:

- \bullet result_rsp_o: результат подсчета, равный 1, когда счетчик достигает нуля, и 0 в остальных случаях.
- busy_o: сигнал занятости, указывающий, что модуль выполняет подсчет.

Результаты тестирования:

 $\begin{array}{llll} [T=0] & Test & 1\colon Reset \\ [T=222] & Test & 2\colon Count \\ [T=4440] & All & tests & passed \end{array}$

4 FIFO




Рис. 12: Схема FIFO

Входные данные:

• clk: тактовый сигнал

• rst: сигнал сброса

• din: входные данные

• push: сигнал записи данных в fifo

• pop: сигнал чтения данных из fifo

Работа модуля:

- Модуль fifo использует два указателя: rd_ptr (указатель чтения) и wr_ptr (указатель записи) для отслеживания головы и хвоста буфера.
- Данные хранятся в памяти mem, которая представляет собой массив регистров размером $2^{PTR}_{-}^{WIDTH}$.
- Когда сигнал push активен и буфер не заполнен, входные данные din записываются в память mem по адресу wr_ptr, и указатель записи wr_ptr увеличивается на 1.
- Когда сигнал рор активен и буфер не пуст, данные из памяти mem по адресу rd_ptr выводятся на выход dout, сигнал rd_en устанавливается в 1, указывая на то, что данные доступны для чтения, и указатель чтения rd_ptr увеличивается на 1.
- Если оба сигнала push и рор активны одновременно, и буфер не заполнен, происходит сначала запись, потом чтение данных.

• Сигналы empty и full указывают на состояние буфера: пустой (empty) или заполненный (full). Они определяются на основе значений указателей чтения и записи, а также предыдущего действи (push или pop).

Выходные данные:

- dout: выходные данные
- rd en: сигнал, указывающий на то, что данные доступны для чтения

Результаты тестирования:

```
Test 1: Basic write/read
Test 2: Overflow condition
Test 3: Underflow condition
Test 4: PUSH and POP on the same clock cycle
[T=675] All tests passed
```

5 Вывод

В ходе выполнения лабораторной работы были разработаны и протестированы следующие устройства:

- Счетчик с асинхронным сбросом и сигналом разрешения.
- Сдвиговый регистр с параллельной загрузкой и последовательным сдвигом вправо.
- Конечный автомат, вычисляющий функцию (A/2+B)*8+(A-B/2)*4.
- Делитель частоты, уменьшающий частоту на 10 раз.
- Устройство COUNT FREE, считающее количество единиц во входном потоке.
- FIFO, реализующая очередь с фиксированным размером.

Вопрос: На что влияет не учитывание всех учитывать всех возможных комбинации входных данных?

Ответ:

• В комбинационной возникают засчелки

```
'timescale 1ns / 1ps

module test(
    input [1:0] sel,
    input [7:0] a, b,
    output reg [7:0] out
);

always @(*) begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
    endcase
    end
endmodule
```

Синтезатор не может определить, какое значение должен принимать выход out для нерассмотренных комбинаций входов. Поэтому он может реализовать выход как latch (триггер с асинхронным установлением), который будет сохранять предыдущее значение

Rule ID	RTL Name	RTL Hierarchy	Message Body	File Name
✓ INFER				
∨ INFER-1				
INFER-1# 1	out_reg	test	Inferred latch for signal 'out_reg'	test.v:10
∨ INFER-2				
INFER-2# 1		test	Case statement conditions not fully specified	test.v:9

Рис. 13: Vivado сигнализирует о возникновении засчелки




Рис. 14: Засчелка

```
'timescale 1ns / 1ps

module test(
    input [1:0] sel,
    input [7:0] a, b,
    output reg [7:0] out
);

always @(*) begin
    case (sel)
        2'b00: out = a;
        2'b01: out = b;
        default: out = a;
endcase
```

Избавляемся от засчелки:

$\begin{array}{c} \text{end} \\ \text{endmodule} \end{array}$




Рис. 15: Без засчелки

• В последовательностной логике появляется дополнительный мультиплексор, если не было управления разрешением (enable)

```
'timescale 1ns / 1ps

module test(
    input [1:0] sel,
    input clk,
    input [7:0] a, b,
    output reg [7:0] out
);
always @(posedge clk) begin
    case (sel)
        2'b00: out <= a;
        2'b01: out <= b;
    endcase
end
endmodule</pre>
```




Рис. 16: Дополнительный мультиплексор

```
'timescale 1ns / 1ps

module test(
    input [1:0] sel,
    input clk,
    input [7:0] a, b,
    output reg [7:0] out
);
always @(posedge clk) begin
    case (sel)
        2'b00: out <= a;
        2'b01: out <= b;
        default: out <= a;
    endcase
end
endmodule</pre>
```




Рис. 17: Один мультиплексор

Вопрос: 18-19 counter что будет если убрать else ,что если оставить

```
'timescale 1ns / 10ps
module counter
#(
     parameter WIDTH = 32
     input clk,
     input rst_n,
     input enable,
     output reg [WIDTH - 1:0] cnt
);
     {\bf always} \ @({\bf posedge} \ {\rm clk} \ {\bf or} \ {\bf negedge} \ {\rm rst\_n}) \ {\bf begin}
          if (!rst_n)
               cnt <= \{WIDTH\{1'b0\}\};
          else if (enable)
               cnt \ll cnt + 1'b1;
          else
               cnt \ll cnt;
     end
endmodule
```




Рис. 18: RTL схема счетчика

Ничего не измениться так как и без else были описаны все возможные входные значения.

Вопрос, задание: сократить количество FF

RQA Score	QoR Suggestions	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy	Report Strategy		
		286	182	0	0	0	4/20/24, 10:39 PM	00:01:00	Vivado Synthesis Defaults (Vivado Synthesis 2023)	Vivado Synthesis Default Reports (Vivado Synthesis 2023)	xc7a100tcs	

Рис. 19: Было

Total Power	Failed Routes	Methodology ^1	RQA Score	QoR Suggestions	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy	Report Strategy
					208	113	0	0	0	4/22/24, 11:45 AM	00:00:52	Vivado Synthesis Defaults (Vivado Synthesis 2023)	Vivado Synthesis Default Reports (Vivado Syntl
												Vivado Implementation Defaults (Vivado Implementation 2023)	Vivado Implementation Default Reports (Vivad

Рис. 20: Стало