Федеральное государственное автономное образовательное учреждение высшего образования "Национальный Исследовательский Университет ИТМО" Мегафакультет Компьютерных Технологий и Управления Факультет Программной Инженерии и Компьютерной Техники



Вариант №4 Лабораторная работа 2

по дисциплине

'Функциональная схемотехника'

Выполнил Студент группы Р33102 **Лапин Алексей Александрович** Преподаватель: **Васильев С.Е.**

Содержание

1	Задание						
	1.1	Описа	ание лабораторной работы	3			
	1.2		ща варианта	3			
2	Вы	полнен	ние	3			
	2.1	Счётч	ик	3			
		2.1.1	Разработанный модуль	4			
		2.1.2	Тестовый план:	4			
	2.2	Сдвиг	овый регистр	7			
		2.2.1	Разработанный модуль	7			
		2.2.2	Тестовый план:	8			
	2.3	Конеч	иный автомат	10			
		2.3.1	Разработанный модуль	11			
		2.3.2	Тестовый план:	15			
	2.4	Делит	тель частоты	19			
		2.4.1	Разработанный модуль	19			
		2.4.2	Тестовый план:	20			
3	Фун	нкция	COUNT FREE	22			
4	FIF	0		23			

1 Задание

1.1 Описание лабораторной работы

Лабораторная работа №2 посвящена проектированию последовательностной логики на уровне регистровых передач с использованием языка описания аппаратуры Verilog HDL.

В первой части работы предлагается разработать несколько простых блоков цифровой последовательностной логики и объединить их для выполнения заданной функции в одно функционирующее устройство.

Во второй части работы предлагается разработать устройство, управляющее входным потоком данных с помощью одного из указанных алгоритмов обработки.

1.2 Таблица варианта

Вариант	Функция 1	FSM	Функция 2	Разряд ности	Делитель частоты
4	COUNT_FREE	FSM_1	FIFO	32 бит	10

2 Выполнение

2.1 Счётчик




Рис. 1: Синхронный счетчик по переднему фронту с асинхронным сбросом и сигналом разрешения, 32 разряда.

Счетчик тактируется от СLK по переднему фронту. Когда уровень enable высокий, то счетчик инкрементируется, когда уровень низкий — счетчик сохраняет свое значение с предыдущего такта.

По заднему фронту rst_n счетчик асинхронно сбрасывается в 0.

На выходе счетчика по переднему фронту выставляется значение Q(t-1)+1 по модулю разрядности счетчика.

2.1.1 Разработанный модуль

```
1 module counter
2 # (
3
       parameter WIDTH = 32
4
  )
  (
5
       input clk,
6
       input rst_n,
7
8
       input enable,
9
       output reg [WIDTH - 1:0] cnt
10);
       always @(posedge clk or negedge rst_n) begin
11
           if(!rst_n)
12
                cnt <= {WIDTH{1'b0}};</pre>
13
           else if (enable)
14
                cnt <= cnt + 1'b1;
15
           else
16
17
                cnt <= cnt;</pre>
       end
18
19 endmodule
```

2.1.2 Тестовый план:

Области эквивалентности:

- enable = 1, rst n = 1 инкремент
- enable = 1, rst_n = 0 cброс
- \bullet enable = 0, rst $n = 1 \cos$ ранение значения

```
'timescale 1ns/10ps
  'include "counter/src/counter.v"
3
  module counter_tb;
4
      localparam WIDTH = 32;
5
6
      reg clk;
7
      reg rst_n;
8
      reg enable;
9
10
      wire [WIDTH-1:0] cnt;
11
      reg [WIDTH-1:0] tst_out;
12
13
      reg passed = 1'b1;
14
15
      counter #(.WIDTH(WIDTH)) counter_dut(
16
           .clk (clk),
17
           .rst_n (rst_n),
18
```

```
.enable (enable),
19
           .cnt (cnt)
20
       );
21
22
       /* Clock generation */
23
       initial begin
24
           clk = 0;
25
           forever #10 clk = !clk;
26
       end
27
28
       task check;
29
           begin
30
                if(tst_out != cnt) begin
31
                     $display("[T=%0g] Test failed: expected %g, got %g",
32
                        $time, tst_out, cnt);
                    passed = 1,b0;
33
                end
34
           end
35
       endtask
36
37
38
       integer i;
       initial begin
39
           rst_n = 0;
40
           enable = 1;
41
           #1 rst_n = 1;
42
43
           tst_out = {WIDTH{1'b0}};
44
45
           /* Test 1: Count to 10 */
46
           for(i = 1; i < 10; i = i + 1) begin
47
                @(posedge clk) begin
48
                     tst_out = i;
49
                end
50
51
                @(negedge clk) check;
           end
52
53
54
           /* Test 2: Reset, Should Be 0 */
55
           @(posedge clk) begin
56
                rst_n <= 0;
57
                tst_out <= 0;
58
59
           @(negedge clk) check;
60
61
           rst_n <= 1;
62
63
           /* Test 3: Count to 3 */
64
           for(i = 1; i < 3; i = i + 1) begin
65
66
                @(posedge clk) begin
                     tst_out = i;
67
68
                end
                @(negedge clk) check;
69
70
           end
```

```
71
            /* Test 4: Enable = 0, Should Be 3 */
72
            @(posedge clk) begin
73
                 enable <= 0;</pre>
74
                 tst_out <= 3;
75
            end
76
            repeat(10) @(negedge clk) check;
77
78
            /* Test 5: Continue, Enable = 1, Should Be 17 */
79
            @(posedge clk) begin
80
                 enable <= 1;</pre>
81
                 tst_out <= 3;
82
            end
83
            for(i = 4; i < 17; i = i + 1) begin
84
85
                 @(posedge clk) begin
                     tst_out = i;
86
                 end
87
                 @(negedge clk) check;
88
            end
89
90
91
            if (passed)
                 $display("[T=%0g] All tests passed", $time);
92
            else
93
                 $display("[T=%0g] Some tests failed", $time);
94
            #10; $finish;
95
       end
96
97
       initial begin
98
            $dumpfile("build/counter.vcd");
99
            $dumpvars(1);
100
       end
101
102
103
104
  endmodule
105
```

[T=720] All tests passed




Рис. 2: Временная диаграмма работы счетчика

2.2 Сдвиговый регистр




Рис. 3: Схема сдвигового регистра с параллельной загрузкой и последовательным сдвигом вправо

Сдвиговый регистр с параллельной загрузкой и последовательным сдвигом вправо. Каждый фронт тактового сигнала, при наличии активного сигнала разрешения, выполняется операция сдвига вправо. При наличии активного сигнала загрузки, в регистр загружается значение с входа D. По заднему фронту сигнала сброса, регистр сбрасывается в 0.

2.2.1 Разработанный модуль

```
/* 32 - bit Right Shift register with shift_enable */
2 module shift_right
3 # (
      parameter WIDTH = 32
4
5
  )
  (
6
      input clk,
7
       input rst_n,
8
       input [WIDTH - 1:0] data_in,
9
       input shift_enable,
10
       input load,
11
      output reg serial_out
12
13 );
14
      reg [WIDTH - 1:0] data_out;
15
       always @(posedge clk or negedge rst_n) begin
16
           if (!rst_n)
17
               {serial_out, data_out} <= {1'b0, {WIDTH-1{1'b0}}};
18
           else if(load)
19
               data_out <= data_in;</pre>
20
           else if (shift_enable)
21
               {data_out[WIDTH-1:0], serial_out} <= {1'b0,
22
                   data_out[WIDTH-1:0]};
           else
23
               data_out <= data_out;</pre>
24
```

```
25 end
26 endmodule
```

2.2.2 Тестовый план:

- 1. Протестировать сдвиг при пустом буффере.
- 2. Протестировать сброс регистра.
- 3. Протестировать загрузку значения в регистр.
- 4. Протестировать сдвиг данных после сброса.




Рис. 4: Временная диаграмма работы сдвигового регистра

```
'timescale 1ns/100ps
  'include "shift_right/src/shift_right.v"
3
  module shift_right_tb;
      localparam WIDTH=32;
5
6
      reg clk;
      reg rst_n;
8
      reg [WIDTH-1:0] data_in;
9
      reg shift_en;
10
      reg load;
11
      wire serial_out;
12
13
      reg passed = 1;
14
15
16
      reg tst_out;
      reg [WIDTH-1:0] tst_temp;
17
      reg [WIDTH-1:0] tst_value = 32'hFF123456;
18
19
      shift_right #(.WIDTH(WIDTH)) shift_right_dut (
20
           .clk(clk),
21
           .load(load),
22
           .rst_n(rst_n),
23
           .data_in(data_in),
24
           .shift_enable(shift_en),
25
           .serial_out(serial_out)
26
27
      );
28
```

```
/* Clock generation */
29
30
      initial begin
         clk = 0;
31
         forever #10 clk = ~clk;
32
      end
33
34
      task check;
35
36
           begin
               if(tst_out !== serial_out) begin
37
                    $display("[T=%0g] Test failed: expected %g, got %g",
38
                       $time, tst_out, serial_out);
                    passed = 0;
39
               end
40
           end
41
42
       endtask
43
       integer i;
44
45
      initial begin
46
           $dumpfile("build/shift_right.vcd");
47
48
           $dumpvars(1);
           $display("############# Starting simulation
49
              ###########;;
50
           shift_en = 0;
51
           rst_n = 1;
52
           load = 0;
53
54
           tst_temp = tst_value;
55
56
           @(negedge clk) begin
57
               data_in <= tst_value;</pre>
58
               load <= 1;
59
60
           end
           @(negedge clk) begin
61
               load <= 0;
62
63
           shift_en <= 1;
64
65
           /* Test: Load value */
66
           $display("######## TEST: Load value ########");
67
           for (i = 0; i < 32; i = i + 1) begin
68
               @(posedge clk)
69
                    \{tst\_temp[WIDTH-1:0], tst\_out\} \le \{1'b0,
70
                       tst_temp[WIDTH-1:0]};
               @(negedge clk) check;
71
           end
72
73
           /* Test: Reset, Should Be 0 */
74
           $display("######## TEST: Reset ########");
75
           rst_n = 0;
76
           tst_out = 0;
77
           @(posedge clk) check;
78
```

```
rst_n = 1;
79
80
           /* Test: Buffer is empty */
81
           $display("######## TEST: Buffer is empty ########");
82
           @(posedge clk) check;
83
84
           /* Test: Shift right continue */
85
           $display("######## TEST: Shift right continue #######");
86
           @(negedge clk) begin
87
                tst_temp <= tst_value;</pre>
88
                data_in <= tst_value;
89
                load <= 1;
90
           end
91
           @(negedge clk) begin
92
93
                load <= 0;
94
           end
           shift_en <= 1;
95
96
           for (i = 0; i < 16; i = i + 1) begin
97
                @(posedge clk)
98
99
                    {tst_temp[WIDTH-1:0], tst_out} <= {1'b0,
                        tst_temp[WIDTH-1:0]};
                @(negedge clk) check;
100
101
           end
           if (passed)
102
                $display("[T=%0g] All tests passed", $time);
103
104
                $display("[T=%0g] Some tests failed", $time);
105
           #10; $finish;
106
       end
107
108
109
  endmodule
```

2.3 Конечный автомат




Рис. 5: Схема конечного автомата

Конечный автомат состоит из 7 состояний, которые соответвуют последовательным этапам вычисления функции (A/2+B)*8+(A-B/2)*4. Чтобы автомат перешел в начальное состояние, необходимо подать сигнал сброса rst. Когда автомат закончит работу он устанавливает сигнал ready в 1 и переходит в первое состояние, где ожидает сигнала сброса.

2.3.1 Разработанный модуль

Сумматор

```
timescale 1ps/1ps
module adder

#(
    parameter WIDTH = 32
)
(
    input [WIDTH - 1:0] x, y,
    output [WIDTH - 1:0] z
);
assign z = x + y;
endmodule
```

Делитель на 2

```
timescale 1ps/1ps
module div2

#(
    parameter WIDTH = 32

)
(
    input [WIDTH - 1:0] in,
    output [WIDTH - 1:0] out
);
assign out = in >> 1;
endmodule
```

Умножитель на 8

```
timescale 1ps/1ps
module mul2

#(
    parameter WIDTH = 32

)
(
    input [WIDTH - 1:0] in,
    output [WIDTH - 1:0] out
);
assign out = in << 1;
endmodule</pre>
```

Вычитатель

```
'timescale 1ps/1ps
module sub
#(
parameter WIDTH = 32
```

```
5 )
6 (
7    input [WIDTH - 1:0] x, y,
8    output [WIDTH - 1:0] z
9 );
10    assign z = x + (~y) + 1;
11
12 endmodule
```

Конечный автомат

```
1 'include "fsm/src/sub.v"
2 'include "fsm/src/adder.v"
3 'include "fsm/src/mul2.v"
4 'include "fsm/src/div2.v"
5 module fsm
6 # (
7
      parameter WIDTH = 32,
      parameter OP_WIDTH = WIDTH + 3
  )
9
  (
10
       input clk,
11
12
       input [WIDTH - 1:0] a, b,
      input rst_n,
13
      output reg[OP_WIDTH-1:0] out,
14
      output reg ready
15
16);
17
      localparam [3:0]
18
           S0 = 4,00000,
19
           S1 = 4'b0001,
20
           S2 = 4,00010,
21
           S3 = 4,00011,
22
           S4 = 4'b0100,
23
24
           S5 = 4'b0101,
           S6 = 4,00110,
25
           S7 = 4'b0111;
26
      reg [3:0] state;
27
28
      /* registers to store intermediate results */
29
      reg[OP_WIDTH - 1:0] reg1, reg2, reg3, reg4;
30
31
      reg[1:0] mul_cnt = 0;
32
33
      /* instantiate div2 module */
34
      reg [OP_WIDTH - 1:0] div2_in;
35
      wire [OP_WIDTH - 1:0] div2_out;
36
37
      div2 #(.WIDTH(OP_WIDTH)) div2_inst (
           .in(div2_in),
38
           .out(div2_out)
39
      );
40
41
      /* instantiate adder module */
      reg [OP_WIDTH - 1:0] add_a, add_b;
43
```

```
wire [OP_WIDTH - 1:0] add_z;
44
       adder #(.WIDTH(OP_WIDTH)) add_inst (
45
           .x(add_a),
46
            .y(add_b),
47
           .z(add_z)
48
       );
49
50
       /* instantiate mul2 module */
51
       reg [OP_WIDTH - 1:0] mul2_in;
52
       wire [OP_WIDTH - 1:0] mul2_out;
       mul2 #(.WIDTH(OP_WIDTH)) mul2_inst (
54
           .in(mul2_in),
55
           .out(mul2_out)
56
       );
57
58
       /* instantiate sub module */
       reg [OP_WIDTH - 1:0] sub_a, sub_b;
60
       wire [OP_WIDTH - 1:0] sub_z;
61
       sub #(.WIDTH(OP_WIDTH)) sub_inst (
62
           .x(sub_a),
63
64
           .y(sub_b),
           .z(sub_z)
65
       );
66
67
       always @(posedge clk, negedge rst_n) begin
68
           if (!rst_n) begin
69
                state <= S0;
70
                out <= {WIDTH + 4{1'b0}};
71
                ready <= 1'b0;
72
           end
73
           else begin
74
                case (state)
75
                    S0: begin
76
77
                         if(!ready) begin
                              /* load A and B */
78
                              reg1 <= a;
79
                              reg2 <= b;
80
                              reg3 <= a;
81
                              reg4 <= b;
82
                              state <= S1;
83
                         end
84
                    end
85
                    S1: begin
86
                         /* reg1 = (A / 2) */
87
                         reg1 <= div2_out;</pre>
88
                         state <= S2;
89
                    end
90
                    S2: begin
91
92
                         /* reg1 = (A / 2 + B) */
                         reg1 <= add_z;
93
                         state <= S3;
94
95
                    end
                    S3: begin
96
```

```
/* reg4 = (B / 2) */
97
                            reg4 <= div2_out;</pre>
98
                            state <= S4;
99
                       end
100
                       S4: begin
101
                            /* reg3 = (A - B / 2)*/
102
                            reg3 <= sub_z;</pre>
103
                            state <= S5;
104
                       end
105
                       S5: begin
106
                            /* reg1 = ((A / 2) + B) * 8 */
107
                            if(mul_cnt !== 2',d2) begin
108
109
                                 reg1 <= mul2_out;</pre>
                                 mul_cnt <= mul_cnt + 1;</pre>
110
111
                                 state <= S5;
                            end
112
                            else begin
113
                                 mul_cnt <= 0;
114
                                 reg1 <= mul2_out;</pre>
115
                                 state <= S6;
116
117
                            end
                       end
118
                       S6: begin
119
                            /* reg3 = (A - B / 2) * 4 */
120
                            if (mul_cnt !== 2'd1) begin
121
122
                                 reg3 <= mul2_out;</pre>
                                 mul_cnt <= mul_cnt + 1;</pre>
123
                                 state <= S6;
124
                            end
125
                            else begin
126
                                 mul_cnt <= 0;</pre>
127
                                 reg3 <= mul2_out;</pre>
128
                                 state <= S7;
129
130
                            end
                       \verb"end"
131
132
                       S7: begin
                            /* out = ((A / 2) + B) * 8 + (A - B / 2) * 4 */
133
                            out <= add_z;
134
                            state <= S0;
135
                            ready <= 1'b1;
136
                       end
137
                       default:
138
                            state <= state;
139
                  endcase
140
141
             end
        end
142
143
        /* Connect inputs of adder, mul2, sub and div2 */
144
145
        always@(*) begin
             case (state)
146
                  S1: begin
147
                       div2_in = reg1;
148
149
                  end
```

```
S2: begin
150
                       add_a = reg1;
151
                       add_b = reg2;
152
                  end
153
                  S3: begin
154
                       div2_in = reg4;
155
                  end
156
                  S4: begin
157
                       sub_a = reg3;
158
                       sub_b = reg4;
159
160
                  end
                  S5: begin
161
                       mul2_in = reg1;
162
                  end
163
164
                  S6: begin
                       mul2_in = reg3;
165
                  end
166
                  S7: begin
167
                       add_a = reg1;
168
                       add_b = reg3;
169
170
                  end
                  default: begin
171
                       div2_in = 0;
172
                       add_a = 0;
173
                       add_b = 0;
174
                       mul2_in = 0;
175
                       sub_a = 0;
176
                       sub_b = 0;
177
                  end
178
             endcase
179
        end
180
   endmodule
181
```

2.3.2 Тестовый план:

- 1. Протестировать правильность вычисления функции на любых валидных входных данных.
- 2. Протестировать сброс автомата.
- 3. Протестировать максимальные значения входных аргументов. $a=2^{32}-1$ and $b=2^{32}-1$
- 4. Протестировать значения 0 входных аргументов. a = 0 and b = 0
- 5. Протестировать минимальные значения входных аргументов. $a=-2^{31}$ and $b=-2^{31}$

```
1 'timescale 1ps/1ps
2 'include "fsm/src/fsm.v"
3 module fsm_tb;
4 localparam WIDTH = 32;
5 localparam OP_WIDTH = WIDTH + 3;
```

```
6
      reg clk;
      reg [WIDTH - 1:0] a, b;
7
      reg rst_n;
8
      wire ready;
9
      wire [OP_WIDTH-1:0] out;
10
      reg passed = 1;
11
      reg [OP_WIDTH-1:0] tst_out;
12
      fsm #(.WIDTH(WIDTH)) fsm_dut (
13
           .clk(clk),
14
           .rst_n(rst_n),
15
           .a(a),
16
           .b(b),
17
           .out(out),
18
           .ready(ready)
19
20
      );
21
      /* Clock generation */
22
       initial begin
23
           clk = 0;
24
           forever #10 clk = ~clk;
25
26
      end
27
      task check;
28
           begin
29
                if(tst_out !== out) begin
30
                    $display("[T=%0g] Test failed: expected %g, got %g",
31
                       $time, tst_out, out);
                    passed = 0;
32
               end
33
           end
34
      endtask
35
36
      task calfunc(input [WIDTH - 1:0] a, b, output [OP_WIDTH-1:0]
37
          out);
           begin
38
               out = ((a / 2) + b) * 8 + (a - (b / 2)) * 4;
39
           end
40
      endtask
41
42
43
       initial begin
           $dumpfile("build/fsm.vcd");
44
           $dumpvars(1);
45
46
           $monitor("[T=%0d] state->%0d, reg1=%0d, reg2=%0d, reg3=%00d,
47
              reg4=%0d, mul_cnt=%0d, ready=%b, out=%0d",
               $time, fsm_dut.state, fsm_dut.reg1, fsm_dut.reg2,
48
                   fsm_dut.reg3, fsm_dut.reg4, fsm_dut.mul_cnt,
                   fsm_dut.ready, fsm_dut.out);
49
           rst_n = 0;
50
51
           /* Test: a = 6 and b = 4 */
52
           display("[T=\%0g] Test 1: a = 6, b = 4", $time);
53
```

```
@(negedge clk) begin
54
                a <= 32, d6;
55
                b <= 32'd4;
56
                rst_n <= 1;
57
58
            end
            while (!ready) begin
59
                @(posedge clk);
60
61
            calfunc(a, b, tst_out);
62
            check;
63
64
            /* Test: Reset */
65
            $display("[T=%0g] Test 2: Reset", $time);
66
            @(negedge clk) begin
67
68
                rst_n <= 0;
                a <= 32'd1234;
69
                b <= 32'd5678;
70
            end
71
            tst_out = 0;
72
            @(posedge clk) check;
73
74
            @(negedge clk) begin
75
                rst_n <= 1;
76
            end
77
78
79
            while(!ready) begin
                @(posedge clk);
80
            end
81
            calfunc(a, b, tst_out);
82
            @(posedge clk) check;
83
84
            /* Test: Max values a = 2^32 - 1 and b = 2^32 - 1 */
85
            display("[T=\%0g] Test 3: a = 2^32 - 1, b = 2^32 - 1",
86
               $time);
            @(negedge clk) begin
87
                // a = 2^31 - 1
88
                a <= 32'h7FFFFFF;
89
                // b = 2^31 - 1
90
                b <= 32'h7FFFFFF;
91
92
                rst_n <= 1;
            end
93
            while (!ready) begin
94
                @(posedge clk);
95
96
            calfunc(a, b, tst_out);
97
            @(posedge clk) check;
98
99
            /* Test: Zero values a = 0 and b = 0 */
100
101
            display("[T=\%0g] Test 4: a = 0, b = 0", time);
            @(negedge clk) begin
102
                a <= 32, h0;
103
                b <= 32,h0;
104
                rst_n <= 0;
105
```

```
106
            end
            @(negedge clk) begin
107
                 rst_n <= 1;
108
            end
109
            while (!ready) begin
110
                 @(posedge clk);
111
            end
112
            calfunc(a, b, tst_out);
113
            @(posedge clk) check;
114
115
            /* Test: Min values a = -2^31 and b = -2^31 */
116
            display("[T=\%0g] Test 5: a = -2^31, b = -2^31", $time);
117
            @(negedge clk) begin
118
                 // a = -2^31
119
120
                 a <= 32'h80000000;
                 // b = -2^31
121
                 b <= 32, h80000000;
122
                 rst_n <= 0;
123
124
            end
            @(negedge clk) begin
125
126
                 rst_n <= 1;
127
            end
            while (!ready) begin
128
                 @(posedge clk);
129
            end
130
            calfunc(a, b, tst_out);
131
            @(posedge clk) check;
132
133
            if (passed)
134
                 $display("[T=%0g] All tests passed", $time);
135
            else
136
                 $display("[T=%0g] Some tests failed", $time);
137
            #30; $finish;
138
139
       end
140
141 endmodule
```

```
[T=0] Test 1: a=6, b=4

[T=250] Test 2: Reset

[T=530] Test 3: a=2^32-1, b=2^32-1

[T=550] Test 4: a=0, b=0

[T=830] Test 5: a=-2^31, b=-2^31

[T=1110] All tests passed
```



Рис. 6: Временная диаграмма работы конечного автомата

2.4 Делитель частоты




Рис. 7: Схема делителя частоты, уменьшает частоту на 10 раз

При подаче асинхронного сигнала сброса rst d-триггер сбрасывается. С каждым тактом инкрементируется значение регистра cnt_reg до тех пор, пока cnt не станет равным значению DIV_CNT-1. Тогда значение регистра clk_out становиться равным 1 и обнуляется значение cnt.

2.4.1 Разработанный модуль

```
/* Frequency clock divider */
2
  module freq_div
  #(
3
      parameter DIV_CNT = 10,
4
      parameter WIDTH = $clog2(DIV_CNT)
5
  )
6
  (
7
       input clk_in,
8
9
       input rst_n,
10
       input enable,
      output clk_out
11
12);
      reg [WIDTH-1:0] cnt;
13
14
      always @(posedge clk_in or negedge rst_n) begin
15
           if(!rst_n)
16
                cnt <= {WIDTH{1'b0}};</pre>
17
           else if (enable)
18
                if (cnt == DIV_CNT - 1)
19
```

```
cnt <= {WIDTH{1'b0}};</pre>
20
                 else
21
                       cnt <= cnt + 1'b1;</pre>
22
            else
23
24
                 cnt <= cnt;</pre>
25
       end
26
       assign clk_out = (cnt == 0 && rst_n && enable) ? 1'b1 : 1'b0;
27
  endmodule
```

2.4.2 Тестовый план:

- 1. Протестировать правильное деление частоты на 10.
- 2. Протестировать сброс делителя.
- 3. Протестировать сигнал разрешения.
- 4. Протестировать продолжение работы после сброса.

```
'timescale 1ns/1ps
  'include "freq_div/src/freq_div.v"
3
  module freq_div_tb;
      localparam DIV_CNT = 10;
6
      reg
            clk_in;
7
      reg
            rst_n;
8
      reg enable;
9
      wire clk_out;
       freq_div #(.DIV_CNT(DIV_CNT)) fd_dut(
10
11
           .clk_in (clk_in),
           .rst_n (rst_n),
12
           .enable (enable),
13
           .clk_out (clk_out)
14
      );
15
16
      reg passed = 1;
17
      reg tst_out;
18
19
      /* Clock generation */
20
21
      initial begin
22
           clk_in = 0;
23
           forever #10 clk_in = !clk_in;
24
      end
25
26
      task check;
27
           begin
28
                if(tst_out != clk_out) begin
29
                    $display("[T=%0g] Test failed: expected %g, got %g",
30
                       $time, tst_out, clk_out);
                    passed = 1'b0;
31
32
                end
```

```
end
33
       endtask
34
35
       integer i;
36
       initial begin
37
           $dumpfile("build/freq_div.vcd");
38
           $dumpvars(1);
39
           $monitor("[T=%0d] enable=%b, rst_n=%b, cnt=%0d, clk_out=%b",
40
              $time, enable, rst_n, fd_dut.cnt, clk_out);
41
42
           rst_n = 0;
43
           enable = 1;
44
           #1 rst_n = 1;
45
46
           tst_out = 1'b0;
47
48
           /* Test 1: Count test */
49
           $display("[T=%0g] Test 1: Count test", $time);
50
           for(i = 1; i < 98; i = i + 1) begin
51
                @(posedge clk_in) begin
52
                    if(i % DIV_CNT == 0)
53
                         tst_out = 1'b1;
54
                    else tst_out = 1'b0;
55
                end
56
                @(negedge clk_in) begin
57
                    check;
58
                end
59
           end
60
61
           /* Test 2: Reset, Should Be 0 */
62
           $display("[T=%0g] Test 2: Reset, Should Be 0", $time);
63
           @(posedge clk_in) begin
64
65
               rst_n <= 0;
                tst_out <= 0;
66
           end
67
           @(negedge clk_in) check;
68
69
70
           #1 rst_n = 1;
71
           /* Test 3: Continue count */
72
           $display("[T=%0g] Test 3: Continue count", $time);
73
           for(i = 1; i < 98; i = i + 1) begin
74
                @(posedge clk_in) begin
75
                    if(i % DIV_CNT == 0)
76
                        tst_out = 1'b1;
77
                    else tst_out = 1'b0;
78
                end
79
80
                @(negedge clk_in) begin
                    check;
81
                end
82
83
           end
84
```

```
/* Test 4: Enable disable */
85
            $display("[T=%0g] Test 4: Enable disable", $time);
86
            rst_n = 0;
87
            enable <= 0;
88
            @(posedge clk_in) begin
89
                tst_out <= 0;
90
                rst_n <= 1;
91
92
            repeat (93) @(negedge clk_in) check;
93
94
            if (passed)
95
                $display("[T=%0g] All tests passed", $time);
96
            else
97
                $display("[T=%0g] Some tests failed", $time);
98
            #30; $finish;
99
100
       end
101
  endmodule
102
```




Рис. 8: Временная диаграмма работы делителя частоты

3 Функция COUNT FREE




Рис. 9: Схема функции COUNT FREE

 $\begin{array}{lll} [T=0] & Test & 1 \colon Reset \\ [T=222] & Test & 2 \colon Count \\ [T=4440] & All & tests & passed \end{array}$

4 FIFO




Рис. 10: Схема FIFO

Результаты тестирования:

Test 1: Basic write/read
Test 2: Overflow condition
Test 3: Underflow condition

Test 4: PUSH and POP on the same clock cycle

 $[T{=}675] \ All \ tests \ passed$