Phân trang, phân đoạn

- Cơ chế phân trang (paging)
- Cơ chế phân đoạn (segmentation)
- Segmentation with paging


Cơ chế phân trang (1/3)

- Cơ chế phân trang (paging) cho phép không gian địa chỉ vật lý (physical address space) của một process có thể không liên tục nhau
- Bộ nhớ thực được chia thành các khối cố định và có kích thước bằng nhau gọi là frame
 - Thông thường kích thước của frame là lũy thừa của 2, từ khoảng 512 byte đến 16 MB -> dễ dàng tính base address của frame
- Nhắc lại, bộ nhớ luận lý (logical memory) hay không gian địa chỉ luận lý là tập mọi địa chỉ luận lý của quá trình
 - Địa chỉ luận lý có thể được quá trình sinh ra bằng cách dùng indexing, base register, segment register,...

Cơ chế phân trang (2/3)


- Bộ nhớ luận lý cũng được chia thành các khối cố định có cùng kích thước gọi là trang nhớ (page)
- Frame và trang nhớ có kích thước bằng nhau
- Hệ điều hành phải thiết lập một bảng phân trang (page table) để chuyển đổi (translate) địa chỉ luận lý thành địa chỉ thực
 - Mỗi process được cấp phát một bảng phân trang
 - Thiết lập bảng phân trang cho process là một phần của chuyển ngữ cảnh
- Cơ chế phân trang khiến bộ nhớ có thể bị phân mảnh nội, nhưng khắc phục được phân mảnh ngoại

Cơ chế phân trang (3/3)




Chuyển đổi địa chỉ trong paging

- Địa chỉ luận lý gồm có:
 - Page number, p, là chỉ mục (index) vào bảng phân trang. Mỗi mục (entry) trong bảng phân trang chứa chỉ số frame, gọi là số frame cho gọn, chứa trang tương ứng trong bộ nhớ thực
 - Page offset, d, được kết hợp với địa chỉ nền (base address) của frame để cho địa chỉ thực
- Nếu kích thước của không gian địa chỉ ảo là 2^m và kích thước của trang là 2ⁿ ô nhớ (byte hay word tùy theo kiến trúc máy)




Bảng phân trang sẽ có tổng cộng $2^m/2^n = 2^{m-n}$ mục

Paging hardware



Chuyển đổi địa chỉ nhớ trong paging

■ Ví dụ:



Hiện thực bảng phân trang (1)

- Bảng phân trang được giữ trong bộ nhớ chính
 - Mỗi process được cấp một bảng phân trang
 - Thanh ghi page-table base (PTBR) trò đến bảng phân trang
 - Thanh ghi page-table length (PTLR) chứa kích thước của bảng phân trang

Hiện thực bảng phân trang (2)

- Mỗi truy cập dữ liệu/lệnh cần hai thao tác truy xuất vùng nhớ
 - 1. Dùng page number p làm index để truy xuất mục trong bảng phân trang nhằm lấy số frame
 - 2. Dùng page offset d để truy xuất dữ liệu/lệnh trong frame
- Do đó, thường dùng một cache phần cứng có tốc độ truy xuất và tìm kiếm cao, gọi là thanh ghi kết hợp (associative register) hoặc translation look-aside buffers (TLBs)
 - Nguyên lý locality

TLB

TLB tìm kiếm truy xuất dữ liệu của nó với tốc độ cực

nhanh

Page number	Frame number				

Số mục của TLB khoảng 8 .. 2048

TLB là cache của bảng phân trang


Khi có chuyển ngữ cảnh, TLB bị xóa

Khi TLB đầy, thay thế mục dùng LRU

Ánh xạ page number

- Nếu page number có trong TLB ("hit", trúng) ⇒ lấy ngay được frame number ⇒ tiết kiệm được việc truy cập bộ nhớ để lấy frame number từ bảng phân trang
- Ngược lại ("miss", trật), phải lấy frame number từ bảng phân trang như bình thường

Paging hardware với TLB



Đánh giá hiệu năng của TLB (1/2)

Tính thời gian truy xuất hiệu dụng (Effective access time, EAT)

- Thời gian tìm kiếm trong TLB: ε
- Thời gian một chu kỳ truy xuất bộ nhớ: x
- Hit ratio α: tỉ số giữa số lần page number được tìm thấy (hit) trong TLB và số lần truy xuất khởi nguồn từ CPU
 - $0 \le \alpha \le 1$
- Tính thời gian cần thiết để truy xuất ô nhớ:
 - Khi page number có trong TLB ("hit") $\epsilon + x$
 - Khi page number không có trong TLB ("miss") ε + x + x
- Thời gian truy xuất hiệu dụng: thời gian truy xuất trung bình

$$\mathsf{EAT} = (\varepsilon + x)\alpha + (\varepsilon + 2x)(1 - \alpha)$$

Đánh giá hiệu năng của TLB (2/2)

- Giả sử (đơn vị thời gian: nano giây)
 - Tim trong TLB = 20
 - Memory access = 100

Ví dụ 1

- Hit ratio = 0,8
- EAT = $(100 + 20) \times 0.8 +$ $(200 + 20) \times 0.2$ = $1.2 \times 100 + 20$ = 140

Ví dụ 2


- Hit ratio = 0,98
- EAT = $(100 + 20) \times 0.98 +$ $(200 + 20) \times 0.02$ = $1.02 \times 100 + 20$ = 122

Bảo vệ bộ nhớ

- Việc bảo vệ bộ nhớ được hiện thực bằng cách dùng các bit bảo vệ (protection bit) được giữ trong mỗi mục của bảng phân trang. Các bit này biểu thị các thuộc tính của trang như
 - read-only, read-write, execute-only

- Ngoài ra, còn có một valid-invalid bit gắn với mỗi mục trong bảng phân trang; trị của bit có thể là
 - "valid": cho biết là trang của process, do đó là một trang hợp lệ
 - "invalid": cho biết là trang không của process, do đó là một trang bất hợp lệ

Bảo vệ bằng valid-invalid bit



- Process có kích thước 10.468 ⇒ phân mảnh nội ở frame 9 (chứa page 5), các địa chỉ ảo > 12287 là các địa chỉ invalid
- Dùng PTLR để kiểm tra truy xuất đến bảng phân trang có nằm trong bảng hay không

Bảng phân trang 2 mức (1/5)

- Các hệ thống hiện đại đều hỗ trợ không gian địa chỉ ảo rất lớn (2³² đến 2⁶⁴), ở đây giả sử là 2³²
 - Giả sử kích thước trang nhớ là 4 K (= 212) ô nhớ
 - \Rightarrow không gian địa chỉ ảo sẽ gồm $2^{32}/2^{12} = 2^{20} = 1$ M page
 - ⇒ bảng phân trang sẽ có 1 M mục
 - Giả sử mỗi mục của bảng phân trang gồm 4 byte thì mỗi process cần 4 MB cho bảng phân trang, và 100 quá trình sẽ cần...
- Một giải pháp là, thay vì dùng một bảng phân trang duy nhất cho mỗi process, "paging" bảng phân trang này, và chỉ sinh những bảng phân trang cần thiết → bảng phân trang 2 mức (two-level page table)


Bảng phân trang 2 mức (2/5)

Ví dụ

- Một địa chỉ luận lý trên hệ thống 32-bit với trang nhớ 4K được chia thành các phần sau:
 - Page number: 20 bit
 - Nếu mỗi mục dài 4 byte
 ⇒ Cần 2²⁰ 4 byte = 4 MB
 cho mỗi page table



- Page offset: 12 bit
- Bây giờ, bảng phân trang cũng được chia nhỏ nên page number cũng được chia nhỏ thành 2 phần, vd page offset
 - 10-bit page number
 - 10-bit page offset




Vì vậy, một địa chỉ luận lý sẽ như hình vẽ bên

p₁: chỉ số của mục trong *bảng phân trang mức 1* (outer-page table)


p₂ : chỉ số của mục trong bảng phân trang mức 2

Bảng phân trang 2 mức (3/5)



Bảng phân trang 2 mức (4/5)

Sơ đồ chuyển đổi địa chỉ (address-translation scheme)
 cho cơ chế phân trang 2 mức, với 32-bit địa chỉ



Bảng phân trang 2 mức (5/5)

- Bảng phân trang 2 mức giúp tiết kiệm bộ nhớ:
 - Vùng màu đỏ tương ứng với phần không được sử dụng của không gian địa chỉ ảo
 - Các mục màu đổ được đánh dấu là không có frame

Hình: để dễ thấy, các frame đã được cấp sao cho text, data, stack,... nằm liên tục giống như trong không gian địa chỉ ảo





Fig from Gottlieb

Bảng phân trang đa mức


- Ví dụ: Không gian địa chỉ luận lý 64-bit với trang nhớ 4K
 - Bảng phân trang 2-mức vẫn còn quá lớn! Tương tự bảng phân trang 2 mức, ta có bảng phân trang 3, 4,..., n mức



 Tiết kiệm chổ trong bộ nhớ chính bằng cách chỉ sinh các bảng phân trang mà process cần

Kỹ thuật băm

Dùng hàm băm h để ánh xạ khóa vào slot của bảng băm T. Vì khóa k₂ và k₅ ánh xạ vào cùng slot, chúng đụng độ.




Bảng phân trang băm (1/2)

- Nhận xét: Phí phạm vùng nhớ cho page table khi quá trình chỉ truy cập một số lượng nhỏ các trang
- Dùng kỹ thuật băm để giảm kích thước bảng phân trang
 - Phổ biến trong các hệ thống có địa chỉ lớn hơn 32 bit
 - Ví dụ hàm băm h(k) = k mod kích thước bảng phân trang
- Để giải quyết đụng độ khi lưu, mỗi slot (mục) của bảng băm được gắn một danh sách liên kết mà mỗi phần tử là một cặp (chỉ số trang, chỉ số frame):
 - Chỉ số trang được biến đổi qua hàm băm thành một hashed value
 - Kế đó, cặp (chỉ số trang, chỉ số frame) sẽ được lưu vào danh sách liên kết tại mục có chỉ số là hashed value


Bảng phân trang băm (2/2)


Giải thuật tìm trang: Chỉ số trang được biến đổi thành hashed value -- chỉ số của mục cần truy cập trong bảng băm. Sau đó, trong danh sách liên kết của mục, tìm phần tử chứa chỉ số trang để trích ra được chỉ số frame




Chia sẻ các trang nhớ


Process 1





Process 3






Bộ nhớ thực

Phân đoạn (1/3)

- Dưới góc nhìn của user, một chương trình cấu thành từ nhiều đơn vị luận lý gọi là đoạn (segment)
 - Lênh: main program, procedure, function
 - Dữ liệu: local variables, global variables, common block, stack, symbol table, arrays,...

User view của một chương trình

- Thông thường, một chương trình được biên dịch. Trình biên dịch sẽ tự động xây dựng các segment
- Ví dụ, trình biên dịch Pascal sẽ tạo ra các segment
 - Global variables
 - Procedure call stack
 - Procedure/function code
 - Local variable
- Trình loader sẽ gán mỗi segment một số định danh riêng



Phân đoạn (2/3)

- Dùng cơ chế phân đoạn (segmentation) trong quản lý bộ nhớ có hỗ trợ user view
 - Không gian địa chỉ ảo là một tập các đoạn, mỗi đoạn có tên và kích thước riêng
 - Một địa chỉ luận lý gồm tên đoạn và độ dời (offset) bên trong đoạn đó (so sánh với phân trang!)
 - Cho phép không gian địa chỉ vật lý cấp cho process có thể không liên tục nhau


Phân đoạn (3/3)

physical memory space logical address space segment 1 segment 2 segment 3 segment 4

Hiện thực phân đoạn

- Địa chỉ luận lý là một cặp (segment number, offset)
- Bảng phân đoạn (segment table): gồm nhiều mục, mỗi mục mô tả một segment và chứa
 - limit, xác định kích thước của segment
 - base, chứa địa chỉ khởi đầu của segment trong bộ nhớ
- Segment-table base register (STBR): trỏ đến vị trí bảng phân đoạn trong bộ nhớ
- Segment-table length register (STLR): số lượng segment của chương trình
 - ⇒ Một chỉ số segment s là hợp lệ nếu s < STLR

Một ví dụ về phân đoạn




physical memory space

Ví dụ về phân đoạn

Segment	Base	Size
0	32K	2K
1	34K	2K
2	28K	2K

- Chuyển đổi các địa chỉ luận lý dưới đây về địa chỉ vật lý.
- a) 105
- b) 4250


Phần cứng hỗ trợ phân đoạn




trap; addressing error

Phân đoạn: Chuyển đổi địa chỉ

■ Ví dụ



Chia sẻ các đoạn




logical address space process P₁

	limit	base			
0	25286	43062			
1	4425	68348			

segment table process P₁

43062	
43002	
	editor
68348	data 1
72773	
90003	
	data 2
98853	

process P₂



logical address space process P₂

segmer	nt table
nroce	se D.

base

43062

90003

limit

25286

8850

physical memory

Kết hợp phân trang và phân đoạn (1/2)

- Kết hợp phân trang và phân đoạn nhằm tận dụng các ưu điểm và hạn chế các khuyết điểm của chúng:
 - Vấn đề của phân đoạn: một đoạn có thể không nạp được vào bộ nhớ, mặc dù đủ không gian trống, do phân mảnh ngoại
 - Ý tưởng giải quyết: paging đoạn, cho phép các page của đoạn được nạp vào các frame không cần nằm liên tục nhau


Kết hợp phân trang và phân đoạn (2/2)

- Có nhiều cách kết hợp. Một cách đơn giản là segmentation with paging
 Mỗi process sẽ được cấp:
 - Một bảng phân đoạn
 - Nhiều bảng phân trang: mỗi đoạn có một bảng phân trang


Một địa chỉ luận lý (địa chỉ ảo) bao gồm:

- segment number: là chỉ số của một mục trong bảng phân đoạn, mục này chứa địa chỉ nền (base address) của bảng phân trang cho đoạn đó
- page number: là chỉ số của một mục trong bảng phân trang, mục này chứa chỉ số frame trong bộ nhớ thực
- offset: độ dời của vị trí ô nhớ trong frame nói trên


Segmentation with paging (1/3)



Segmentation with paging (2/3)



Segmentation with paging (3/3)



- Segment base: địa chỉ thực của bảng phân trang của segment
- present (hay valid-invalid) bit và modified bit chỉ tồn tại trong bảng phân trang
- Các thông tin bảo vệ và chia sẻ vùng nhớ thường nằm trong bảng phân đoạn
 - Ví dụ: read-only/read-write bit,...

Ví dụ tham khảo

EXAMPLE 1

- Assume that a task is divided into four equal-sized segments and that the system builds an eight-entry page descriptor table for each segment. Thus, the system has a combination of segmentation and paging. Assume also that the page size is 2 Kbytes.
 - 1. What is the maximum size of each segment?
 - 2. What is the maximum logical address space for the task?
 - 3. Assume that an element in physical location 00021ABC is accessed by this task. What is the format of the logical address that the task generates for it? What is the maximum physical address space for the system?

EXAMPLE-2

This question refers to an architecture using segmentation with paging. In this architecture, the 32-bit virtual address is divided into fields as follows:

4 bit segment number

12 bit page number

16 bit offset

Find the physical address corresponding to each of the following virtual addresses (answer "bad virtual address" if the virtual address is invalid).

- 1. 00000000
- 2. 20022002
- **3.** 10015555

	Segment table		Page table A		Page table B
0	Page table A	0	CAFE	0	F000
1	Page table B	1	DEAD	1	D8BF
X	(rest invalid)	2	BEEF	X	(rest invalid)
		3	BA11		
		X			