
Práctica 10

Pila Hardware 2

1. Implemente la arquitectura de la pila en hardware, que se muestra en la siguiente figura, de forma comportamental, es decir, usando el mas alto nivel de abstracción en VHDL.

Como puede observar, el SP está punteado en la flecha, esto es porque como tal no es una salida formar de la pila, sin embargo se requerirá para realizar la simulación.



- 2. Simule el funcionamiento completo de la pila con los siguientes estímulos. Estos deben ser leídos desde un archivo de texto y el resultado debe ser escrito en un archivo también.
 - 1. LI R6, #87
 - 2. LI R8, #90
 - 3. B 34
 - 4. ADD R8, R2, R3
 - 5. SUB R1, R2, R3
 - 6. CALL 0x61
 - 7. LI R6, #87
 - 8. LI R8, #90

- 9. CALL 100
- 10. ADD R8, R2, R3
- 11. SUB R1, R2, R3
- 12. LI R6, #87
- 13. RET
- 14. SUB R1, R2, R3
- 15. LI R6, #87
- 16. RET

17. B 300 18. CALL 889 19. ADD R8, R2, R3 20. SUB R1, R2, R3 21. LI R6, #87 22. RET 23. RET

Escriba el resultado en el archivo en dos columnas en formato hexadecimal

SP	PC

3. Subir a Classroom el reporte en pdf con el nombre n.pdf donde n es su nímero de lista.