

Instituto Politécnico Nacional Escuela Superior de Computo


Unidad de aprendizaje: Arquitectura de computadoras [3CV2]

Profesor@: Nayeli Vega García

Proyecto: Implementación del ESCOMips

Alumno: García González Aarón Antonio [N.L. 11]

Julio, 2020




Índice

1. ESI	SPECIFICACIÓN DEL PROYECTO	3
1.1.	Código de implementación	4
1.2.	Código de simulación	8
1.3.	Diagrama RTL	9
2. PR	ROGRAMA 1 - SUMADOR UNITARIO	10
2.1.	Programa en memoria de programa	10
2.2.	Análisis tabular	10
2.3.	Simulación	10
3. PR	ROGRAMA 2 – LLENAR ARREGLO DE 10 LOCALIDADES EN MEMORIA CON NÚMEROS IMPARES DESCENDEN	TES
COMEN	IZANDO EN 55	11
3.1.	Programa en memoria de programa	11
3.2.	Análisis tabular	
3.3.	Simulación	11
4. PR	ROGRAMA 3. LLENAR UN ARREGLO DE 35 LOCALIDADES DE MEMORIA CON NÚMEROS EN SUCESIÓN DE 3	EN 3 A PARTIR
DEL 87,	ORDENARLOS DESCENDENTEMENTE Y MOSTRAR EL ARREGLO ORDENADO	12
4.1.	Programa en memoria de programa	12

1. Especificación del proyecto

Implementar el procesador ESCOMips con las siguientes configuraciones:

- Debe estar implementado por componentes
- Tamaño de los buses de la ALU: 16 bits
- Organización de la memoria de datos: 1024 x 16
- Organización de la memoria de programa: 1024 x 25



Dadas las configuraciones anteriores, vamos a definir el tamaño de los buses de cada componente:

- Pila: Dado que no se especifica modificación alguna, se quedará de la misma densidad que el diagrama original, es decir un bus de entrada de hasta 8 niveles con direcciones de manera simultanea y cada una de estas palabras con un tamaño de 16 bits.
- Memoria de programa: Se solicita una organización de 1024 x 25 bits, es decir hay posibilidad de cargar la memoria ROM hasta con 1024 instrucciones de manera simultanea, por lo que el bus de entrada será de Log2(1024), es decir 10 bits, y tomara únicamente de la salida de la pila los valores entre 0 y 9 bits.
- Archivo de registros: Dado que no se especifica modificación alguna, se quedará de la misma densidad que el diagrama original, 16 registros y cada uno con datos o direcciones de 16 bits, son 16 registros debido a que cada registro en dirección es de 4 bits, por lo que 2 potencializado a la 4, es 16.
- ALU: Se solicita ser de 16 bits, que es idéntico al diagrama original, por los dos operadores de entrada y resultado será de 16 bits.
- Memoria de datos: Se solicita una organización de 1024 x 16 bits, es decir hay posibilidad de cargar tener almacenado hasta 1024 datos de manera simultanea, por lo que el bus de entrada será de Log (1024), es decir 10 bits, y sus salidas son los 16 bits de tamaño de palabra de datos que tiene.
- Unidad de control: Todo se queda igual, es decir nos regresa la microinstrucción adecuada de 20 bits.

1.1. Código de implementación

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3.
4. entity ESCOMIPS is
5.
      Port (
6.
          CLK, RCLR : IN STD LOGIC;
          LECTURA PC : OUT STD LOGIC VECTOR (15 downto 0);
7.
8.
          LECTURA INSTRUCCION : OUT STD LOGIC VECTOR(24 downto 0);
9.
          LECTURA READDATA1, LECTURA READDATA2 : OUT STD LOGIC VECTOR(15 downto 0);
                 LECTURA RES ALU : OUT STD LOGIC VECTOR (15 downto 0);
10.
11.
                 LECTURA BUS SR : OUT STD LOGIC VECTOR(15 downto 0);
                 LECTURA MICROINSTRUCCION : OUT STD LOGIC VECTOR (19 downto 0);
12.
13.
                 LECTURA NA : OUT STD LOGIC
14.
            );
15.
         end ESCOMIPS;
16.
17.
         architecture Behavioral of ESCOMIPS is
18.
             -- pila
19.
             component pila is
20.
                Port (
21.
                     clk, clr, up, dw, wpc : in STD LOGIC;
22.
                     pcin : in STD LOGIC VECTOR (15 downto 0);
23.
                     pcout : out STD LOGIC VECTOR (15 downto 0));
24.
             end component;
25.
26.
             -- memoria de programa
27.
             component MemoriaPrograma is
28.
             Port (
29.
                 dir : in STD LOGIC VECTOR (9 downto 0);
30.
                 dout : out STD LOGIC VECTOR (24 downto 0));
31.
             end component;
32.
33.
             -- archivo de registros
34.
             component Archivo Registro is
35.
                Port (
36.
                     wr, she, dir, clk, clr : in STD LOGIC;
37.
                     write_reg,read_reg1,read_reg2,shamt : in STD_LOGIC_VECTOR (3 down
  to 0);
38.
                     write data : in STD LOGIC VECTOR (15 downto 0);
39.
                     read data1, read data2 : out STD LOGIC VECTOR (15 downto 0));
40.
             end component;
41.
             -- alu
42.
43.
             component Alu 16bits is
                 Port (
44.
45.
                     a,b: in STD LOGIC VECTOR (15 downto 0);
46.
                     aluop : in STD LOGIC VECTOR (3 downto 0);
47.
                     s : out STD LOGIC VECTOR (15 downto 0);
48.
                     flags : out STD LOGIC VECTOR (3 downto 0));
49.
             end component;
50.
51.
             -- memoria de datos
52.
             component MemoriaDatos is
                Port (
53.
                     dir : in STD LOGIC VECTOR (9 downto 0);
54.
55.
                     data in : in STD LOGIC VECTOR (15 downto 0);
```

```
56.
                    data out : out STD LOGIC VECTOR (15 downto 0);
57.
                    WD, CLK : in STD LOGIC);
58.
            end component;
59.
60.
            -- unidad de control
61.
            component UnidadControl is
62.
                Port (
63.
                    clk,clr: STD LOGIC;
64.
                    cOperacion : in STD LOGIC VECTOR (4 downto 0);
65.
                    cFuncion, flags: in STD LOGIC VECTOR (3 downto 0);
                    s : out STD LOGIC VECTOR (19 downto 0);
66.
67.
                    NA : OUT STD LOGIC);
            end component;
68.
69.
70.
            -- delcaracion de buses de transporte de datos
71.
            -- SDMP UP DW WPC SR2 SWD SEXT SHE DIR WR SOP1 SOP2 ALUOP3 ALUOP2 ALUOP1
72.
 ALUOPO SDMD WD SR LF
           10 09 08
                   07
                        06
                                05
                                        04 03 02 01 00
74.
75.
            signal microInstruccion : STD LOGIC VECTOR(19 downto 0);
76.
            signal salida_pila : STD_LOGIC_VECTOR(15 downto 0);
77.
            signal Instruccion : STD LOGIC VECTOR(24 downto 0);
78.
            signal extension signo,
 extension direccion : STD LOGIC VECTOR(15 downto 0);
79.
            signal readData1, readData2 : STD LOGIC VECTOR(15 downto 0);
            signal banderas alu salida : STD LOGIC VECTOR(3 downto 0);
80.
            signal resALU : STD LOGIC VECTOR(15 downto 0);
81.
82.
            signal salida memoria datos : STD LOGIC VECTOR(15 downto 0);
83.
84.
            -- Salidas de muxes
85.
            signal SDMP : STD LOGIC VECTOR(15 downto 0);
86.
            signal SR2 : STD LOGIC VECTOR(3 downto 0);
            signal SWD : STD LOGIC VECTOR(15 downto 0);
87.
88.
            signal SEXT : STD LOGIC VECTOR(15 downto 0);
            signal SOP1, SOP2 : STD_LOGIC_VECTOR(15 downto 0);
89.
90.
            signal SDMD : STD LOGIC VECTOR(15 downto 0);
91.
            signal SR : STD LOGIC VECTOR(15 downto 0);
92.
93.
            signal CLR : STD LOGIC;
94.
            signal NA : STD LOGIC;
95.
96.
            begin
97.
98.
            process (CLK)
99.
                begin
100.
                if(falling edge(clk)) then
101.
                    CLR <= RCLR;
102.
                end if;
103.
            end process;
104.
105.
            STACK : pila Port map (
106.
               clk => CLK,
107.
                clr => CLR,
108.
                up => microInstruccion(18),
109.
                dw => microInstruccion(17),
110.
                wpc => microInstruccion(16),
111.
               pcin => SDMP,
112.
             pcout => salida pila
```


```
113.
             );
114.
            MEMPROG : MemoriaPrograma Port map(
115.
116.
             dir => salida pila(9 downto 0),
117.
                dout => Instruccion
118.
             );
119.
120.
             FILEREGISTER: Archivo Registro Port map (
                wr => microInstruccion(10),
121.
122.
                she => microInstruccion(12),
123.
                dir => microInstruccion(11),
124.
                clk => CLK,
125.
                clr => CLR,
126.
                write reg => Instruccion(19 downto 16),
127.
               read reg1 => Instruccion(15 downto 12),
128.
               read reg2 => SR2,
129.
               shamt => Instruccion(7 downto 4),
130.
               write data => SWD,
131.
               read data1 => readData1,
132.
                read data2 => readData2
133.
            );
134.
135.
           ALUN : Alu 16bits Port map (
              a \Rightarrow \overline{SOP1}
136.
137.
                b \Rightarrow SOP2,
138.
                aluop => microInstruccion(7 downto 4),
139.
                s => resALU,
140.
                flags => banderas alu salida
141.
            );
142.
143.
            MEMDATA : MemoriaDatos Port map(
144.
               dir => SDMD(9 downto 0),
145.
                data in => readData2,
146.
                data out => salida memoria datos,
147.
                WD => microInstruccion(2),
148.
                CTK => CTK
149.
            );
150.
151.
            UNITCONTROL : UnidadControl Port map(
152.
                clk => CLK,
153.
                clr => CLR,
154.
                cOperacion => Instruccion(24 downto 20),
155.
                cFuncion => Instruccion(3 downto 0),
156.
               flags => banderas alu salida,
157.
                s => microInstruccion,
                NA => NA
158.
159.
            );
160.
161.
            SR <= salida memoria datos when (microInstruccion(1) = '0') else resALU;
            SDMP <= Instruccion(15 downto 0) when (microInstruccion(19) = '0') else SR
162.
             SR2 \le Instruccion(11 downto 8) when (microInstruccion(15) = '0') else Ins
163.
  truccion (19 downto 16);
164.
            SWD <= Instruccion(15 downto 0) when (microInstruccion(14) = '0') else SR;
            SEXT \leq (Instruccion(11) & Instruccion(11) & Instruccion(11)
165.
   (11) & Instruccion(11 downto 0)) when (microInstruccion(13) = '0') else ("0000" & I
   nstruccion(11 downto 0));
166.
          SOP1 <= readData1 when (microinstruccion(9) = '0') else salida pila;
167.
          SOP2 <= readData2 when (microinstruccion(8) = '0') else SEXT;
```

```
168.
       SDMD <= resALU when (microinstruccion(3) = '0') else Instruccion(15 downto
 0);
169.
170.
          LECTURA PC <= salida pila;
171.
          LECTURA INSTRUCCION <= Instruccion;
172.
          LECTURA_READDATA1 <= readData1;
173.
          LECTURA READDATA2 <= readData2;
174.
          LECTURA RES ALU <= resALU;
175.
           LECTURA BUS SR <= SR;
176.
           LECTURA MICROINSTRUCCION <= microInstruccion;
177.
            LECTURA NA <= NA;
178.
179.
       end Behavioral;
180.
```

1.2. Código de simulación


```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
4. entity ESCOMIPS TB is
5. end ESCOMIPS TB;
7. architecture Behavioral of ESCOMIPS TB is
8.
       component ESCOMips is
9.
         Port (
                     CLK, RCLR : IN STD LOGIC;
10.
11.
                     LECTURA PC : OUT STD LOGIC VECTOR (15 downto 0);
12.
                     LECTURA INSTRUCCION : OUT STD LOGIC VECTOR(24 downto 0);
13.
                     LECTURA READDATA1,
LECTURA READDATA2 : OUT STD LOGIC VECTOR (15 downto 0);
14.
                     LECTURA RES ALU : OUT STD LOGIC VECTOR (15 downto 0);
15.
                     LECTURA BUS SR : OUT STD LOGIC VECTOR (15 downto 0);
16.
                     LECTURA MICROINSTRUCCION: OUT STD LOGIC VECTOR (19 downto 0);
17.
                     LECTURA NA : OUT STD LOGIC
18.
                 );
19.
             end component;
20.
             -- Se?ales de transporte
21.
            signal CLK, RCLR : STD LOGIC;
23.
             signal LECTURA PC : STD LOGIC VECTOR(15 downto 0);
24.
            signal LECTURA INSTRUCCION : STD LOGIC VECTOR(24 downto 0);
            signal LECTURA READDATA1,
LECTURA READDATA2 : STD LOGIC VECTOR(15 downto 0);
26.
            signal LECTURA RES ALU : STD LOGIC VECTOR(15 downto 0);
27.
             signal LECTURA BUS SR : STD LOGIC VECTOR(15 downto 0);
28.
            signal LECTURA MICROINSTRUCCION : STD LOGIC VECTOR(19 downto 0);
29.
            signal LECTURA NA : STD LOGIC;
30.
31.
            begin
32.
33.
            ESCOMipsMAP : ESCOMips Port map (
34.
                CLK => CLK,
35.
                RCLR => RCLR,
36.
                LECTURA PC => LECTURA PC ,
37.
                LECTURA INSTRUCCION => LECTURA INSTRUCCION,
38.
                LECTURA READDATA1 => LECTURA READDATA1,
39.
                LECTURA READDATA2 => LECTURA READDATA2,
40.
                LECTURA RES ALU => LECTURA RES ALU,
41.
                LECTURA BUS SR => LECTURA BUS SR,
42.
                LECTURA MICROINSTRUCCION => LECTURA MICROINSTRUCCION,
43.
                LECTURA NA => LECTURA NA
44.
            );
45.
             CLOCK : process
46.
47.
                begin
48.
                 CLK <= '0';
49.
                wait for 5 ns;
50.
                CLK <= '1';
51.
                 wait for 5 ns;
52.
             end process;
53.
54.
            RESET : process
```

1.3. Diagrama RTL



2. Programa 1 - Sumador unitario

Cargar en la memoria de programa el código del diagrama de flujo que se muestra a continuación. Las instrucciones deben cargarse en la memoria utilizando las constantes definidas en la práctica de Memoria de programa.




2.1. Programa en memoria de programa

```
1. LI & R0 & x"0001", -- 0
2. LI & R1 & x"0007", -- 1
3. tipo_r & R1 & R1 & R0 & SU & add, -- 2
4. SWI & R1 & x"0005", -- 3
5. B & SU & x"0002", -- 4
```

2.2. Análisis tabular


Bus	T1	T2	T3	T4	T5	T6	T7	T8	Т9	T10	T11
PC	0	1	2	3	4	2	3	4	2	3	4
Instrucción	LI RO, #1	LI RO, #1	ADD R1, R1, R0	SWI R1, #5	B 0x2	ADD R1, R1, R0	SWI R1, #5	B 0x2	ADD R1, R1, R0	SWI R1, #5	B 0x2
Read Data 1	0	1	7	1	1	8	1	1	9	1	1
Read Data 2	0	1	1	8	1	1	9	1	1	10	1
Res ALU	0	1	8	0	1	9	1	1	10	0	1
Bus SR	U	U	U	U	U	U	U	U	10	9	U

2.3. Simulación



3. Programa 2 – Llenar arreglo de 10 localidades en memoria con números impares descendentes comenzando en 55

Cargar en la memoria de programa el código del diagrama de flujo que se muestra a continuación. Las instrucciones deben cargarse en la memoria utilizando las constantes definidas en la práctica de Memoria de programa.




3.1. Programa en memoria de programa

```
1. LI & R1 & x"0000",
                                  -- 0
2. LI & R2 & x"000A",
                                  -- 1
3. LI & R3 & x"0037",
                                     2
4. SW & R3 & R1 & x"000",
                                     3
5. ADDI & R1 & R1 & x"001",
                                     4
6. SUBI & R3 & R3 & x"002",
                                  -- 5
7. BLETI & R2 & R1 & x"ffd",
                                  -- 6
8. NOP & SU & SU & SU & SU & SU, -- 7
9. B & SU & x"0007",
                                  -- 8
```

3.2. Análisis tabular


Bus	T1	T2	T3	T4	T5	T6	T7	T8	T9	T10	T11
PC	0	1	2	3	4	5	6	3	4	5	6
Instrucción	ón LI R1, #0	LI R2,	LI R2,	SW R3,	ADDI R1,	SUBI R3,	BLETI R2,	SW R3,	ADDI R1,	SUBI R3,	BLETI R2,
iiisti uccion		#10	#55	R1(0x0)	R1, #1	R3, #2	R1, 0xFFD	R1(0x0)	R1, #1	R3, #2	R1, 0xFFD
Read Data 1	0	0	0	0	0	55	1	1	1	53	2
Read Data 2	0	0	0	55	0	0	10	0	53	0	0
Res ALU	0	0	0	0	1	53	3	1	2	51	3
Bus SR	U	U	U	U	U	U	U	U	2	51	U

3.3. Simulación



4. Programa 3. Llenar un arreglo de 35 localidades de memoria con números en sucesión de 3 en 3 a partir del 87, ordenarlos descendentemente y mostrar el arreglo ordenado.

DIAGRAMA DE FLUJO DE ALGORTIMO PARA LLENAR, ORDENAR DESCENDENTEMENTE Y MOSTRAR N NUMEROS EN LENGUAJE ENSAMBLADOR ESCOMIPS



4.1. Programa en memoria de programa

```
1. LI & RO & x"0057", --
                                                                              0
2. LI & R1 & X"0000", -- Contador
3. LI & R2 & X"0008", -- N= 20
4. CALL & SU & X"0007", --Llenar
5. CALL & SU & X"000C", --Ordenar
6. CALL & SU & X"001B", --Mostrar
                                                                              1
                                                                              2
                                                                              3
                                                                              4
                                                                              5
     B & SU & x"0005",--
                                                                              6
8.
9.
                              SUBRUTINA LLENAR
10.
11. SW & R0 & R1 & x"000", --
                                                                              7
12. ADDI & R1 & R1 & x"001",--
13. ADDI & R0 & R0 & x"003",--
                                                                              8
                                                                              9
14. BLETI & R2 & R1 & x"FFD",--
                                                                              10
15. RET & SU & SU & SU & SU ,--
                                                                              11
16.
17.
                              SUBRUTINA ORDENAR
18.
19. LI & RO & x"0000",
                                 --LI R0=0
                                                                              12
20. LI & R1 & x"0000", --LI R1=0
                                                                              13
21. tipo_r & R5 & R2 & R0 & su & sub, --SUB R5= R2-R0
                                                                              14
22. LW & R3 & R1 & x"000", --LW R3=MEM[R1+0]
                                                                              15
23. ADDI & R1 & R1 & x"001", --R1=R1+1
24. LW & R4 & R1 & x"000", --LW R4=MEM[R1+0]
                                                                              16
                                                                              17
25. BGETI & R4 & R3 & x"005", --R3 <= R4
                                                                              18
```

```
26. SW & R3 & R1 & x"000", -- mem[R1+0]=R3
27. SUBI & R1 & R1 & x"001", --R1=R1-1
28. SW & R4 & R1 & x"000", -- mem[R1+0]=R4
29. ADDI & R1 & R1 & x"001", --R1=R1+1
30. BNEI & R5 & R1 & x"FF8", --R1 != R5
31. ADDI & R0 & R0 & x"001", --R0=R0+1
32. BNEI & R2 & R0 & x"FF4", --R0 != R2
                                                                                                                                       19
                                                                                                                                       20
                                                                                                                                       21
                                                                                                                                       22
                                                                                                                                       23
                                                                                                                                       24
                                                                                                                                       25
 33. RET & SU & SU & SU & SU,-- RET
                                                                                                                                       26
                                                    SUBRUTINA MOSTRAR
 35. -----
 36.
 37. LI & R1 & x"0000", --LI R1=0
38. LW & R10 & R1 & x"000",-- LW R10=MEM[R1+0]
39. ADDI & R1 & R1 & x"001", --R1=R1+1
40. BLETI & R2 & R1 & x"FFE",-- R1<=R2
                                                                                                                                       27
                                                                                                                                       28
                                                                                                                                       29
                                                                                                                                       30
41. RET & SU & SU & SU & SU & SU,--RET
                                                                                                                                       31
```