

Laboratorio de Sistemas Digitales.
PRÁCTICA 1. #Hola Mundo

8452
Israel Aarón Angeles Cruz

Objetivo: Realizar el 'Hola mundo' en VHDL con ISE.

Para esta práctica se realizó un programa que nos introduce al mundo de VHDL; con este fin se hizo una descripción del entorno, así como de comandos y configuración del programa a utilizar.

En este laboratorio se ocupó el programa ISE y la placa BASYS3 de Xilinx. De este modo, se describió el proceso para acceder al programa y lograr la síntesis y seguidamente la comunicación con la placa BASYS3 a través del JTAG.

Cuando se tuvo la ventana con la estructura de código inicial del programa, se procedió a hacer el programa con las entradas y salidas que se declararían en port() dentro de entity. Una cosa muy importante es que tanto en entity como en architecture se respete el nombre inicial del programa.

Con ayuda del programa VHDL Compiler, se redactó el código:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

```
entity Holamundo123 is
  Port(
    A: in STD_LOGIC;
    B: in STD_LOGIC;
    SOR: out STD_LOGIC;
    SXOR: out STD_LOGIC;
    SAND: out STD_LOGIC);
end Holamundo123;
```

arquitecture Behavioral of Holamundo123 is begin

SOR <= A OR B;

SXOR <= A XOR B;

SAND <= A AND B;

end Behavioral;

Una vez que se realizó y compiló el programa, se llevó a cabo la asignación de pines para poder realizar la prueba en la placa.

Se anexan las imágenes y el video.

Conclusiones:

- VHDL es un lenguaje de descripción de Hardware y permite realizar operaciones lógicas empleando su lenguaje.
- En la placa se pueden describir múltiples circuitos, pero no debe confundirse VHDL con Verilog ni con schematic.

Holamundo123.vhdl



```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 --use IEEE.STD_LOGIC_ARITH.ALL;
4 --use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6 entity Holamundo123 is
7     Port(
8         A: in STD_LOGIC;
9         B: in STD_LOGIC;
10        SOR: out STD_LOGIC;
11        SXOR: out STD_LOGIC;
12        SAND: out STD_LOGIC);
13 end Holamundo123;
14
15 architecture Behavioral of
Holamundo123 is begin
16     SOR <= A OR B;
17     SXOR <= A XOR B;
18     SAND <= A AND B;
19 end Behavioral;
```

Tab

End





Output



