

CÓDIGO VHOL	
library IEEE; Use TEEE STD_LOGIC_1164.ALL;	
entity Projectoimss is	
Port (S: in STD_LOGIC;  E: in STD_LOGIC;  C: in STD_LOGIC;  R: out STD_LOGIC;  A: out STD_LOGIC;  V: out STD_LOGIC;  end proyectolmss;  architecture Behavoral of proyectolmss is	
begin  R <= S;  A <= NOT S AND E;  V <= NOT S AND NOT E AND C;	
end Behavoral;	
PROCEDIMIENTO  O Se abre ISE, new project, YMDL y nombre al proyecto. O Se declaran las variables en entity en behavoural las salidas. O Se asignan los pines a ocupar en la tarjeta O Taviela en fundanamiento  Se anexan las fotos en el documento.	







