5位Fir高通滤波器

成员: *** *** *** *** *** B415

CONTENTS



01.Fir滤波器简介

- ●概念
- ●特点
- ●结构

Fir滤波器概念


FIR(Finite Impulse Response)滤波器:有限长单位冲激响应滤波器,又称为非递归型滤波器,是数字信号处理系统中最基本的元件。

它可以在保证任意幅频特性的同时具有严格的线性相频特性,同时其单位抽样响应是有限长的,因而滤波器是稳定的系统。

因此,FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

Fir滤波器特点

在信号进入FIR滤波器前,首先要将信号通过A/D器件进行模数转换,使之成为8bit的数字信号,一般可用速度较高的逐次逼进式A/D转换器。



不论采用乘累加方法还是分布式算法设计FIR滤波器输出的数据都是一串序列,要使它能直观地反应出来,它能至处数模转换,因此由FPGA构成的FIR滤波器的输出须外接D/A模块。

FPGA有着规整的内部逻辑阵列和丰富的连线资源,特别适合于数字信号处理任务,相对于串行运算为主导的通用DSP芯片来说,其并行性和可扩展性更好,利用FPGA乘累加的快速算法,可以设计出高速的FIR数字滤波器。

直接型Fir滤波器结构


长度为M的因果有限冲激响应滤波器由 传输函数H(z)描述:

$$H(z) = \sum_{k=0}^{M-1} h(k)z^{-k}$$

它是次数为M-1的z⁻¹的一个多项式。 在时域中,上述有限冲激响应滤波器的输 入输出关系为:

$$y(n) = \sum_{k=0}^{M-1} h(k) x(n-k)$$

其中y(n)和x(n)分别是输出和输入序列。



由Matlab得出五位Fir滤波器的Z域函数为:

$$H(z) = 0.25 \times (1 + 3.5z^{-1} + 4z^{-2} + 3.5z^{-3} + z^{-4})$$

02.各模块设计分析

- ●模块种类
- ●寄存器
- ●乘法器
- ●加法器
- ●顶层模块

设计模块

寄存器用于寄 二值代码,只要 具有置1、置0的 可。

本设计中使月复位reset_n端日器,当reset_n品出信号q_out=d_reset_n=0且上到达时q_out=0。

从资源和速度 常系数乘法运算 位相加来实现。


本设计采用加 法器兼顾了资源 ,将每个乘数例 个数组,然后移 得出乘积,这样 法运算可以一个 完成。 顶层模块

由于本设计只涉及到相加,而没有减² 以本加法器实现 将3 位无符号数的相 个16位

将3个16位寄存器,4 个16位乘法器,3个32位 加法器在顶层模块分别实 例化。


即将输入的成 例 化。时钟脉冲到来时相加运算,输出结果。

寄存器



```
module Dff16(reset_n,clk,d_in,q_out);
input reset_n,clk;
input [15:0]d_in;
output reg [15:0]q_out;
always @(posedge clk or negedge reset_n)
 begin
  if(!reset_n)
    q_out<=16'h0;
   else
    q_out<=d_in;
 end
endmodule
```

加法器




```
module add32(a,b,out);
input [31:0]a,b;
output [34:0]out;
```

assign out=a+b;

endmodule

顶层模块



顶层模块

此处乘以256,以便进行截尾的小数运算。

```
module Fir(reset_n,clk,x_in,y_out);
input reset n,clk;
input [15:0]x_in;
output [23:0]y_out;
wire [15:0]q1,q2,q3,q4;
wire [31:0]mout0,mout1,mout2,mout3,mout4;
wire [34:0]aout1,aout2,aout3,aout4;
dff16
D1(.reset n(reset n),.clk(clk),.d in(x in),.q out(q1)),
       D2(.reset_n(reset_n),.clk(clk),.d_in(q1),.q_out(q2)),
       D3(.reset_n(reset_n),.clk(clk),.d_in(q2),.q_out(q3)),
       D4(.reset_n(reset_n),.clk(clk),.d_in(q3),.q_out(q4));
```

```
mult16
   m0(.outcome(mout0),.a(x_in),.b(16'h004
0))
   m1(.outcome(mout1),.a(q1),.b(16'h00e0)
m2(.outcome(mout2),.a(q2),.b(16'h0100)),
   m3(.outcome(mout3),.a(q3),.b(16'h00e0)
    m4(.outcome(mout4),.a(q4),.b(16'h0040)
add32 a1(.a(mout0),.b(mout1),.out(aout1)),
       a2(.a(aout1),.b(mout2),.out(aout2)),
       a3(.a(aout2),.b(mout3),.out(aout3)),
       a4(.a(aout3),.b(mout4),.out(aout4));
```

assign y_out=aout4[23:0];

乘法器

assign temp15=mult16x1(a,b[0]); assign temp14=((mult16x1(a,b[1]))<<1);module assign temp13=((mult16x1(a,b[2]))<<2); mult16(outcome,a,b); assign temp12=((mult16x1(a,b[3]))<<3); input [15:0]a,b; (a,b[4])Output 📭 Wave - Default (a,b[5]))<<5); Msqs 计算器 a,b[6]))<<6); wire [3] 16'h... /multsim/a 16'he2bc a,b[7]))<<7); wire [2] 16'ha154 程序员 a,b[8]))<<8); wire [2] +- /multsim... 32'h8ee2a1b0 a,b[9]))<<9); wire [2] a,b[10]))<<10); wire [2 a,b[11]))<<11); 8EE2 A1B0 wire [2] a,b[12]))<<12); wire [2] a,b[13]))<<13); 8EE2 A1B0 wire [2] a,b[14]))<<14); wire [2 2,397,217,200 a,b[15]))<<15); wire [2] 21 670 520 660 wire [2] BIN wire [1 emp2+temp3+temp4+temp5+ wire [18:0] temp12; temp6+temp7+temp8+temp9+temp10+temp11+temp12+ wire [17:0] temp13; temp13+temp14+temp15)/256; wire [16:0] temp14;

endmodule

wire [15:0] temp15;

13

乘法器

顶层模块中

```
mult16 m0(.outcome(mout0),.a(x_n),.b(16'h004 d)),
m1(.outcome(mout1),.a(q1),.b(16'h00e0)),
m2(.outcome(mout2),.a(q2),.b(16'h0100)),
m3(.outcome(mout3),.a(q3),.b(16'h00e0)),
m4(.outcome(mout4),.a(q4),.b(16'h0040));
```

此处为公式中系数乘以256 进行8位的位扩展转变为整数。

$$H(z) = 0.25 \times (1 + 3.5z^{-1} + 4z^{-2} + 3.5z^{-3} + z^{-4})$$

即式中的0.25, 0.875, 1 分别转换为64, 224, 256 乘法器中 assign outcome=(temp0+temp1+tem p2+temp3+temp4+temp5+te mp6+temp7+temp8+temp9+t emp10+temp11+temp12+tem p13+temp14+temp15)/256;


此处再除以256,截除后8位, 在10进制中为去除小数,保留整数, 从而实现利用乘法器进行小数运算。

03.构造仿真测试数据


- ●三角波数据
- ●激励测试块

用Matlab产生三角波

```
n=1:7;
x1(n) = n-1;
n=8:15;
x1(n) = 15-n;
x1=x1*100;
x2=uint16(x1);
fid=fopen('/tri.txt','wt+');
fprintf(fid, \x \n', x2);
fclose(fid);
n=1:15;
subplot(2,1,1);
stem(n, x1);
subplot (2,1,2);
x1fft=fft(x1);
stem(n,abs(x1fft));
```



三角波时域图



三角波频域图

tri.txt

64

```
`timescale 1ns/1ns
 define clock 50
module test;
 reg clk, reset_n;
 reg [15:0]x in;
 reg [15:0]data_mem[0:15];
 integer i;
 wire [23:0]y_out;
 always #\clock clk=\clk;
 initial
   begin
     c1k=0;
     reset n=1;
   end
 initial
   begin
     $readmemh("tri.txt", data_mem);
   end
```

测试激励块

```
always @(posedge clk or negedge reset n)
     begin
       if(!reset_n) begin
         x_in <=15'b0;
         i<=0:
       else if(i<=13) begin
         x_in<=data_mem[i];</pre>
         i <= i+1:
         end
     end
   Fir fir(.reset_n(reset_n),.clk(clk),.x_in(x_in),.y_out(y_out));
endmodule
```

04.仿真结果及分析

- ●仿真波形
- ●数据验证

仿真波形



Wave - Default =====	Wave - Default																		
≨ 1 +	Msgs																		
<pre>/FirSim/clk</pre>	-1'd1																		
<pre>/FirSim/reset_n</pre>	-1'd1																		
# /FirSim/data_mem	16'd0	16'd0 16'd1	00 16'd200 16'd	300 16'd40	0 16'd500 1	6'd600 16'd	700 16'd600	16'd500 16'd	400 16'd300	16'd200 16'd	100 16'd0 16'	dx							d100 16'd200 16
≖ – ∜ /FirSim/i	32'd6	(32'd1) 32'd2	32'd3	(32'd4	(32'd5	(32'd€	(32'd)	/ 32'd8	(32'd9	(32'd10) (32'd1	1 (32'd12	32'd13	32'd14	(32'd0	32'd1	(32'd2	(32'd3)
→ /FirSim/x_in	16'd500	16'd0	(16'd 100	(16'd20	0 (16'd3	00 (16'd4	00 (16'd	00 (16'd6	00 (16'd7	00 (16'd6	00 (16'd50	00 (16'd4	00 (16'd300	(16'd200	16'd100	0 (16'd0		16'd100	(16'd200)
→ /FirSim/y_out	24'd975	24'd0) 24'd25	24'd13	7 24'd3	50 (24'd6	49 (24'd9	75 24'd:	1299 (24'd1	625 24'd1	399 (24'd20	000 (24'd1	899 (24'd162	5 24'd129	9 24'd97:	5 (24'd649	24'd350	24'd162	(24'd162)
·																			

原始 \bigcap 数据 0.25 87. 87. 87. 0.875 2.5 7.5 2.5 7.5 2.5 87. 87. 0.875 2.5 7.5 2.5 7.5 2.5 0.25 计算 结果 7.5 仿真 结果

