# 15 🖪

# وحدة التحكم المبرمجة صغرياً

# 1.15 مفاهيم أساسية

التعليمات الصغرية

وحدة التحكم المبرمجة صغرياً

وحدة تحكم ويلكس Wilkes

الميزات والمساوئ

# 2.15 تتالى التعليمات الصغرية

اعتبارات تصميمية

تقنيات التتالي

توليد العناوين

تتالى التعليمات الصغرية في النظام LSI-11

## 3.15 تنفيذ التعليمات الصغرية

تصنيف التعليمات الصغرية

ترميز التعليمات الصغرية

تنفيذ التعليمات الصغرية في LSI-11

تنفيذ التعليمات الصغرية في 3033 IBM

# 4.15 النظام 4.15

صيغة التعليمات الصغرية


وحدة التتالى الصغرية

وحدة الحساب والمنطق ذات السجلات

5-15 تطبيقات البرمجة الصغرية

6.15 قراءات يُنصح بها

7-15 مسائل



- ♦ تُعدّ وحدة التحكم المبرمجة صغرياً بديلاً عن وحدة التحكم المبنية عتادياً، إذ يُحدّد المنطق فيها بواسطة برنامج صغري. يتألف البرنامج الصغري من تتالي تعليمات مكتوبة بلغة البرمجة الصغرية. وهي تعليمات شديدة البساطة توصّف العمليات الصغرية.
- ♦ وحدة التحكم المبرمجة صغرياً هي دارة منطقية بسيطة نسبياً، لها الإمكانان التاليان: (1) تستطيع تحقيق تتالي التعليمات الصغرية.
  (2) تستطيع توليد إشارات التحكم لتنفيذ كل تعليمة صغرية.
- ♦ تُولد إشارات التحكم في هذه الوحدة بتعليمات صغرية تُستخدم، كما هو الحال في وحدة التحكم المبنية
  عتادياً، لإجراء عمليات النقل بين السجلات، وعمليات وحدة الحساب والمنطق ALU.

\* \* \* \*

إن أول من أطلق مصطلح البرنامج الصغري microprogram هو ويلكس M.V. Wilkes في بداية الخمسينيات [wilk51]. فاقترح آنئذ نهج لتصميم وحدة التحكم، اتسم بكونه منظّماً ومنهجياً، وبتجنبه تعقيدات التنجيز العتادي. لقد أثارت تلك الفكرة اهتمام العديد من الباحثين، ولكنها بدت غير قابلة للتنفيذ بسبب حاجتها إلى ذاكرة تحكم سريعة وزهيدة الثمن نسبياً.

سُردت حالة البرمجة الصغرية في العدد الصادر في شباط 1964 من مجلة Datamation. ولم يكن آنذاك النظام المبرمج صغرياً واسع الاستخدام. ولخصت إحدى المقالات وجهة النظر التي كانت سائدة في ذلك الوقت [HiLL64] بالقول "إن مستقبل البرمجة الصغرية ضبابي نوعاً ما". ولم يُظهر أي مصنّع ذي شأن اهتماماً في هذه التقنية، على الرغم من فحصهم لها.

تغيرت هذه الحالة تغيراً جذرياً حلال بضعة أشهر؛ إذ أعلنت الشركة IBM عن ظهور السلسلة 036/ ي شهر نيسان، وكانت جميع نماذج تلك السلسلة مبرمجة صغرياً، باستثناء النماذج الضخمة منها. وعلى الرغم من أن السلسلة 360 سبقت توفر ذاكرات القراءة فقط ROM المبنية على أنصاف النواقل، إلا أن مزايا البرمجة الصغرية دفعت الشركة IBM إلى إجراء هذه الخطوة. وأصبحت البرمجة الصغرية، منذ ذلك الحين، وسيلة شائعة الاستخدام في العديد من التطبيقات، وأحد تلك التطبيقات هو تنجيز وحدة التحكم في المعالج. يعرض هذا الفصل ذلك التطبيق.

## 1.15 مفاهيم أساسية Basic Concepts


#### التعليمات الصغرية Microinsturctions

تبدو وحدة التحكم تجهيزة بسيطة إلى حد ما، ولكن تنجيزها بوصل العناصر المنطقية الأساسية توصيلاً بينياً ليس مهمة سهلة. ينبغي أن يتضمن التصميمُ المنطقَ اللازم لتحقيق تتالي التعليمات الصغرية، وتنفيذ العمليات الصغرية، وتفسير أرمزة التعليمات، واتخاذ القرارات اعتماداً على رايات وحدة الحساب والمنطق ومن الصعب تصميم ذلك عتادياً واحتباره. أضف إلى ذلك، أن التصميم المبني عتادياً جامد نسبياً، إذ يصعب مثلاً تغيير التصميم إذا رغب المصمّم في إضافة تعليمة آلة جديدة.

والحل البديل هو تنجيز وحدة تحكم مبرمجة صغرياً، وهذا حل شائع الاستخدام في المعالجات ذات مجموعة التعليمات المعقدة CISC المعاصرة. لنعد ثانيةً إلى الجدول 1-1. فبالإضافة إلى استخدام إشارات التحكم، تُوصّف فيه كل عملية صغرية بتدوين رمزي. ويبدو ذلك التدوين مشابهاً للغة برمجة إلى حد بعيد. وفي الواقع، فهو لغة برمجة تُعرف باسم لغة البرمجة الصغرية الصغرية مسابهاً للغة برمجة يعدف كل سطر فيها مجموعة العمليات الصغرية التي تحدث في كل لحظة، ويسمى تعليمة صغرية microinstruction. يسمى تتالي التعليمات الصغرية البرنامج الصغري مل وسط بين العتاديات والبرمجيات. ومن الأسهل التصميم بواسطة البرمجيات الراسخة بدلاً من العتاديات، ولكن كتابة برنامج راسخ أصعب من كتابة برنامج برمجي.

كيف يمكن استخدام مفهوم البرمجة الصغرية لتنجيز وحدة التحكم؟ لنفترض، من أجل كل عملية صغرية، أن مهمة وحدة التحكم هي توليد مجموعة من إشارات التحكم فقط. ويكون إذن، من أجل كل عملية صغرية، لأي خط تحكم صادر عن وحدة التحكم إحدى القيمتين: الوصل ON' أو الفصل 'OFF'. ويمكن تمثيل ذلك بالطبع برقم اثناني لكل خط تحكم. ولذا، نستطيع إنشاء كلمة تحكم يعبر كل بت فيها عن خط من تلك الخطوط. وتُمثل عندئذ كل عملية صغرية بشكل نمطي مختلف من الوحدان والأصفار في كلمة التحكم. لنفترض أننا وضعنا تتالياً لكلمات التحكم بغية تمثيل العمليات الصغرية المنفدة في وحدة التحكم. ينبغي بعدئذ أن ندرك أن تتالي العمليات الصغرية ليس ثابتاً، ففي بعض الأحيان، تُستخدم دورة عنونة غير مباشرة،

وفي أحيان أخرى لا تُستخدم تلك الدورة. لهذا دعنا نضع كلمات التحكم في الذاكرة، بحيث يكون لكل كلمة منها عنوان فريد. ونضيف الآن حقل عنوان إلى كل كلمة تحكم. للدلالة على موقع كلمة التحكم التالية الواجب تنفيذها عند تحقق شرط معين (مثلاً، عندما يكون بت العنونة غير المباشرة في تعليمة ما، ذات دلالة على الذاكرة، مساوياً الواحد). ونضيف أيضاً بضع بتات أخرى لتحديد الشرط الواجب فحصه.




الشكل 1.15: صيغٌ نموذجية للتعليمات الصغرية

يُعرف ذلك بالتعليمات الصغرية الأفقية horizontal microinstruction، والتي يظهر مثال عليها في (الشكل

1-1-آ). وتكون صيغة التعليمة الصغرية أو كلمة التحكم على النحو الآتي: يوجد بت لكل خط تحكم داخل المعالج، وبت لكل خط تحكم في مسرى النظام. كما يوجد حقل للشرط يشير إلى الشرط الذي سيُفحص قبل التفريع، ويوجد حقل يحوي عنوان التعليمة الصغرية الواجب تنفيذها عند إجراء التفريع. تُفَسر مثل هذه التعليمات كما يلي:


- 1. لتنفيذ هذه التعليمة الصغرية، تُقَعل كل خطوط التحكم المقابلة للقيمة 1 في كلمة التحكم، وتُفصل الخطوط المقابلة للقيمة 0 فيها. تؤدي إشارات التحكم الناتجة إلى إجراء عملية صغرية واحدة أو أكثر.
  - 2. إذا لم يتحقق الشرط المحدَّد ببتات الشروط، تُنفَّذ التعليمة الصغرية التالية في التتالي.
  - 3. إذا تحقق الشرط المحددُّ ببتات الشروط، تُنقَّذ التعليمة الصغرية المشار إليها في حقل العناوين.

يبين (الشكل 2.15) كيف يمكن ترتيب كلمات التحكم أو التعليمات الصغرية في ذاكرة التحكم دورة التعليمات الضغرية في كل مساق routine تنفيذاً تتابعياً، وينتهي كل مساق control memory. ينبغي تنفيذ التعليمة التالية. ويوجد مساق خاص لدورة التنفيذ، يهدف فقط إلى تحديد عليمات تعليمات الآلة (كالتعليمة ADD AND ونحوها) الواجب تنفيذها في المرحلة اللاحقة، اعتماداً على رماز العملية الحالية.



الشكل 2.15: تنظيم ذاكرة التحكم

إن ذاكرة التحكم، المبينة في (الشكل 2.15)، هي وصف موجز لعمل وحدة التحكم الكامل. فهي تعرِّف تتالي العمليات الصغرية التي ستنفّذ خلال كل دورة (جلب، عنونة غير مباشرة، تنفيذ، مقاطعة)، وهي تحدِّد تتالي تلك الدورات. إن لم يكن في وحدة التحكم تفاصيل أكثر مما سبق، لكان التدوين السابق أداة مفيدة لتوثيق عمل وحدة التحكم لحاسوب معين. ولكن الأمر أكثر تعقيداً من ذلك. ويمثل التدوين السابق أيضاً طريقةً لتنجيز وحدة التحكم.




الشكل 3.15: البنيان الصفري لوحدة التحكم

وحدة التحكم المبرمجة صغرياً Microprogrammed Control Unit

تحتوي ذاكرة التحكم، المذكورة في (الشكل 2.15)، على برنامج يصف سلوك وحدة التحكم. فيمكن إذن تنجيز وحدة التحكم بتنفيذ ذلك البرنامج فقط.

يبين (الشكل 3.15) العناصر الأساسية لذلك التنجيز. تُخزَّن مجموعة التعليمات الصغرية في ذاكرة التحكم. ويحوي سجل عنوان التحكم تواءها، وتُنقل التعليمة الصغرية، بعد قراءاتها، من ذاكرة التحكم إلى سجل صوان التحكم.

يُربط الجزء الأيسر من ذلك السجل (انظر الشكل 1.1.5أ) بخطوط التحكم الصادرة عن وحدة التحكم. وتماثل عندئذ قراءة تعليمة صغرية من ذاكرة التحكم تنفيذ تلك التعليمة. أما العنصر الثالث المبيّن في الشكل فهو وحدة التتالي التي تحمّل سجل عنوان التحكم، وتصدر أمر القراءة.



الشكل 4.15: وحدة تحكم ويلكس المبرمجة صغرياً

لنفحص الآن هذه البنية فحصاً مفصلاً، كما هو مبين في (الشكل 4.15). نجد مقارنة (بالشكل 4.14) أن لوحدة التحكم المداخل ذاتها (السجل IR، ورايات الوحدة التحكم). تعمل وحدة التحكم على النحو الآتي:

1. لتنفيذ تعليمة ما، تصدر وحدة التتالي المنطقية أمر القراءة READ إلى ذاكرة التحكم.

- 2. تُقرأ الكلمة التي حُدِّد عنواها في سجل عنوان التحكم، وتُخزَّن في سجل صوان التحكم.
- 3. يولِّد محتوى سجل صوان التحكم إشارات التحكم والمعلومات المتعلقة بالعنوان التالي لوحدة التتالي المنطقية.
- 4. تحمّل وحدة التتالي المنطقية عنواناً جديداً في سجل عنوان التحكم، اعتماداً على معلومات العنوان التالي القادمة من سجل صوان التحكم ورايات وحدة الحساب والمنطق.

يحدث كل ما سبق في دورة ميقاتية واحدة.

تتطلب الخطوة الأحيرة، المذكورة سابقاً، بعض الإيضاح. تحمِّل وحدة التتالي المنطقية، في نهاية أي تعليمة صغرية، عنواناً جديداً في سجل عنوان التحكم. وتُتخذ، اعتماداً على قيمة رايات وحدة الحساب والمنطق وسجل صوان التحكم، أحد القرارات الثلاثة التالية:

- ♦ الحصول على التعليمة التالية: تُضاف القيمة 1 إلى سجل عنوان التحكم.
- ♦ القفز إلى مساق جديد اعتماداً على تعليمة قفز صغرية: يُحمَّل حقل العناوين في سجل صوان التحكم داخل عنوان التحكم.
  - ♦ القفز إلى مساق تعليمة آلة: يُحمّل سجل عنوان التحكم اعتماداً رماز العملية في سجل التعليمة IR.

يبين (الشكل 4.15) محتزأين يحملان الاسم "مفكّك الترميز decoder". يترجم المفكّك العلوي رماز العملية المحرَّن في سجل التعليمة IR إلى عنوان ذاكرة تحكم. في حين لا يُستخدم المفكّك السفلي في التعليمات الصغرية الأفقية، بل يُستخدم في التعليمات الصغرية الشاقولية vertical mirco instruction (انظر الشكل الصغرية الأفقية، بل يُستخدم في التعليمة الصغرية الأفقية بخط تحكم، أما في التعليمة الصغرية الشاقولية، يُستخدم رمازٌ لكل فعل يراد إحراؤه (مثلاً عملية التقل (PC) له (MAR (PC))، ويترجم المفكّك ذلك الرماز إلى إشارات تحكم إفرادية. تتميز التعليمات الصغرية الشاقولية بأنها أكثر تراصاً (إذ تحتاج المفكّك ذلك الرماز إلى إشارات تحكم المفقية، ولكنها تتطلب إضافة بعض الدارات المنطقية، و من شأن ذلك زيادة التأخير الزمني.


## Wilkes control وحدة تحكم ويلكس

كما ذُكر آنفاً، كان ويلكس أول من اقترح وحدة تحكم مبرجحة صغرياً في العام 1951 [wilk51]. ولقد طُوِّرَ ذلك المقترح ليصبح تصميماً كامل التفاصيل [Wilk53]. ومن المفيد فحص ذلك المقترح الأساسي. يبين (الشكل 5.15) التشكيل الذي اقترحه ويلكس. يعتمد النظام على مصفوفة تُملأ جزئياً بالديودات.

أثناء دورة الآلة، يُفعّل سطر من المصفوفة بواسطة نبضة، ويولّد ذلك إشارات عند النقاط التي وضعت عندها الديودات، والممثلة على الشكل بنقاط غامقة. يولّد الجزء الأول من السطر إشارات التحكم التي تتحكم في عمليات المعالج. أما الجزء الثاني، فيولّد عنوان السطر الواجب تفعيله في دورة الآلة القادمة. وبذا يغدو كل سطر في المصفوفة تعليمة صغرية، ويكون مخطط المصفوفة النسقى هو ذاكرة التحكم.

يُغزَّن عنوان السطر المراد تفعيله في بداية الدورة في السجل I. يمثل ذلك العنوان دخل مفكّك الترميز، الذي يفعِّل سطراً من المصفوفة عند إرسال نبضة ميقاتية إليه. ويُنقل إلى السجل II رمازُ العملية المخزَّن في سجل التعليمة أو الجزء الثاني من السطر المفعَّل تبعاً لإشارات التحكم. ويوصل السجل II بالسجل I عبر بوابة

منطقية بعد نبضة ميقاتية. تفيد نبضات الميقاتية المتبدلة في تفعيل سطر من المصفوفة ونقل السجل II إلى السجل I. ويُحتاج إلى ذلك الترتيب المحتوي على سجلين نظراً لأن مفكّك الترميز ببساطة هو دارة تركيبية فقط، فإذا لم يُستخدم إلا سجل واحد، يصبح الخرج دخلاً خلال الدورة ذاتها، وهذا ما يؤدي إلى عمل غير مستقر. يماثل ذلك المخطط مقاربة البرمجة الصغرية الأفقية كثيراً، والمذكورة في (الشكل 1.15. أ). ولكنه يختلف عنها بما يلي: يمكن زيادة سجل عنوان التحكم، تبعاً لما سبق، بمقدار 1 للحصول على العنوان التالي. أما في مخطط ويلكس، فالعنوان التالي محتوى في التعليمة الصغرية. وللسماح بالتفريع، ينبغي أن يحتوي كل سطر على جزء أي عنوان، تتحكم فيهما إشارة تحكم (راية مثلاً)، كما هو موضح في الشكل.



الشكل 5.15: وحدة تحكم ويلكس المبرمجة صفرياً

قدَّم ويلكس، بعد اقتراح ذلك المخطط، مثالاً على استخدام البرجحة الصغرية في تنجيز وحدة تحكم لآلة بسيطة. ومن المفيد تكرار ذكر ذلك المثال، إذ إنه يُعدَّ التصميم الأول المعروف لمعالج مُبَرْمَجْ صغرياً، بالإضافة إلى شرحه للعديد من المبادئ الحديثة في البرجحة الصغرية.

يتضمن معالج الآلة المفترضة السجلات التالية:

- A. المضروب به.
- B. مراكم (ويمثل النصف الأقل دلالة)
- C. مراكم (ويمثل النصف الأكثر دلالة)
  - D. سجل الإزاحة.

إضافة إلى ذلك، هناك ثلاثة سجلات ورايتان، كل منها مرمزة على 1 بت، يمكن لوحدة التحكم فقط النفاذ إليها. وهذه السجلات هي:

- E. يفيد كسجل عنوان للذاكرة MAR، وكموقع تخزين مؤقت.
  - F. عداد البرنامج.

# G. سجل مؤقت آخر يُستخدم للعدّ.

الجدول 1-15: مجموعة تعليمات الآلة لمثال ويلكس

الوصف	الومز
$C(Acc) + C(n)$ to $Acc_1$	A n
$C(Acc)$ - $C(n)$ to $Acc_1$	S n
$C(n)$ to $Acc_2$	H n
$C(Acc2) \times Gcn$ , to Acc, where $C(n) \ge 0$	V n
C(Accl) to n, 0 to Acc	T n
C(Accl) to n	U n
$C(Acc) \times 2^{-(n+1)}$ to Acc	R n
$C(Acc) \times 2^{n+1}$ to $Acc$	L n
IF (CAcc) $< 0$ , transfer control to n; if C(Acc) $\ge 0$ , ignore (i.e., proceed serially)	G n
Read next character on input mechanism into n	In
Send C(n) to output mechanism	O n
Acc المراكم	المختصرات:
Acc = النصف الأكثر دلالة من المراكم.	
النصف الأقل دلالة من المراكم. $= \mathrm{Acc}_2$	
$\mathbf{n}$ موقع التخزين $\mathbf{n}$ موقع التخزين	
X (حيث $X$ هو سجل أو موقع تخزين). $X$ هو سجل أو موقع تخزين $X$	

يسرد الجدول 1.15 مجموعة تعليمات الآلة من أجل هذا المثال. ويحوي الجدول 2.15 مجموعة كاملة من التعليمات الصغرية المنجزَّة في وحدة التحكم والتي يُعبَّر عنها رمزياً. ويكفي إذن استخدام 38 تعليمة صغرية لتعريف النظام تعريفاً كاملاً.

يقدِّم العمود الأول العنوانَ الكامل (رقم السطر) لكل تعليمة صغرية. وتوضع لصاقات على العناوين المقابلة لأرمزة العمليات. لذا، عندما يُصادف رماز عملية تعليمة الجمع (A)، تُنَفذ التعليمة الصغرية في الموقع 5. ويعبّر العمودان 2,2 عن الأفعال الواجب على وحدة الحساب والمنطق ووحدة التحكم إجراؤها على الترتيب. وينبغي ترجمة كل تعبير رمزي إلى مجموعة من إشارات التحكم (بتات التعليمات الصغرية). ويتعلق العمودان 4,3 بإعدادات الرايتين (القلاّبين) واستخدامها. فيحدد العمود 4 الإشارة التي تضع القيمة 1 في الراية. وعلى سبيل المثال، يعني الرمز (1) أن الراية ذات الرقم 1 تصبح مساويةً الواحد بواسطة بت الإشارة للعدد المخزَّن في السجل C. وإذا ضمَّ العمود 5 معرِّفاً للراية، فإن العمودين 6, 7 يحتويان عندئذ على عناوين التعليمات الصغرية البديلة الواجب استخدامها. وإلا، فإن العمود 6 يعيّن عنوان التعليمة الصغرية التالية الواجب جلبها.

تؤلف التعليمات من 0 إلى 4 دورة الجلب. وتقدم التعليمة الصغرية 4 رماز العملية إلى مفكّك الترميز، الذي يولّد بدوره عنوان التعليمة الصغرية المقابل لتعليمة الآلة الواجب جلبها. ويستطيع القارئ استنتاج العمل الكامل لوحة التحكم بدراسة الجدول 2.15 دراسة متأنية.

#### الجدول 2.15: التعليمات الصغرية لمثال ويلكس

تمثل الرموز C, B, A السجلات المختلفة في وحدتي سجل التحكم والحسابية وتشير العملية C to D إلى أن دارات (D+A) to C الابتدال تربط خرج السجل C, R مرتبط بأحد مدخلي وحدة الجمع، ويُربط خرج السجل C دوماً بالمدخل الآخر لها. كما يرتبط خرج الجامع بالسجل C.

ويرمز العدد n بين علامتي الاقتباس (مثلاً "n) إلى المصدر الذي خرجه العدد n مقدراً بواحدات الرقم الأقل دلالة.

		الوحدة الحسابية	وحدة سجل التحكم	قلاب شرطی		التعليمة الصغرية التالية
				Set	Use	0 1
	0		F to G and E			1
	1		(G to '1') to F			2
	2		Store to G			3
	3		G to E			4
	4		E to decoder			-
A	5	C to D				16
S	6	C to D				17
Н	7	Store to B				0
V	8	Store to A				27
Т	9	C to Store				25
U	10	C to Store				0
R	11	B to D	E to G			19
L	12	C to D	E to $G$			22
G	13		E to G	(1)C <sub>s</sub>		18
I	14	Input to Store				0
0	15	Store to Output				0
	16	(D+Store) to C				0
	17	(D-Store) to C				0
	18				1	0 1
	19	$D$ to $B(R)^*$	(G-'1') to E			20
	20	C to D		$(1)E_{\rm S}$		21
	21	D to $C(R)$			1	11 0
	22	D to $C(L)^{\dagger}$	(G - '1') to E			23
	23	B to $D$		$(1)E_{\rm S}$		24
	24	D to $B(L)$			1	12 0
	25	'0' to <i>B</i>				26
	26	<i>B</i> to <i>C</i>				0
	27	'0' to <i>C</i>	'18' to <i>E</i>			28
	28	B to $D$	E to $G$	$(1)B_1$		29
	29	D to $B(R)$	(G - '1') to $E$			30
	30	C to $D(R)$		$(2) E_{\rm S}$	1	31 32
	31	D to C			2	28 33
	32	(D+A) to $C$			2	28 33
	33	B to D		$(1)B_1$		34
	34	D to B (R)				35
	35	C to $D(R)$			1	36 37
	36	D to C				0
	37	(D - A) to C				0

\*: الإزاحة يميناً: تُرتَّب دارات الابتدال في الوحدة الحسابية بحيث يوضع الرقم الأقل دلالة من السجل C في المكان الأكثر دلالة من السجل B أثناء العمليات الصغرية المقابلة للإزاحة يميناً. ويُكرر الرقم الأكثر دلالة للسجل C (حانة الإشارة) لتصحيح الأعداد السالبة.

†: الإزاحة يساراً: تُرتَّب دارات الابتدال على نحو مماثل لتمرير الرقم الأكثر دلالة من السجل B إلى المكان الأقل دلالة في السجل C أثناء العمليات الصغرية المقابلة للإزاحة يساراً.

#### الميزات والمساوئ Advantages الميزات والمساوئ

تُعد الميزة الأساسية لاستخدام البرمجة الصغرية لتنجيز وحدة تحكم هي تبسيط تصميم وحدة التحكم. ولذا يكون التنجيز أقل كلفة وأقل عرضة للأخطاء وينبغي أن تتضمن وحدة التحكم المبنية عتادياً دارات منطقية معقدة للتتالي عبر العمليات الصغرية العديدة في دورة التعليمة. في حين أن مفككات الترميز ووحدة التتالي المنطقية لوحدة تحكم مبرمجة صغرياً هي أجزاء منطقية شديدة البساطة.

تعاني الوحدة المبرمجة صغرياً من كونها أبطأ مقارنة بوحدة مبينة عتادياً ذات تقانة مماثلة. وعلى الرغم من ذلك، تُعد البرمجة الصغرية المهيمنة على تنجيز وحدات التحكم في المعالجات CISC الحديثة بسبب سهولة تنجيزها. أما المعالجات RISC، ذات صيغة التعليمات الأبسط، فهي تستخدم عادة وحدات تحكم مبنية عتادياً. نعرض الآن مقاربة البرمجة الصغرية عرضاً أشد تفصيلاً.

# 2.15 تتالى التعليمات الصغرية Microinstruction sequencing

إن المهتمين الأساسيتين لوحدة تحكم مبرجحة صغرياً هما:

- تتالى التعليمات الصغرية: ويهدف إلى الحصول على التعليمة الصغرية التالية من ذاكرة التحكم.
  - تنفيذ التعليمات الصغرية: ويهدف إلى توليد إشارات التحكم اللازمة لتنفيذ التعليمة الصغرية.

ينبغي، عند تصميم وحدة تحكم، أخذ هاتين المهمتين معاً في الحسبان، بسبب تأثيرهما على صيغة التعليمة الصغرية، وتوقيت وحدة التحكم. نركز في هذا المقطع على مهمة التتالي، ولن نتطرق إلى موضوع التوقيت والصيغة إلا بالقدر اليسير، إذ سيتناول المقطع التالي هذين الموضوعين بالتفاصيل.

#### اعتبارات تصميميه Design Considerations


يدخل في تصميم تقنية تتالي التعليمات الصغرية اعتباران وهما: حجم التعليمة الصغرية وزمن توليد العنوان. إن الاعتبار الأول جليّ، إذ تتقلص كلفة ذاكرة التحكم بتقلص حجم التعليمات. أما الاعتبار الثاني فيعبّر ببساطة عن الرغبة في تنفيذ التعليمات الصغرية بأسرع قدر ممكن.

يقع عنوان التعليمة الصغرية التالية الواجب تنفيذها، عند تنفيذ البرنامج الصغري، في أحد الأصناف التالية:

- يمكن أن يكون محدَّداً بسجل التعليمة
- يمكن أن يكون العنوان التالي تتابعياً
  - يمكن أن يكون عنوان تفريع.

يحدث النوع الأول مرة كل دورة تعليمة، بعد جلب التعليمة مباشرة. أما النوع الثاني، فهو الأكثر شيوعاً في معظم التصميمات. ولكن لا يمكن استمثال التصميم من أجل النفاذ التتابعي فقط. فالتفريعات الشرطية واللاشرطية هي جزء ضروري من البرنامج الصغري. أضف إلى ذلك تسعى تتاليات التعليمات الصغرية لأن

تكون قصيرة. وتصل نسبة تعليمات التفريع إلى  $\frac{1}{3}$  أو  $\frac{1}{4}$  من إجمالي التعليمات الصغرية [SIEW 82]. ولذا، فمن المهم تصميم تقنيات متراصة وفعالة زمنياً لتحقيق تعليمات التفريع الصغرية.



الشكل 6.15: منطق التحكم في التفريع، بوجود حقلي عناوين.


#### تقنيات التتالي Sequencing Techniques

ينبغي توليد عنوان ذاكرة التحكم اعتماداً على التعليمة الصغرية الحالية ورايات الشروط ومحتويات سحل التعليمات. ولقد استُخدم تنوع واسع من هذه التقنيات، يمكن تصنيفها في ثلاثة أصناف عامة، كما هو موضح في الأشكال 6.15 و 7.15 و 8.15. تعتمد هذه الأصناف على صيغة معلومات العنوان في التعليمة الصغرية:

- المؤلفة من حقلي عناوين
- المؤلفة من حقل عناوين وحيد
  - الصيغة المتغيرة.

تنص المقاربة الأبسط على توفير حقلي عناوين في كل تعليمة صغرية. ويقترح (الشكل 6.15) طريقة استخدام هذه المعلومات. يفيد المضمِّم multiplexor كوجهة لحقلي العناوين وسجل التعليمات. وهو ينقل رماز العملية أو أحد حقلي العناوين إلى سجل عنوان التحكم CAR تبعاً لدخل انتقاء العناوين. يُفك بعدئذ ترميز السجل CAR لتوليد عنوان التعليمة الصغرية التالية. يقدِّم مجتزأ التفريع المنطقية إشارات انتقاء العناوين،

ويعتمد ذلك المنزأ في مداخله على رايات وحدة التحكم وجزء التحكم في التعليمة الصغرية.




الشكل 7.15: منطق التحكم في التفريع، حقل عنونة وحيد.

وعلى الرغم من بساطة المقاربة ذات العنوانين، إلا أنها تتطلب المزيد من البتات في التعليمة الصغرية مقارنة بمقاربات أخرى. ويمكن تحقيق بعض الوفر بإضافة المزيد من المنطق. وتقوم مقاربة شائعة أخرى باستخدام حقل عنوان وحيد (الشكل 7.15). وتكون خيارات العنوان التالي عندئذ كما يلي:

- حقل العناوين
- رماز سجل التعليمات
- العنوان التتابعي التالي

تحدِّد إشارات انتقاء العنوان الخيار المنتقى. تقلص هذه المقاربة عدد حقول العنونة، ولكننا نلاحظ أن حقل العنوان لن يُستخدم غالباً. ولذا، تعاني هذه المقاربة من نقص الفعالية في مخطط ترميز التعليمات الصغرية. وتنص مقاربة أخرى على تقديم صيغتي تعليمات صغرية مختلفتين كلياً (الشكل 8.15). يحدِّد بت واحد الصيغة المستخدمة منها. ففي إحدى الصيغتين تُستخدم البتات الباقية لتفعيل إشارات التحكم. أما في الصيغة الأخرى، فتفيد بعض البتات في قيادة مجتزأ التحكم في التفريع، وتقدِّم البتات الأخرى العنوان المطلوب.



الشكل 8.15: منطق التحكم في التفريع - صيغة متغيرة

ويكون العنوان التالي، في الصيغة الأولى، هو العنوان التالي تتابعياً أو العنوان المستخلص من سجل التعليمات. في حين يُوصَّف في الصيغة الثانية التفريع الشرطي أو اللاشرطي. تعاني هذه المقاربة من مثلبة استهلاك دورة كاملة لكل تعليمة تفريع صغرية، في حين أن توليد العناوين في بقية المقاربات يحدث كجزء من الدورة ذاتها، مثله كمثل إشارات التحكم وهذا ما يقلص عدد مرات النفاذ إلى ذاكرة التحكم. تتسم المقاربات المذكورة سابقاً بعموميتها، ويؤدي تنجيز إحداها، في أغلب الأحيان، إلى تقنيات مختلفة قليلاً أو إلى مزيج من هذه التقنيات.

#### توليد العناوين Address Generation

لقد عُرضت مشكلة التتالي من وجهة نظر الصيغ والمتطلبات المنطقية العامة. ونعرض هنا هذه المشكلة من وجهة نظر أخرى تتعلق بطريقة حساب أو استنتاج العنوان التالي.

يسرد الجدول 3.15 تقنيات توليد العناوين المتنوعة. يمكن تقسيم تلك التقنيات إلى تقنيات صريحة في التعليمة الصغرية، وتقنيات مضمرة implicit يتطلب توليد العنوان فيها المزيد من المنطق.

لقد عُرضت إلى الآن تقنيات صريحة. ففي مقاربة حقلي العناوين، أُتيح عنوانان في كل تعليمة صغرية. وعند استخدام صيغة حقل عنونة وحيد أو صيغة متغيرة، يمكن تنجيز عدة تعليمات تفريع. تعتمد تعليمة التفريع

## الشرطى على أنواع المعلومات التالية:


الجدول 3.15: تقنيات توليد العناوين في التعليمة الصغرية

التقنيات المضمرة	التقنيات الصريحة
تقابل	حقلا عنونة
إضافة	تفريع غير مشروط
تحکم مترسب residual	تفريع مشروط

- رايات وحدة الحساب والمنطق
- جزء من رماز العملية، أو حقول العنونة في تعليمة الآلة
  - أجزاء من سجل مختار مثل بت الإشارة
    - بتات الحالة في وحدة التحكم

وتُستخدم أيضاً عدة تقنيات مضمرة استخداماً شائعاً. ويُحتاج إلى إحدى هذه التقنيات، وهي التقابل ستجدم أيضاً عدة تقنيات مضمرة استخداماً شائعاً. ويُحتاج إلى إحدى هذه التقنيات، وهي التقابل وعنوان بين جزء من رماز العملية لتعليمة آلة، وعنوان تعليمة صغرية. ويحدث ذلك مرةً واحدة فقط في كل دورة تعليمة.

وهناك تقنية مضمرة شائعة أخرى تتطلب جمع أو إضافة جزأي عنوان لتشكيل عنوان كامل. ولقد اعتُمدت هذه المقاربة في عائلة الحواسيب S/360 [Tuck67]، فاستُخدمت في العديد من النماذج S/360. ونأخذ هنا المعالج IBM 3033 مثالاً على ذلك.



الشكل 9.15: سجل عنوان التحكم في النظام 3033

يتألف سجل عنوان التحكم في المعالج IBM3033 من 13 بتاً، كما هو موضح في (الشكل 9.15). يُميز في ذلك السجل جزآن للعناوين. لا تتغير عادةً العناوين ذات المرتبة العليا (00-07) من دورة تعليمة صغرية إلى أخرى. إذ تُنسخ تلك البتات مباشرةً، عند تنفيذ تعليمة صغرية ما، من حقل ثماني البتات في التعليمة الصغرية (BA) إلى البتات الثمانية العليا في سجل عنوان التحكم. يعرِّف ذلك كتلة مؤلفة من 32 تعليمة صغرية في ذاكرة التحكم. أما البتات الخمسة الباقية في سجل عنوان التحكم فهي تعين عنوان التعليمة الصغرية التالية المراد جلبها. يُحدَّد كل بت منها بحقل ذي 4 بتات (وهناك استثناء واحد يكون فيه هذا الحقل مؤلفاً من 7 بتات) في التعليمة الصغرية الحالية. ويحدّد الحقل شرط وضع البت المقابل على القيمة 1. فمثلاً، قد يأخذ بتُ في سجل عنوان التحكم القيمة 1 أو 0 تبعاً لحدوث حمل في عملية وحدة الحساب والمنطق الأخيرة.

تسمى المقاربة الأخيرة المعروضة في الجدول 3.15 التحكم المترسّب residual control، لأنها تستخدم عنوان تعليمة صغرية مخزناً سابقاً في موقع مؤقت في وحدة التحكم. فعلى سبيل المثال، تُزوَّد بعض مجموعات التعليمات الصغرية بإمكانات مساقات فرعية، ويُستخدم عندئذ سجل داخلي أو مكدس سجلات لتخزين

عناوين العودة. ونعرض فيما يلى مثالاً على ذلك، وهو المعالج LSI-11.

## تتالى التعليمات الصغرية في المعالج LSI-11

يُعّد المعالج LSI-11 نسخة الحاسوب الصغري للحاسوب الرئيس PDP-11، بحيث وضُعت المكونات الأساسية للنظام على بطاقة واحدة. يُنجَّز المعالج LSI-11 باستخدام وحدة تحكم مبرجحة صغرياً [SEBE76].

يستخدم المعالج LSI-11 تعليمات صغرية مرمزة على 22 بت، وذاكرة تحكم سعتها 2K كلمة مرمزة على يستخدم المعالج الكالية التعليمة الصغرية التالية بإحدى الطرق التالية:

- العنوان التالي تتابعياً Next sequential address: بغياب تعليمات أخرى، يُزاد سجل عنوان التحكم في وحدة التحكم بمقدار 1.
- تقابل رماز العملية Opcode mapping: في بداية كل دورة تعليمة، يُحدَّد عنوان التعليمة الصغرية التالية برماز العملية.
  - إمكانات المساقات الفرعية Subroutine facility: وتُشرح لاحقاً.
- اختبار المقاطعات Interrupt testing: تتطلب بعض التعليمات الصغرية اختبار المقاطعات. فإذا حدثت مقاطعة ما، فإن ذلك سيحدّد عنوان التعليمة الصغرية التالية.
  - التفريع Branch: تُستخدم تعليمات صغرية للتفريع الشَرطي واللاشرطي.


يتوفر في هذا الحاسوب إمكانات مساق فرعي بمستوى واحد. ويُكرّس في كل تعليمة صغرية واحد بت واحد لهذه المهمة. فعندما يوضع في البت القيمة 1، يُحمّل سجل عودة، مرمَّز على 11 بت، بمحتويات سجل عنوان التحكم المحدَّدة. تسبِّب تعليمة صغرية لاحقة، وهي تعليمة العودة، تحميل سجل عنوان التحكم بمحتويات سجل العودة.

تُعدّ العودة شكلاً من تعليمات التفريع اللاشرطي. ويسبِّب شكل آخر للتفريع اللاشرطي تحميل سجل عنوان التحكم بمحتويات حقل ذي 11 بت في التعليمة الصغرية. تستخدم تعليمة التفريع الشرطي رماز اختبار ذي 4 بتات ضمن التعليمة الصغرية. ويعين ذلك الرماز رايات وحدة الحساب والمنطق الواجب اختبارها لاتخاذ قرار التفريع. فإذا لم يكن الشرط محققاً، يُنتقى العنوان التالي تتابعياً. وإذا تحقق الشرط، تُحمل البتات الثمانية ذات المرتبة الدنيا في سجل عنوان التحكم، بمحتويات ثمانية بتات من التعليمة الصغرية. وهذا ما يسمح بالتفريع ضمن صفحة ذاكرة طولها 256 كلمة.

يتضمن إذن الحاسوب LSI-11 إمكانات تتالي عناوين فعالة في وحدة التحكم. ويسمح ذلك للمبرمج الصغري بمرونة كبيرة، ويسهِّل مهمة البرجحة الصغرية. ومن جهة أخرى، تتطلب هذه المقاربة المزيد من المنطق في وحدة التحكم، مقارنةً بالمقاربات ذات الإمكانات الأبسط.

# 3.15 تنفيذ التعليمات الصغرية Microinstruction Execution

إن دورة التعليمة الصغرية هي الحدث الأساسي في المعالج المبرمج صغرياً. تتألف كل دورة من جزأين: الحلب والتنفيذ، يجري في الحلب توليد عنوان التعليمة الصغرية، ولقد عُرض ذلك في المقطع السابق. أما هذا المقطع فيتناول تنفيذ التعليمات الصغرية.



الشكل 10.15: تنظيم وحدة التحكم

لنتذكر هنا أن أثر تنفيذ تعليمة صغرية هو توليد إشارات التحكم. تتحكم بعض هذه الإشارات في نقاط داخلية للمعالج. أما الإشارات الباقية فهي تتجه نحو مسرى التحكم الخارجي أو أي واجهة ترابط خارجية أخرى. ويتحدد إذن عنوان التعليمة الصغرية التالية كوظيفة عارضة تؤديها وحدة التحكم.

يقترح الوصف السابق تنظيم وحدة التحكم على النحو المذكور في (الشكل 10.15). ويُعد هذا التنظيم نسخة منقَّحة (للشكل 4.15) وهذا ما سيركز عليه هذا المقطع، يجب أن يكون الآن عمل معظم المتزآت الأساسية في ذلك المخطط واضحاً. يحتوي مجتزأ التتالي المنطقي على المنطق اللازم لأداء الوظائف المناقشة في المقطع السابق. فهو يولِّد عنوان التعليمة الصغرية التالية باستخدام سجل التعليمات ورايات وحدة الحساب والمنطق وسجل عنوان التحكم (لإجراء الزيادة) وسجل صوان التحكم مداخلاً له. يقدِّم المدخل الأخير العنوان الفعلي أو بتات التحكم أو الاثنين معايقاد هذه المنزأ بميقاتية تحدِّد توقيت دورة التعليمة الصغرية.

يولِّد مجتزأ التحكم المنطقي إشارات التحكم كتابع لبعض البتات في التعليمة الصغرية. ولا يخفى أن صيغة التعليمة الصغرية ومحتواها يحدّدان تعقيد مجتزأ التحكم المنطقي.

### تصنيف التعليمات الصغرية A Taxonomy of Microinstructions

يمكن تصنيف التعليمات الصغرية وفق طرق متعددة، نذكر منها ما يشيع استخدامه في الأدبيات، وهي:

- التعليمات الأفقية/ الشاقولية vertical/horizontal.
- التعليمات المحزومة/ غير المحزومة Packed/unpacked.
- البرمجة الصغرية العتادية/ البرمجية Hard/soft microprogramming.
  - الترميز المباشر/ غير المباشر Direct/indirect encoding .

تتعلق كل الطرق السابقة بصيغة التعليمات الصغرية. ولم يُستخدم أي مصطلح من المصطلحات السابقة استخداماً متسقاً ودقيقاً في جميع الأدبيات. ولكن يفيد فحص أزواج الصفات السابقة في إيضاح البدائل الممكنة في تصميم التعليمات الصغرية. ننظر في الفقرات اللاحقة في موضوع التصميم الجوهري، والمتعلق بجميع هذه المميزات، ثم نعرض المفاهيم المرتبطة بكل زوج من المميزات.

يُولِّد كل بت في التعليمة الصغرية، في مقترح ويلكس الأساسي [WILK51]، مباشرةً إشارة تحكم أو بتاً في العنوان التالي. ولقد رأينا في المقطع السابق إمكانية اعتماد مخططات تتالي أعقد، واستخدام عدد بتات أقل في التعليمات الصغرية. يتطلب ذلك مجتزأ تتال منطقي أعقد. ونجد نوعاً مشابحاً للحلول الوسطى هذه في جزء التعليمة الصغرية المتعلق بإشارات التحكم. إذ يمكن، بترميز معلومات التحكم وفكها لاحقاً عند توليد إشارات التحكم، توفير عدد البتات في كلمة التحكم.

كيف يمكن إجراء ذلك الترميز؟ افترض للإجابة على ذلك أن هناك K إشارة تحكم داخلية وخارجية مختلفة، ينبغي على وحدة التحكم قيادتها. ويُكرَّس، وفق مخطط ويلكس، K بت في التعليمة الصغرية لهذا الغرض وهذا ما يسمح بوجود 2K تركيبة مختلفة لإشارات التحكم أثناء أي دورة تعليمة. ويمكن الحصول على حل أفضل بملاحظة عدم استخدام جميع التراكيب الممكنة. نقدِّم فيما يلى بعض الأمثلة على ذلك:

- لا يمكن تفعيل ربط مصدرين بالوجهة ذاتما في آن واحد (أي  $C_8$  و  $C_8$  في الشكل 5.14).
  - لا يمكن لسجل أن يكون مصدراً ووجهة معاً (أي  $C_{12}$  و  $C_{12}$  في الشكل 5.14).
- لا يمكن تقديم أكثر من نمط pattern واحد من إشارات التحكم إلى وحدة الحساب والمنطق في آنٍ واحد.
- لا يمكن تقديم أكثر من نمط واحد من إشارات التحكم إلى مسرى التحكم الخارجي في آن واحد. ولذا، يمكن تحديد جميع تراكيب إشارات التحكم المسموح بها من أجل معالج معين، وهذا ما يجعل عددها  $2^{K}$ .  $2^{K}$ .  $2^{K}$ .  $2^{K}$ .  $2^{K}$ .  $2^{K}$ .  $2^{K}$ . ويكون ذلك الشكل الأقصر للترميز الذي يحافظ على جميع تراكيب إشارات التحكم المسموح بها. وفي الواقع، لا تُستخدم تلك الصيغة من الترميز لسببين:
  - تَصعُب برجحة مخطط ويلكس اللامرّمز بحذافيره. وتُناقش هذه النقطة لاحقاً في هذا الفصل.
    - يتطلب تحقيق ذلك مجتزأ تحكم منطقى معقد، ولذا فهو قد يكون بطيئ.
      - يُستعاض عن ذلك ببعض الحلول الوسطى، وهي نوعان:
    - يُستخدم عدد أكبر تماماً من عدد البتات اللازم لترميز جميع التراكيب الممكنة.
      - يتعذر ترميز بعض التراكيب، التي تكون مسموحة من الناحية المادية.

يؤدي ذلك النوع الأخير من الحلول الوسطى إلى تقليص عدد البتات. نستخدم في نهاية المطاف أكثر من  $\log_2 Q$  بت. سنناقش في الفقرة التالية بعض تقنيات الترميز المحددَّة، في حين يتطرق الجزء الباقى في هذا المقطع

إلى تأثيرات الترميز والطرق المختلفة المستخدمة لوصفه.

ونرى، اعتماداً على ما سبق، أن لجزء إشارات التحكم في صيغة التعليمات الصغرية طيفاً ممتداً. ففي إحدى نهايتي الطيف، يكون لكل إشارة تحكم بت واحد، وفي النهاية الأخرى، تُستخدم صيغة عالية الترميز. يظهر الجدول 4.15 أن المميزات الأخرى لوحدة تحكم مبرجحة صغرياً تقع أيضاً ضمن طيف ذي امتداد يتغير تبعاً لدرجة الترميز المعتمدة.

يبدو الزوج الثاني من المميزات، المذكورة في الجدول، واضحاً إلى حد ما. إذ يتطلب تطبيق مخطط ويلكس بكل حذافيره العدد الأكبر من البتات. ويتضح إذن أن هذه النهاية تمثل المرأى الأشد تفصيلاً للعتاد، إذ تكون كل إشارة تحكم قابلة للتحكم من المبرمج الصغري على نحو إفرادي. ويُجرى الترميز بحيث يتآلف مع الوظائف أو الموارد، وهذا ما يسمح للمبرمج الصغري برؤية المعالج بمستوى أعلى، أقل تفصيلاً. أضف إلى ذلك، إن الترميز يصمم لتسهيل البرجحة الصغرية. ولا تخفى صعوبة الإدراك الكامل لإشارات التحكم وتنظيم استخدامها. وكما ذُكر آنفاً، يفيد الترميز، فيما يفيد، في تجنب استخدام بعض التراكيب غير المسموح بحا.

عرضت الفقرة السابقة تصميم التعليمات الصغرية من وجهة نظر المبرمج الصغري. ولكن يمكن رؤية درجة الترميز اللازمة من حيث تأثيراتها العتادية. ففي حالة الصيغة غير المرمزة على الإطلاق، قد يُعتاج إلى القليل من منطق فك الترميز، وقد لا يُعتاج إليه نهائياً، إذ يرتبط كل بت بإشارة تحكم واحدة. أما عند استخدام المزيد من مخططات الترميز المتراصة والائتلافية، فيُحتاج إلى منطق أعقد فأعقد. ويؤثر ذلك بدوره على الأداء، بسبب الحاجة إلى وقت أكبر لانتشار الإشارات عبر البوابات في مجتزأ التحكم المنطقي الأكثر تعقيداً. ولذا، يتطلب تنفيذ التعليمات الصغرية المرمزة مدة أطول من التعليمات غير المرمزة.

تقع جميع المميزات المذكورة في الجدول 15-4 ضمن طيف من استراتيجيات التصميم. وفي الحالة العامة، عندما يقع تصميم ما إلى يسار الطيف، فهذا يعني أنه يهدف إلى استمثال أداء وحدة التحكم. أما التصميمات الواقعة إلى اليمين، فهي تهتم في استمثال عملية البرمجة الصغرية. وفي الواقعة، تشبه مجموعات التعليمات الصغرية الواقعة قرب النهاية اليمنى للطيف مجموعات تعليمات الآلة إلى حد بعيد. ومثال ذلك تصميم الحاسوب 11-121، المذكور لاحقاً في هذا المقطع. وعندما نهدف إلى تنجيز وحدة تحكم فحسب، يقترب التصميم من نهاية الطيف اليسرى. ويقع الحاسوب 3033 IBM، المذكور آنفاً، ضمن هذا الصنف. تسمح بقية النظم، كما سنرى لاحقاً، لمستخدمين متنوعين بإنشاء برامج صغرية مختلفة باستخدام إمكانات التعليمات الصغرية ذاتها. ومن المحتمل، في مثل هذه الحالات، أن يقع التصميم قرب نهاية الطيف اليمنى.

الجدول 4.15: طيف التعليمات الصغرية

المميزات			
عالية الترميز	تعليمات غير مرمّزة		
بتات قليلة	بتات عديدة		
مرأى متراص للعتاديات	مرأى مفصَّل للعتاديات		
سهلة البرمجة	صعبة البرمجة		
عدم الاستثمار الكامل للتساير	استثمار كامل التساير		
الحاجة إلى منطق معقد	الحاجة إلى قليل من المنطق أو عدم الحاجة إلى ذلك مطلقاً		
تنفيذ بطيء	تنفيذ سريع		
برمجة مستمثلة	أداء مستمثل		

#### المصطلحات

غير محزومة	تعليمات محزومة
شاقولية	تعليمات أفقية
برمجية	برمجة عتادية


يمكن الآن التعامل مع بعض المصطلحات المذكورة آنفاً. يشير الجدول 4.15 إلى ثلاثة أزواج من المصطلحات المتعلقة بطيف التعليمات الصغرية. ويصف جميع هذه الأزواج أساساً الأمر ذاته، ولكن كلاً منها يركز في مميزات تصميم مختلفة.

تتعلق درجة التحزيم Packing بدرجة التطابق بين مهمة تحكم معينة وبتات التعليمة الصغرية المحدّدة. وعندما تصبح البتات محزومة أكثر، فإن العدد المعطى للبتات يحوي المزيد من المعلومات وهكذا فإن التحزيم يفيد ضمنا بالترميز. أما المصطلحات "تعليمات أفقية". "وتعليمات شاقولية" فيتعلقان بالعرض النسبي للتعليمات الصغرية. ويقترح المرجع [SIEW 82] قاعدة تجريبية، تنص على أن للتعليمات الصغرية الشاقولية طولاً يتراوح بين 10 و40 بت أما التعليمات الصغرية الأفقية فلها طول بتراوح بين 40 و100 بت. ويدل المصطلحان "برجحة صغرية عتادية" و"برجحة صغرية برجمية" على مدى الالتصاق بإشارات التحكم وبمخطط العتاديات النسقي. ففي الحالة العامة، تكون البرامج الصغرية العتادية ثابتة ومخزّنة في ذاكرة قراءة فقط. أما البرامج الصغرية البرجمية فهي أقدر على التغيير وفقاً لرغبة المبرمج الصغري.

ويشير زوج المصطلحات الآخر، المذكور في بداية هذه الفقرة، إلى الترميز المباشر وغير المباشر، وهذا ما تعرضه الفقرة التالية.

#### ترميز التعليمات الصغرية Microinstruction Encoding

لا تُصمَّم، عملياً، وحدات التحكم المبرجحة صغرياً باستخدام صيغة تعليمات صغري أفقية كلياً، أي غير مرمزة على الإطلاق. يُستخدم على الأقل نوع من الترميز لتقليص عرض ذاكرة التحكم، ولتبسيط مهمة البرجحة الصغرية. تُوضح التقنية الأساسية للترميز في (الشكل 11.15. أ)، إذ تُنظَّمَ التعليمة الصغرية كمجموعة حقول. يتضمن كل حقل رمازاً يفعِّل إشارة تحكم واحدة أو أكثر عند فك ترميزه.




الشكل 11.15: ترميز التعليمات الصغرية

لنفحص الآن نتائج هذا المخطط النسقي. يُفك، عند تنفيذ تعليمة صغرية ترميز كل حقل وتُولَّد إشارات التحكم. ولذا، يُعدَّد بواسطة N حقل عددٌ من الأفعال الآنية، مقداره N، يفعِّل كلُّ منها إشارة تحكم واحدة أو أكثر. وفي الحالة العامة، ولكن ليس دائماً، نرغب في تصميم الصيغة بحيث لا تُفعَّل أي إشارة تحكم بأكثر من حقل واحد. وتتضح إذن ضرورة توفر إمكانية لتفعيل أي إشارة تحكم بحقل واحد على الأقل.

لنفحص الآن الحقل الإفرادي. يمكن لحقل مؤلف من L بت أن يحوي 2L فك رماز، يُرمّز كل منها ليقابل غطاً معيناً من إشارات التحكم. ولما كان من غير الممكن ظهور أكثر من رماز واحد في الحقل في لحظة ما، هذه الأرمزة تكون ذات استبعاد متبادل mutually exclusive. وتكون لذلك الأفعال التي تولّدها ذات استبعاد متبادل.

يمكن الآن وصف تصميم صيغة التعليمات الصغرية المرمزَّة بكلمات بسيطة:

- ينبغي تنظيم الصيغة بحقول مستقلة، أي يحدِّد كل حقل مجموعة أفعال (أي أشكال نمطية لإشارات التحكم) بحيث يمكن للأفعال المقابلة لحقول مختلفة أن تحدث في آن واحد.
- ينبغي تعريف كل حقل بحيث تكون الأفعال البديلة الممكن تعيينها بذلك الحقل ذات استبعاد متبادل. وبكلمات أخرى، يمكن حدوث فعل واحد فقط من الأفعال المحدَّدة بذاك الحقل في لحظة معينة.



الشكل 12.15: صيغ بديلة للتعليمات الصغرية لآلة بسيطة

يمكن اعتماد إحدى مقاربتين لتنظيم التعليمات الصغرية المرمزة في حقول: مقاربة وظيفية ومقاربة موارد. تعرِّف طريقة الترميز الوظائف في الآلة، وتشير إلى الحقول وفق نوع الوظائف. فمثلاً، إذا كان بالإمكان استخدام مصادر متنوعة لنقل المعطيات إلى المراكم، يمكن عندئذ تخصيص حقل لهذا الغرض، فيعيِّن كل رماز مصدراً مختلفاً. أما ترميز الموارد، فهو ينظر إلى الآلة كمجموعة موارد مستقلة، ويخصّص حقلاً لكل منها (كالدخل/الخرج، الذاكرة، وحدة الحساب والمنطق).

يمكن أن يتسم الترميز بأنه مباشر أو غير مباشر (الشكل 11.15. ب). ففي الترميز غير المباشر، يُستخدم حقل واحد لتحديد تفسير حقل آخر. ونفحص، كمثال على ذلك، وحدة حساب ومنطق قادرة على إجراء 8 عمليات حسابية مختلفة أو 8 عمليات إزاحة مختلفة. يُستخدم حقل ذو بت واحد للدلالة على عملية الإزاحة أو العملية الحسابية، ويشير حقل ذو 3 بتات إلى نوع العملية المنفّذة. تتطلب هذه التقنية عموماً مستويي فك ترميز، وهذا من شأنه زيادة مدة تأخير الانتشار propagation delay.

يعد المثال المذكور في (الشكل 12.15) مثالاً بسيطاً على هذه المفاهيم. فهو يفترض أن لمعالج مراكماً وحيداً وعدة سجلات داخلية، تعدد البرنامج وسجل تخزين مؤقت لدخل وحدة حساب ومنطق. ونجد في (الشكل 12.15. أ). صيغة تعليمات صغرية شاقولية إلى درجة كبيرة. تشير البتات الثلاثة الأولى إلى نوع العملية. أما البتات الثلاثة التالية فهي ترمِّز العملية، وينتقي البتان الأخيران سجلاً داخلياً. يظهر (الشكل 12.15. ب). مقاربة أكثر أفقية، على الرغم من استخدامها الترميز. تظهر في هذه الحالة وظائف متباينة في حقول مختلفة.

## تنفيذ التعليمات الصغرية في المعالج 11 - LSI


يُعّد المعالج SEBE 76] LSI-11] مثالاً جيداً على مقاربة التعليمات الصغرية الشاقولية. ننظر أولاً إلى تنظيم وحدة التحكم، ثم إلى صيغة التعليمات الصغرية.

## تنظيم وحدة التحكم في المعالج LSI-11

إن المعالج LSI-11 هو العضو الأول في عائلة الحواسب PDP-11، المقدَّم تجارياً على أنه معالج وحيد البطاقة single-board processor. تتضمن البطاقة 3 رقاقات من شركة LSI، ومسرى داخلياً يُعرف باسم مسرى التعليمات الصغرية microinstruction bus MIB، وبعض دارات المنطقية الإضافية لواجهة الترابط.

يوضح (الشكل 13.15)، ببساطة، تنظيم المعالج 1-LSI. الرقاقات الثلاثة هي رقاقات المعطيات وتخزين التحكم. تحوي رقاقة المعطيات وحدة حساب ومنطق ذات 8 بتات، و26 سجلاً ذا 8 بتات، ومواقع تخزين لرايات الشروط المتعددة. يُستخدم 16 سجلاً من هذه السجلات في تنجيز السجلات العامة الاستخدام في الحاسوب 11-PDP، وعددها الكلي 8 سجلات، لكل منها 16 بت. أما السجلات الأخرى فتتضمن كلمة حالة البرنامج، وسجل عنوان الذاكرة MAR، وسجل صوان الذاكرة. ولما كانت وحدة الحساب والمنطق تتعامل مع 8 بتات في آن واحد، فإن العمليات الحسابية في الحاسوب 11-PDP، والتي تجري على كلمات ذات 16 بت، تتطلب مرورين عبر وحدة الحساب والمنطق. ويتحكم في ذلك برنامج صغري.

تحوي رقاقة (أو رقاقات) تخزين التحكم ذاكرة تحكم بعرض 22 بت. تحتوي رقاقة التخزين المنطق اللازم لتحقيق التتالي وتنفيذ التعليمات الصغرية. وهي تضم سجل عنوان التحكم وسجل معطيات التحكم ونسخة من سجل تعليمات الآلة.




الشكل 13.15: مخطط صندوقي مبسَّط للمعالج LSI-11

يربط المسرى MIB كافة المكونات معاً. تولّد رقاقة التحكم، أثناء جلب تعليمة صغرية، عنواناً ذا 11 بت، على المسرى MIB. ويجري النفاذ إلى رقاقة التخزين لتوليد تعليمة صغرية ذات 22 بت توضع على المسرى MIB. تتجه البتات ذات المرتبة الدنيا، وعددها 16، نحو رقاقة المعطيات، في حين تتجه البتات ذات المرتبة الدنيا، وعددها 18، نحو رقاقة التحكم. أما البتات الأربعة ذات المرتبة العليا، فهي تتحكم في الوظائف الخاصة البطاقة الحاسوب.

يقدِّم (الشكل 14.15) نظرة مبسطة إلى وحدة التحكم في المعالج 11-LSI، ولكنها أشد تفصيلاً. يهمل الشكل حدود الرقاقات الإفرادية. يُنجّز مخطط تتالي العناوين، المذكور في الفقرة 2.15، بواسطة نسيقتين. ويتحقق التحكم الإجمالي في التتالي بواسطة نسيقة التحكم في تتالي التعليمات الصفرية، والقادرة على زيادة سجل عنوان التعليمات الصغرية وإجراء عمليات تفريع لا شرطية. تُنقَّذ الأشكال الأخرى لحساب العناوين بوساطة صفيفة ترجمة translation array منفصلة؛ وهي دارة تركيبية تولِّد عنواناً بالاعتماد على التعليمة الصغرية وتعليمة الآلة، وعدّاد برنامج التعليمة الصغرية، وسجل المقاطعات.

وتعمل صفيفة الترجمة في الحالات التالية:

- عندما يُستخدم رماز العملية في تحديد بداية المساق الصغري.
- عند فحص بتات أنماط العنونة للتعليمة الصغرية، في الأوقات المناسبة، لإجراء العنونة الملائمة.
  - عند فحص شروط المقاطعات دورياً.
  - عند تقييم تعليمات التفريع الشرطي الصغرية.



الشكل 14.15: تنظيم وحدة التحكم في الحاسوب Lsi-11

## صيغة التعليمات الصغرية في الحاسوب LSI - 11

تُستخدم في المعالج LSI-11 صيغة تعليمات شاقولية إلى أبعد درجة، يبلغ عرض كل منها 22 بتاً. وتشبه مجموعة التعليمات الصغرية مجموعة تعليمات الآلة في الحاسوب PDP-11 شبها كبيراً. ويهدف التصميم هنا إلى استمثال أداء وحدة التحكم باستخدام تعليمات صغرية مبرمجة بسهولة وشاقولية. يُدْرج الجدول 5.15 بعض التعليمات الصغرية للمعالج Lsi-11.

الجدول 5.15: بعض تعليمات الحاسوب Lsi-11 الصفرية

إزاحة كلمة (بايت) يميناً مع حمل (أو بدونه)	العمليات الحسابية
إتمام كلمة (بايت)	جمع كلمة (بايت أو رقم)
العمليات العامة	فحص كلمة (بايت أو رقم)
نقص كملة (بايت)	زیادة کلمة بمقدار 1 (بایت)
قفز	زيادة كلمة بمقدار 2 (بايت)
قفز شرطي	نفي كلمة (بايت)
وضع الرايات على القيمة 1 أو 0	زيادة (انقاص شرطية لبايت
تحميل الجزء الأدنى من السحل	جمع شرطي لكلمة (بايت)
نقص كلمة نقلاً شرطياً (بايت)	طرح كلمة (بايت) مع الحمل
عمليات الدخل/الخرج	طرح كلمة (بايت)
إدخال كلمة (بايت)	مقارنة كلمة (بايت، رقم)

طرح كلمة (بايت) مع الحمل انقاص كلمة (بايت) المنطقية العمليات المنطقية كتابة العمليات المنطقية كتابة المعليات المنطقية عملية مع كلمة (بايت أو رقم) قراءة (كتابة) وزيادة الكلمة بمقدار 1 (بايت) فحص كلمة (بايت) قراءة (كتابة) وزيادة الكلمة بمقدار 2 (بايت) عملية AD مع كلمة (بايت) المنطقية الخراج كلمة (بايت أو كلمة حالة) عملية عملية (بايت) كلمة محو بت (بايت)




الشكل 15.15: صيغة تعليمات المعالج LSI-11 الصغرية.

يبين (الشكل 15.15) صيغة التعليمة الصغرية في المعالج LSI-11، والمرمَّزة على 22بت. تتحكم البتات الأربعة الأعلى في الوظائف الخاصة لبطاقة المعالج. ويسمح بت الترجمة لصفيفة الترجمة بفرض المقاطعات المطلوبة. يُستخدم بت تحميل load سجل العودة في نهاية المساق الفرعي للسماح لعنوان التعليمة الصغرية التالية بأن يُحمَّل من سجل العودة.

تُستخدم البتات المتبقية، وعددها 16، في العمليات الصغرية البالغة الترميز. تشبه الصيغة المذكورة تعليمة الآلة كثيراً، وهي ذات رماز عملية متغير الطول، بعامل واحد أو أكثر.

## تنفيذ التعليمات الصغرية في المعالج 3033 IBM

تبلغ سعة ذاكرة التحكم القياسية في الحاسوب 3033 IBM 4K IBM 3033 كلمة. يحتوي النصف الأول منها (من العنوان 0800 إلى 0807) على 108 تعليمة صغرية، في حين يُستخدم الجزء الباقي (من العنوان 0800 إلى 0FFF) لتخزين تعليمات صغرية مرمزة على 126 بت. يبين (الشكل 16.15) هذه الصيغة. وعلى الرغم من أن تلك الصيغة أفقية إلى حد ما، إلا إنحا تستخدم الترميز استخداماً كبيراً. يلخص الجدول 6.15 الحقول الأساسية في تلك الصيغة.



الشكل 16.15: صيغة التعليمات الصغرية في المعالج 3033

تستخدم وحدة الحساب والمنطق في عملها المداخل القادمة من 4 سجلات مخصصة، غير مرئية للمستخدم، وهي A و B و C. تحتوي صيغة التعليمات الصغرية على حقول لتحديد مصدر تحميل هذه السجلات من السجلات المرئية للمستخدم، وإجراء عملية ما في وحدة الحساب والمنطق، وتخزين النتيجة في أحد السجلات المرئية للمستخدم. كما تحتوي الصيغة أيضاً على حقول لتحميل المعطيات في السجلات والذاكرة وتخزينها. نوقشت آلية التتالى في المعالج 1033 BM في المقطع 2.15.

## 4.15 المعالج 4.15

تُعد بطاقة تطوير البرمجيات SDB TI-8800، المصنّعة من شركة Texas Instruments، بطاقة حاسوب ذات 32 بتاً، قابلة للبرمجة صغرياً. يتضمن النظام مكان تخزين التحكم، وقابلاً للكتابة، منجَّزاً بواسطة ذاكرة نفاذ عشوائي RAM عوضاً عن ذاكرة قراءة فقط ROM، لا يحقق مثل هذا النظام سرعة نظام مبرمج صفرياً يخزن التحكم في ذاكرة قراءة فقط ROM، ولا يوازيه في الكثافة. ولكنه يفيد في تطوير النماذج الأولية وفي الأغراض التعليمية.

الجدول 6.15: حقول التحكم في التعليمات الصغرية للمعالج 3033 IBM حقول التحكم في وحدة الحساب والمنطق

```
(3) AA تحميل السجل A من أحد سجلات المعطيات.
```

- .تعميل السجل B من أحد سجلات المعطيات. AB(3)
- عميل السجل C من أحد مسجلات المعطيات. AC(3)
- . تحميل السجل D من أحد مسجلات المعطيات. AD(3)
- AE (4) تسيير البتات المحددة من السجل A إلى وحدة الحساب والمنطق.
- AF (4) تسيير البتات المحددَّة من السجل B إلى وحدة الحساب والمنطق.
- (5) AG قعديد العملية الحسابية المنفذة على المدخل A في وحدة الحساب والمنطق.
- AH (4) تحديد العملية الحسابية المنفذة على المدخل B في وحدة الحساب والمنطق.
  - .B أو D أو D المرتبط بوحدة الحساب والمنطق من الجانب B تحديد الدخل
    - AK (4) تسيير الخرج الحسابي إلى سجل الإزاحة.
      - AB (1) متفعيل سجل الإزاحة.
    - CC (5) تحديد الوظائف المنطقية ووظائف الحمل.
      - CE (7) تحديد مقدار الإزاحة.
        - .F تحميل السجل CA (3)


#### حقول التفريع والتتالي

- (1) AL إنهاء العملية وإجراء التفريع.
- BA (8) وضع بتات سجل عنوان التحكم ذات المرتبة العليا (00-07) على القيمة 1.
- BB (4) تحديد الشرط اللازم لوضع البت 8 في سجل عنوان التحكم على القيمة 1.
- BC (4) تحديد الشرط اللازم لوضع القيمة 1 في البت 9 من سجل عنوان التحكم.
- BD (4) تحديد الشرط اللازم لوضع القيمة 1 في البت 10 من سجل عنوان التحكم.
- BE (4) تحديد الشرط اللازم لوضع القيمة 1 في البت 11 من سجل عنوان التحكم.
- BF (4) تحديد الشرط اللازم لوضع القيمة 1 في البت 12 من سجل عنوان التحكم.

يتألف النظام SDB Ti800 من المكونات التالية (الشكل 17.15):

- ذاكرة البرنامج الصغري.
- وحدة التتالى الصغرية.
- وحدة الحساب والمنطق ذات سجلات 32 بت.
  - معالج عائم الفاصلة، ومعالج أعداد صحيحة.
    - ذاكرة معطيات محلية.

يربط مسريان المكونات الداخلية للنظام. يقدِّم المسرى DA المعطيات الصادرة من حقل معطيات التعليمات الصغرية إلى وحدة الحساب المنطق، أو معالج الأعداد العائمة الفاصلة أو وحدة التتالي الصغرية. وفي الحالة الأخيرة، تتألف المعطيات من عنوان يُستخدم في تعليمة التفريع. يمكن استخدام المسرى أيضاً لنقل معطيات وحدة الحساب والمنطق، أو وحدة التتالي الصغرية إلى بقية المكونات. يربط مسرى النظام Y وحدة الحساب والمنطق ومعالج الأعداد العائمة الفاصلة بالذاكرة المحلية والمتزات الخارجية عبر واجهة الحاسوب الشخصي PC. يمكن تلبيق البطاقة في حاسوب شخصي مضيف، متوافق مع الحواسيب IBM، ويُعدّ الحاسوب المضيف المنصة الملائمة لتجميع البرنامج الصغري وتنقيحه.



الشكل 17.5: المخطط الصندوقي للنظام TI8800.

## صيغة التعليمات الصغرية Microinstruction Format

تتضمن صيغة التعليمات الصغرية للبطاقة SDB-TI 8800 عدداً من البتات مقداره 128 بت، وهي موزَّعة على 30 حقلاً وظيفياً كما هو مبين في الجدول 7.15. يحوي كل حقل بتاً واحداً أو أكثر، وتُجمع البتات في خمس فئات أساسية:

- تحكم في البطاقة
- رقاقة معالج الأعداد الصحيحة والأعداد العائمة الفاصلة (8847)

الجدول 7.15: صيغة التعليمات الصغرية للنظام 7.15

الوصف	عدد البتات	رقم الحقل
التحكم في البطاقة		
انتقاء دخل راية الشرط	5	1
تفعيل/ إلغاء تفعيل إشارة طلب الدخل/الخرج	1	2
تفعيل/ إلغاء تفعيل عمليات قراءة/كتابة ذاكرة المعطيات المحلية	2	3
تحميل الحالة/ عدم تحميل الحالة	1	4
تحديد وحدة قيادة المسرى Y	2	5
تحديد وحدة قيادة المسرى DA	2	6
رقاقة معالجة الأعداد الصحيحة والعائمة الفاصلة 8847		

انتقاء البتات الأكثر دلالة أو الأقل دلالة للمسرى Y	1	8
مصدر معطيات السجل C: وحدة الحساب والمنطق/ المضمّم	1	9
انتقاء النمط IEEE أو FAST لوحدة الحساب والمنطق والمضمّم	4	10
انتقاء مصادر عوامل المعطيات: السجلات RA أو RB أو P أو السجل 5 أو C	8	11
التحكم في السجل RB: إرسال ميقاتية/ عدم إرسالها	1	12
التحكم في السجل RA: إرسال ميقاتية/عدم إرسالها	1	13
تأكيد مصدر المعطيات	2	14
تأهيل/إلغاء تأهيل سجلات التوارد	2	15
وظيفة وحدة الحساب والمنطق 8847	11	16
وحدة الحساب والمنطق		
تفعيل إخراج المعطيات/ إلغاء التفعيل إلى السجل المنتقى: النصف الأكثر دلالة أو الأقل دلالة	2	17
انتقاء مصدر معطيات ملف السجلات: المسرى DA أ DB أو خرج المضمّم ALU-Y 🛮 🖟	2	18
مسرى النظام Y		
مغيّر تعليمة الإزاحة	3	19
إجبار/ عدم إجبار الحمل في الدخل	1	20
تحديد نمط تشكيل وحدة الحساب والمنطق: 8 أو 16 أو 32	2	21
تحديد مدخل المضمِّم 5: ملف السجلات، المسرى DB، السجل HQ	2	22
انتقاء مدخل المضمِّم R: ملف السجلات، المسرى DA	1	23
انتقاء السحل في الملف C للكتابة.	6	24
انتقاء السحل في الملف B للقراءة	6	25
انتقاء السجل في الملف A للكتابة.	6	26
وظيفة وحدة الحساب والمنطق.	8	27
حقل التتالى الصغرية 8818		
إشارة دخل التحكم إلى الرقاقة 8818	12	28
حقل المعطيات لذاكرة التخزين القابلة للكتابة WCS		
البتات الأكثر دلالة في حقل المعطيات WCS	16	29
البتات الأقل دلالة في حقل المعطيات WCS	16	30

- وحدة الحساب والمنطق ذات السجلات (8832)
  - وحدة التتالى الصغرية (8812)
  - حقل المعطيات لتخزين قابل للكتابة WCS.

يُربط حقل بالمعطيات التخزين القابل للكتابة WCS، وطوله 32 بت، بالمسرى DA الذي يقدم المعطيات إلى وحدة الحساب والمنطق ومعالج الأعداد العائمة الفاصلة ووحدة التتالي الصفرية، كما هو مبين في (الشكل 17.15).

أما البتات الأخرى في التعليمة الصغرية، وعددها 96 بت (الحقول من 1 إلى 27)، فهي إشارات تحكم تُربط مباشرةً بالنسيقة المناسبة. ولم تُظهرَ الروابط الأخرى على (الشكل 17.15) حفاظاً على بساطته. تتعلق الحقول الستة الأولى بالعمليات المرتبطة بالتحكم في البطاقة، ولا تتعلق بالتحكم في المكوّنات إفرادياً. تتضمن عمليات التحكم ما يلى:

• انتقاء رايات الشروط للتحكم في وحدة التتالي. يشير البت الأول في الحقل 1 إلى القيمة المراد وضعها في

- راية الشرط (القيمة 0 أو 1)، وتشير البتات الأربعة الباقية إلى الراية الواجب وضعها على الواحد.
  - إرسال طلب دخل/خرج إلى الحاسوب PC/AT.
  - تفعيل عمليات القراءة/الكتابة في ذاكرة المعطيات المحلية.
- تحديد الواحدة التي تقود مسرى النظام Y وينتقى أحد المكونات الأربعة المرتبطة بالمسرى (الشكل 17.15). أما البتات الأخيرة، وعددها 32 بت، فهي تحوي المعلومات الخاصة بتعليمة صغرية معينة.

تُناقَش الحقول الباقية في التعليمة الصغرية مناقشة أفضل عند عرض التجهيزة التي تتحكم بما تحلل الحقول. نناقش في بقية هذا المقطع وحدة التتالي الصغرية ووحدة الحساب والمنطق ذات السجلات، ونتخطى وحدة معالجة الأعداد العائمة الفاصلة، لأنها لا تزوِّدنا بمفاهيم جديدة.

#### وحدة التتالى Microsequencer

إن الوظيفة الأساسية لهذه الوحدة هي توليد عنوان التعليمة الصغرية التالية للبرنامج الصفري. يُقدَّم هذا العنوان المرمز على 15 بت إلى ذاكرة البرنامج الصغرية (الشكل 17.15).

يمكن انتقاء العنوان التالي من أحد المصادر الخمسة:

- 1. سجل عداد البرنامج الصغري (MPC)، المستخدم لتكرار التعليمات (إعادة استخدام العنوان ذاته) والاستمرار في تنفيذ التعليمات (زيادة العنوان بمقدار 1).
  - 2. المكدس، الذي يقبل استدعاءات المساق الفرعى الصغري، والحلقات التكرارية والعودة من المقاطعات.
- 3. المنفذان DRA و DRA، اللذان يشكّلان ممرين إضافيين من العتاد الخارجي الذي يمكن أن يولد عناوين البرامج الصفرية. يُربط هذان المنفذان إلى النصف الأعلى (16 بت) والأدنى من المسرى DA على الترتيب. ويسمح ذلك لوحدة التتالي الصغرية بالحصول على عنوان التعليمة التالية من حقل معطيات التخزين القابل الكتابة WCS في التعليمة الصغرية الراهنة، أو من النتيجة المحسوبة في وحدة الحساب والمنطق ALU.
  - 4. عدادا السجلات RCA وRCB الممكن استخدامهما كمكان تخزين إضافي للعنوان.
    - مدخل خارجي على المنفذ Y الثنائي الاتجاه، لدعم المقاطعات الخارجية.

يُعّد (الشكل 18.15) مخططاً صندوقياً منطقياً للرقاقة 8818ويتألف هذا العنصر من الموعات الوظيفية الأساسية التالية:

- عداد برنامج صغري ذو 16 بت (MPC) يضم سجلاً ودارة زيادة.
- عدادا سجلات RCA و RCB لعد الحلقات وتخزين عناوين التفريع، أو قيادة التجهيزات الخارجية.
- مكدس سعته 65 كلمة عرض كل منها 16 بت، يسمح باستدعاءات المساقات الفرعية في البرنامج الصغري بالمقاطعات.
  - سجل عودة من المقاطعات، وتفعيل الخرج Y لمعالجة المقاطعات على مستوى التعليمات الصغرية.
- مضممِّ الخرج Y، يمكن بواسطته انتقاء العنوان التالي من السحلات RCB, RCA, MPC ومَنفْذي المسريين الخارجيين DRB وDRB والمكدس.

#### السجلات/العدادات Registers/Counters

يمكن تحميل السجلين RCA وRCB من المسرى DA بواسطة التعليمة الصغرية الحالية، أو حرج وحدة الحساب والمنطق. يمكن استخدام تلك القيم عدادات للتحكم في انسياب التنفيذ، ويمكن إنقاصها آلياً عند النفاذ إليها. كما يمكن استخدام تلك القيم عناوين تعليمات صغرية تُقدّم إلى مضمِّم الخرج Y. ومن الممكن التحكم في السجلين على نحو مستقل أثناء دورة التعليمة الصغرية الوحيدة، ويُستثنى من ذلك الإنقاص الآني للسجلين معاً.

#### المكدس Stack


يسمح المكدس بعدة مستويات من الاستدعاءات المتداخلة أو المقاطعات، ويمكن استخدامه لدعم التفريع والحلقات. وليبقَ ماثلاً في الأذهان أن هذه العملية تشير إلى وحدة التحكم فقط، ولا تشير إلى المعالج الإجمالي، وأن العناوين المستخدمة هي عناوين التعليمات الصغرية المخزَّنة في ذاكرة التحكم.

يمكن إجراء 6 عمليات مختلفة في المكدس:

- 1. المحو، الذي يضع مؤشر المكدس إلى القيمة 0، والذي يؤدي إلى إفراغ المكدس.
  - 2. النزع pop، والذي ينقص مؤشر المكدس.
- 3. الدفع push، والذي يخزّن محتويات السجل MPC، وسجل العودة من المقاطعة، أو منفذ المسرى DRA في المكدس، ويزيد مؤشر المكدس.
  - 4. القراءة، والتي تجعل العنوان الذي يشير إليه مؤشر القراءة متاحاً عند مضمِّم الخرج Y.
    - 5. المسك Hold، ويسبّب الحفاظ على عنوان مؤشر المكدس دون تغيير.
- 6. تحميل مؤشر المكدس، ويؤدي إلى إدخال البتات الأقل دلالة (وعددها 7) في المسرى DRA، إلى مؤشر المكدس.

## التحكم في وحدة التتالي الصغرية Control of Microsequencsr

يتحكم في وحدة التتالي الصغرية، أساساً، حقل ذو 12 بت في التعليمة الصغرية الحالية، وهو الحقل 28 في الجدول 7.15. يتألف هذا الحقل من الحقول الفرعية التالية:



الشكل 18.15: وحدة التتالى الصغرية في النظام 71-8800

- الحقل OSEL بت): انتقاء الخرج، ويحدد القيمة التي ستوضع في خرج المصممِّ لتغذية المسرى DRA (المبيّن في الزاوية اليسرى العليا في الشكل 18.15). يُنتقى الخرج لربطه بالمكدس أو بالسجل RCA. ويفيد عندئذ المسرى DRA كدخل إلى مضمِّم الخرج Y أو السجل RCA.
- الحقل SELDR (1 بت): انتقاء المسرى DR. إذا كانت قيمة هذا الحقل 1، ينتقى المسرى DRA ربطه الخارجي كدخل للمسريين DRB, DRA. وإذا كانت قيمته معدومة، فهو يُنتقي خرج المضمم DRA لربطه بالمسرى DRA (والذي يتحكم فيه الحقل PSEL) ولربط محتويات السجل RCB بالمسرى DRB.
- الحقل ZEROIN (1 بت): ويُستخدم للدلالة على التفريع الشرطي. يعتمد عندئذ سلوك وحدة التتالي الصغرية على الشرط المنتقى في الحقل 1 في الجدول 7.15.
- الحقل RC2-RC0 (3 بتات): وهي بتات تحكم في السجلات، إذ تحدِّد التغير في محتويات السجلين RCA و RCB. ويمكن أن تبقى قيمة أي سجل كما هي، أو تُنقص تلك القيمة، أو تُحمَّل من المسريين DRB .DRA.

- الحقل  $S_2$ - $S_0$  (3 بتات): وهي بتات تحكم في المكدس؛ إذ تحدِّد عملية المكدس الواجب تنفيذها.
- الحقل MUX0 MUX0 (3 بتات): وهي بتات تحكم في الخرج. تتحكم هذه البتات، عند استخدامها مع رايات الشروط، في مضمِّم الخرج Y، وهي تتحكم إذن في عنوان التعليمة الصغرية. يستطيع المضمِّم انتقاء خرجه من المكدس أو من السجلات DRA. DRA.

يمكن للمبرمج وضع هذه البتات إفرادياً على الواحد، ولكن لا تجري العملية على هذا النحو عادة، إذ يسرد يستخدم المبرمج بدلاً من ذلك رموزاً تذكرية mnemonics تكافئ الأشكال النمطية للبتات المطلوبة. يسرد الجدول 8.15 الرموز التذكرية اللازمة للحقل 28، وعددها 15. يحوّل مجمّع البرنامج الصغري تلك الرموز إلى الأشكال النمطية للبتات.

وعلى سبيل المثال، تؤدي التعليمة INC88181 إلى انتقاء التعليمة الصغرية التالية في التتالي إذا كان الشرط المنتقى حالياً محققاً. ونجد من الجدول 8.15 ما يلي:

INC 88181 = 0000 0011 1110

والتي يفك ترميزها مباشرة على النحو التالي:

- الحقل OSEL : وينتقي ذلك السجل RCA كخرج لمضمّم الخرج DRA. وفي هذه الحالة، لا فائدة من هذا الانتقاء.
  - الحقل SELDR = 0: وكما ذكر سابقاً، لا علاقة لذلك في هذه التعليمة.
  - الحقل ZEROIN = 0: والذي يشير، عند ضمّه إلى قيمة المضمَّم، إلى عدم إجراء أي تفريع.
    - الحقل  $R = 0 \ 0 \ 0$ : وهو يحافظ على القيمة الحالية للسجلين RA و RC.
- الحقل MUX = 110: ويختار السجل MPC عندما يتحقق الشرط، ويختار السجل DRA عند عدم تحققه.

## وحدة الحساب والمنطق ذات السجلات Registered ALU

إن الرقاقة 8832 هي وحدة حساب ومنطق ذات 64 سجل، يمكن تشكيلها بحيث تعمل كأربع وحدات حساب ومنطق ذات 8 بتات، أو كوحدة حساب ومنطق ذات 16 بت، أو كوحدة حساب ومنطق ذات 20 بت. يتحكم في الرقاقة 8832 عدد من البتات، وقدره 39، تمثل الحقول من 17 إلى 27 في التعليمة الصغرية (الجدول 7.15). تُقدَّم هذه البتات إلى وحدة الحساب والمنطق كإشارات تحكم. إضافة إلى ذلك، وكما هو مبين في (الشكل 17.15)، للرقاقة 8832 ارتباطات خارجية بالمسرى DA، وله 32 بت، ومسرى النظام ٧، وله مبين في (الشكل 17.15)، للرقاقة 2832 ارتباطات خارجية بالمسرى DA كمعطيات دخل إلى ملف السجلات، والذي يضم 64 سجلاً، وإلى النسيقة المنطقية للكل 21. في آن واحد. وتُخرَج نتائج عمليات الإزاحة ووحدة الحساب والمنطق إلى المسرى DA أو مسرى النظام ٧. وبمكن تعذية النتائج خلفياً إلى ملف السجلات الداخلى.

تسمح منافذ العناوين، وهي ذات 6 بتات، بتنفيذ عملية جلب ذات عاملين، وعملية كتابة في ملف السجلات في آن واحد. ويمكن تشكيل السجل MQ وسجل الإزاحة MQ أيضاً ليعملا على نحو مستقل بغية تنجيز عمليات إزاحة على 8 بتات، أو 16بت، أو 22 بت.

تتحكم الحقول من 17 إلى 26 من كل تعليمة صغرية في طريقة انسياب المعطيات في الرقاقة 8832 وفي

انسيابها بين الرقاقة والوسط الخارجي. وهذه الحقول هي:

17. تفعيل القراءة Write enable: يعين هذان البتان عملية كتابة لكلمة ذات 32بت، أو كتابة البتات الست عشرة الأكثر دلالة، أو البتات الست عشرة الأقل دلالة، أو عدم الكتابة في ملف السجلات. يُعرَّف ملف الوجهة بالحقل 24.

الجدول 8.15 بتات التعليمات الصغرية في وحدة تتالى النظام 71-8800 الجدول

الوصف	القيمة	الرمز التذكري
تعليمة الاستبداء	00000000110	RST8818
تفريع إلى تعليمة DRA	011000111000	BRA88181
تفريع إلى تعليمة DRA	010000111110	BRA88180
تعليمة متابعة	000000111110	INC88181
تعليمة متابعة	001000001000	INC88180
قفز إلى المساق الفرعي في العنوان المحدَّد بالسحل DRA	010000110000	CAL88181
قفز إلى المساق الفرعي في العنوان المحدد بالسحل DRA	010000101110	CAL88180
العودة من المساق الفرعي	000000011010	RET8818
دفع عنوان العودة من المقاطعة إلى المكدس	000000110111	PUSH8818
عودة من المقاطعة	100000010000	POP8818
تحميل العداد DRA من المسرى DA	000010111110	LOADDRA
تحميل العداد DRB من المسرى DA	000110111110	LOADDRB
تحميل العداد DRB/DRA	000110111100	LOADDRA
		В
انقاص العداد DRA والتفريع إذا كانت قيمته غير معدومة	010001111100	DECRDRA
انقاص العداد DRB والتفريع إذا كانت قيمته غير معدومة	010101111100	DECRDRB

- 18. انتقاء مصدر معطيات ملف السجلات Select register file data source: إذا وحبت الكتابة في ملف السجلات، يعين هذان البتان المصدر: المسرى DA أو المسرى DB، أو خرج الوحدة ALU، أو مسرى النظام Y.
- 19. مغيِّر تعليمة الإزاحة Shift instruction modifier: يعيِّن الخيارات المتعلقة بتقديم بتات ملء النهاية، وقراءة البتات المزاحة أثناء تعليمات الإزاحة.
- 20. حمل الدخل Carry in: يشير هذا البت إلى استخدام بتٍ كحمل دخل في عملية تُنفَّذ في وحدة الحساب والمنطق.
- 21. نمط تشكيل الوحدة ALU configuration ALU: يمكن تشكيل الرقاقة 8832 للعمل كوحدة ALU ذات ALU ذات المحال كوحدة ALU ذات المحال كوحدتين لكل منهما 16بت، أو كأربع وحدات ALU ذات الابتاد.
- 22. المدخل input S يزود مضمّمان داخليان مداخل المنظقي ALU، ويشار إليهما بالمضمّم R و S. ينتقي هذا الحقل الدخل المرتبط بالمضمّم S من الخيارات التالية: ملف السجلات، المسرى DB، السجل MQ. ويُعرّف سجل المصدر بالحقل 25.
  - 23. المدخل R input R: ينتقي الدخل المرتبط بالمضمِّم R: وهو إما ملف السجلات أو المسرى DA.
- 24. سجل الوجهة Destination register: عنوان السجل في ملف السجلات الواجب استخدامه عامل

#### وجهة.

- 25. سجل المصدر Source register: عنوان السجل في ملف السجلات الواجب استخدامه عامل مصدر، ويقدمه المضمِّم S.
- 26. سجل المصدر Source register: عنوان السجل في ملف السجلات الواجب استخدامه عامل مصدر، ويقدمه المضمِّم R.

ويعين أخيراً الحقل 27، وله 8 بتات، الوظيفة الحسابية أو المنطقية الواجب إجراؤها في وحدة الحساب والمنطق. يسرد الجدول 9.15 العمليات المختلفة الممكن تنفيذها.

الجدول 9.15: حقل التعليمات الخاص بوحدة الحساب والمنطق ذات السجلات في الرقاقة TI-8800 (الحقل 27)

وعة 1	المجمو	الوظيفة
ADD	H#01	R + S + Cn
SUBR	H#02	(NOT R) + S + Cn
SUBS	H#03	R = (NOT S) + Cn
INSC	H#04	S + Cn
INSCNS	H#05	(NOT S) + Cn
INCR	H#06	R + Cn
INCNR	H#07	(NOT R) + Cn
XOR	H#09	R XOR S
AND	H#0A	R AND S
OR	H#0B	R OR S
NAND	H#0C	R NAND S
HOR	H#0D	R NOR S
ANDNR	H#0E	(NOT R) AND S
وعة 2	المجمو	الوظيفة
SRA	H#00	إزاحة حسابية إلى اليمين أحادية الدقة
SRAD	H#10	إزاحة حسابية إلى اليمين مضاعفة الدقة
SRL	H#20	إزاحة منطقية إلى اليسار أحادية الدقة
SRLD	H#30	إزاحة منطقية إلى اليسار مضاعفة الدقة
SLA	H#40	إزاحة حسابية إلى اليسار أحادية الدقة
SLAD	H#50	إزاحة حسابية إلى اليسار مضاعفة الدقة
SLC	H#60	إزاحة دائرية إلى اليسار أحادية الدقة
SLCD	H#70	إزاحة دائرية إلى اليسار مضاعفة الدقة
SRC	H#80	إزاحة دائرية إلى اليمين أحادية الدقة
SRCD	H#90	إزاحة دائرية إلى اليمين مضاعفة الدقة
MQSRA	H#A0	إزاحة السجل MQ إزاحة حسابية إلى اليمين
MQSRL	H#B0	إزاحة السجل MQ إزاحة منطقية إلى اليمين
MQSLL	H#C0	إزاحة السجل MQ إزاحة منطقية إلى اليسار
MQSLC	H#D0	إزاحة السجل MQ إزاحة دائرية إلى اليسار
LOADMQ	H#E0	MQ تحميل السحل

PASS	H#F0	تمرير ALU إلى Y (بدون إزاحة)
وعة 3	المجمو	الوظيفة
SET1	H#08	وضع القيمة 1 في البت 1
Set0	H#18	وضع القيمة 1 في البت 0
TB1	H#28	اختبار البت 1
TB0	H#38	اختبار البت 0
ABS	H#48	القيمة المطلقة
SMTC	H#58	الاتمام إلى اثنين/ مقدار وإشارة
ADDI	H#68	إضافة قيمة فورية
SUBI	H#78	طرح قيمة فورية
BADD	H#88	جمع بایت فی R إلى S
BSUBS	H#98	طرح بایت فی S من R
BSUBR	H#A8	طرح بایت فی R من S
BINCS	H#B8	زيادة البايت S بمقدار 1
BINCNS	H#C8	زيادة البايت السالب S بمقدار 1
BXOR	H#D8	عملية XOR بين R و S
BAND	H#E8	عملية ANDبين R و S
BOR	H#F8	عملية OR بين R و S
وعة 4	المجمو	الوظيفة
CRC	H#00	مراكمة محرف الفائض الدوّار
SEL	H#10	انتقاء S أو R
SNORM	H#20	تسوية إلى الطول الأحادي
DNORM	H#30	تسوية إلى الطول المضاعف
DIVRE	H#40	إصلاح باقي القسمة
SDIVQF	H#50	اصلاح ناتج القسمة ذي الإشارة
SMULI	H#60	تكرار الضرب ذي الإشارة
SMULT	H#70	إنهاء الضرب ذي الإشارة
SDIVIN	H#80	استهلال القسمة ذات الإشارة
SDIVIS	H#90	البدء بالقسمة ذات الإشارة
SDIVI	H#A0	تكرار القسمة ذات الإشارة
UDIVIS	H#B0	البدء بالقسمة بلا إشارة
UDIVI	H#C0	تكرار القسمة بلا إشارة
UMULI	H#D0	تكرار الضرب بلا إشارة
SDIVIT	H#E0	إنحاء الضرب بلا إشارة
UDIVIT	H#F0	إنحاء القسمة بلا إشارة
وعة 5	المجمو	الوظيفة
LOADFF	H#0F	تحميل قلابات القسمة/الأعداد BCD
CLR	H#1F	المحو
DUMPFF	H#5F	إخراج فلابات القسمة/الأعداد BCD
•	•	

BCDBIN	H#7F	تحويل من BCD إلى اثناني
EC3BC	H#8F	تصحيح البايت Excess-3
EX3C	H#9F	تصحيح الكلمة Excess-3
SDIVO	H#AF	احتبار فيض القسمة ذات الإشارة
BINEX3	H#DF	تحويل اثناني إلى Excess
NOP32	H#FF	بلا عمل

نأخذ مثلاً على الترميز المستخدم لتوصيف الحقول من 17 إلى 27 تعليمة جمع محتويات السجل 1 إلى السجل 2، ووضع النتيجة في السجل 3. إن التعليمة الرمزية هي:

CONT11 [17], WELH, SELRYFY MX, [24],

R3, R2, R1, PASS + ADD

سيترجم ا مِّع ذلك إلى قيمة مناسبة للبتات. ويمكن وصف المكوّنات الإفرادية للتعليمة على النحو الآتي:

- CONT11: وهي تعليمة اللاعمل الأساسية (NOP).
- يأخذ الحقل 17 القيمة WELH (تفعيل الكتابة الدنيا والعليا بحيث يمكن كتابة سجل ذي 32 بت.
  - يأخذ الحقل 18 القيمة SELRFYMX لانتقاء التغذية الراجعة من خرج المضمِّم ALU-Y.
    - يأخذ الحقل 24 القيمة R3 كسجل وجهة.
    - يأخذ الحقل 25 القيمة R2 كأحد سجلات المصدر.
    - يأخذ الحقل 26 القيمة r1 كأحد سجلات المصدر.
- يتغير الحقل 27 ليحدد العملية ADD كوظيفة لوحدة الحساب والمنطق، ويأخذ سجل الإزاحة في الوحدة ALU القيمة PASS، لهذا لا يزاح خرج الوحدة ALU في سجل الإزاحة.

يمكن الإشارة إلى عدة نقاط تتعلق بالتدوين الرمزي. ليس ضرورياً تحديد رقم الحقل من أجل الحقول المتتابعة، أي إن التعليمة: CONT11[17], WELH, [18], SELRFYMX

يمكن كتابتها كما يلي:

#### CONT11 [17], WELH, SELRFYMX

لأن القيمة SELRFYMX تقع في الحقل 18.

يجب استخدام تعليمات وحدة الحساب والمنطق، المذكورة في الله موعة 1 في الجدول 9.15، إلى جانب تعليمات الموعة 2. ولا ينبغي استخدام تعليمات الوحدة ALUفي المستخدام تعليمات الوحدة المحتام الموعة 2.

# 5.15 تطبيقات البرمجة الصغرية Applications of Microprogramming

لقد أصبحت تطبيقات البرمجة الصغرية، منذ ظهورها، ولا سيما منذ نهاية الستينيات، شائعة وشديدة التنوع. فقد كانت معظم الاستخدامات الحديثة، إن لم نقل جميعها، ظاهرة للعيان منذ عام 1971 [FLYN71]. وتناقش دراسات مسح لاحقة مجموعة التطبيقات ذاتها (مثل المرجع [RAU80]). تتضمن مجموعة التطبيقات الراهنة للبرمجة الصغرية ما يلى:

• تنجيز الحواسيب

- التقليد Emulation
- دعم نظم التشغيل
- إنجاز بعض التجهيزات الخاصة الاستخدام
  - دعم اللغات العالية المستوى
    - التشخيص الصغري
  - تطبيقات يخصصها المستخدم.

لقد كُرِّس هذا الفصل لمناقشة إنجاز الحواسيب، إذ تقدِّم مقاربة البرجحة الصغرية تقنية منهجية لتنجيز وحدة التحكم. وهناك تقنية تتعلق بذلك، وهي التقليد [MALL75]. ويشير التقليد إلى استخدام برنامج صغري على آلة معينة لتنفيذ برامج مكتوبة أصلاً لآلة أخرى. وتفيد التقليد أساساً في مساعدة المستخدمين على الانتقال من حاسوب إلى آخر ويقوم بذلك غالباً المصنّعون لتسهيل انتقال مستخدمي الحواسيب القديمة إلى حواسيب أحدث، للحيلولة دون انتقالهم إلى مصنّع منافس. ويُدهش المستخدمون في أغلب الأحيان عند اكتشاف العمر المديد لهذه الأدوات. فلقد لاحظ أحد المستخدمين [MALL83] أن بالإمكان أن نجد، حتى العام 1983 حواسيب من طراز 5/370 IBM تقلد الحاسوب 1401 الذي استعيض عنه منذ أكثر من عقد ونصف.

وهناك استخدام آخر مفيد للبرمجة الصغرية يقع في حقل دعم نظم التشغيل. إذ يمكن استخدام البرامج الصغرية لتنجيز البدئيات priimitives التي تحل محل أجزاء مهمة من برمجيات نظام التشغيل. وتسهّل هذه التقنية مهمة تنجيز نظام التشغيل وتحسّن أداءه.

تفيد البرجحة الصغرية كوسيلة لتنجيز التجهيزات ذات الاستخدام الخاص عصيفة كوسيلة لتنجيز التجهيزات ذات الاستخدام الخاص البطاقة معالجها الخاص الممكن تضمينها في حاسوب مضيف. ومثال ذلك بطاقة نقل المعطيات. تضم تلك البطاقة معالجها الخاص بحا. ولما كانت تلك البطاقة خاصة الاستخدام، فمن المفيد تنجيز جزء من وظائفها في البرجميات الراسخة بدلاً من تنجيزها في برجميات عادية، بغية تحسين أدائها.

يُعد دعم لغات البرمجة العالية المستوى مجالاً آخر لتطبيق تقنيات البرمجة الصغرية. إذ يمكن تنجيز العديد من الوظائف وأنواع المعطيات مباشرة في البرمجيات الراسخة. وينتج من ذلك سهولة تصريف البرنامج لتحويله إلى لغة الآلة. وفي الواقع، تُبنى لغة الآلة لملاءمة متطلبات اللغات العالية المستوى (مثل الفورتران والكوبول والآداء).

كما يمكن استخدام البرمجة الصغرية لدعم مراقبة أخطاء النظام واكتشافها وعزلها وتصحيحها، ويُعرف ذلك باسم التشخيص الصغري microdiagnostics. وهو يفيد في تعزيز إمكانات صيانة النظام على نحو ملحوظ. وتسمح هذه المقاربة للنظام بإعادة تشكيل ذاته عند اكتشاف عطل ما. فمثلاً، عندما يتعطل ضارب مرتفع السرعة، يمكن لضارب مبرمج صغرياً أن يحل مكانه.

وهناك فئة عامة من التطبيقات التي يخصصها المستخدم user tailoring. تُبنى بعض الآلات باستخدام مكان تخزين قابل للكتابة writable control store (أي ذاكرة تحكم منجزَّة بالذاكرة RAM بدلاً من (ROM)، وهي تسمح للمستخدم بكتابة البرامج الصغرية. وتُستخدم عموماً مجموعة تعليمات صغرية شاقولية إلى حد بعيد وسهلة الاستخدام. ويتيح ذلك للمستخدم تخصيص تلك الآلة وفق التطبيق المطلوب.

## 6.15 قراءات ينصح بها Recommended Reading

هناك عدد من الكتب المكرَّسة للبرمجة الصغرية، وقد يكون أسهلها فهماً المرجع [LYNC93]. ويقدَّم المرجع [SEGE91]. ويقدَّم المرجع أساسيات البرمجة الصغرية وتصميم النظم المبرمجة صغرياً، وذلك بتصميم معالج بسيط ذي 16 بت خطوة فخطوة. يقدم المرجع [CART96] أيضاً المفاهيم الأساسية باستخدام آلة بسيطة.

ويقدم المرجعان [PARK89] و [TI90] وصفاً مفصلاً لبطاقة تطوير البرجحيات RI-8800.

#### المراجع

CART96 Carter, J. Microprocessor Architecture and Microprogramming. Upper Saddle River, NJ: Prentice Hall, 1996

LYNC93 Lynch, M. Microprogrammed State Machine Design. Boca Raton, FL: CRC Press, 1993

PARK89 Parker, A., and Hamblen, J. An Introduction to Microprogramming with Exercises Designed for the Texas Instruments SN74ACT8800 Software Development Board. Dallas, TX: Texas Instruments, 1989

SEGE91 Segee, B., and Filed, J. Microprogramming and Computer Architecture. New York: Wiley, 1991

T190 Texas Instruments Ins. SN74ACT880 Family Data Manual. SCSS006C,1990

### 7.15 مسائل Problems

1.15. صِف تنجيز تعليمة الضرب في الآلة الافتراضية التي صمّمها ويلكس. اشرح ذلك مستعيناً بمخطط انسيابي.

2.15. لنفترض مجموعة تعليمات صغرية تتضمن تعليمة لها الشكل الرمزي التالى:

IF  $(AC_0 = 1)$  THEN  $CAR \leftarrow (C_{0-6})$  ELSE  $CAR \leftarrow (CAR) + 1$ 

حيث  $AC_0$  هو بت الإشارة في المراكم، و $C_{0-6}$  هي البتات السبعة الأولى في التعليمة الصغرية. اكتب باستخدام هذه التعليمة الصغرية برنامجاً صغرياً ينّجز تعليمة الآلة BRM، والتي تؤدي إلى التفريع إذا كان السجل AC سالباً. وافترض أن البتات  $C_n$  -  $C_1$  في التعليمة الصغرية تحدّد مجموعة متوازية من العمليات الصغرية عبّر عن ذلك رمزياً.

- 3.15. لمعالج بسيط أربع مراحل أساسية في دورة التعليمة: الجلب والعنونة غير المباشرة، والتنفيذ والمقاطعة. تشير رايتان وحيدتا البت إلى المرحلة الراهنة في التنجيز المبنى عتادياً.
  - a. لمَ يُحتاج إلى هاتين الرايتين؟
  - b. لِمَ يحتاج إلى هاتين الرايتين في وحدة تحكم مبرمجة صغرياً؟
- 4.15. لنفترض وحدة التحكم المذكورة في (الشكل 7.15)، وليكن عرض ذاكرة التحكم هو 24 بت. يُقسم جزء التحكم في صيغة التعليمات الصغرية إلى حقلين: يعين حقل التعليمة الصغرية، وعرضه 13 بت، العمليات الصغرية الواجب تنفيذها. ويعين حقل انتقاء العناوين الشرط الذي يؤدي إلى حدوث التفريع؛ بالاعتماد على الرايات، والبالغ عددها 8.
  - أ. ما هو عدد البتات في حقل انتقاء العناوين؟

- ب. ما هو عدد البتات في حقل العنوان؟
  ج. ما هي سعة ذاكرة التحكم؟
- 5.15. كيف يمكن إجراء تفريع لا شرطي في ظروف المسألة السابقة؟ وكيف يمكن تجنب التفريع (أي صِفْ تعليمة صغرية لا تحدِّد أي تفريع شرطي أو لا شرطي).
- 6.15. نود إعطاء 8 كلمات تحكم لكل مساق تعليمة آلة. ولكل رماز عملية في أي تعليمة آلة 5 بتات، وتبلغ سعة ذاكرة التحكم 1024 كلمة. اقترح تقابلاً بين سجل التعليمات وسجل عنوان التحكم.
- 7.15. نود استخدام صيغة تعليمة صغرية مرمزة. بيّن كيف يمكن تقسيم حقل عملية صغرية ذي 9 بت إلى حقول فرعية لتعيين 46 فعلاً مختلفاً.
- 8.15. يملك معالج 16 سجلاً، ووحدة حساب ومنطق ذات 16 وظيفة حسابية و 16 وظيفة منطقية وسجل إزاحة له 8 عمليات. ترتبط جميع هذه المكونّات بمسرى معالج داخلي. صمّم صيغة تعليمات صغرية لتعيين العمليات الصغرية المتنوعة للمعالج.