# LFSR\_CRC Testbench Results

\*\*\*\*\*\*\*\*\*\* Test Case #1 \*\*\*\*\*\*\*\*\*\* : PASSED Status : 10010011 Data In Expected CRC : 01111000 Observed CRC : 01111000 \*\*\*\*\*\*\*\*\*\*\*\*\* \*\*\*\*\*\*\*\*\*\*\* Test Case #2 \*\*\*\*\*\*\*\*\*\* Status : PASSED Data In : 01110010 Expected CRC : 01000100 Observed CRC : 01000100 \*\*\*\*\*\*\*\*\*\*\*\*\*\*\* \*\*\*\*\*\*\*\*\* Test Case #3 \*\*\*\*\*\*\*\*\*\* : PASSED Status Data In : 00110110 Expected CRC : 00010001 Observed CRC : 00010001 \*\*\*\*\*\*\*\*\*\*\*\*\* \*\*\*\*\*\*\*\* Test Case #4 \*\*\*\*\*\*\*\*\*\*\* : PASSED Status : 00011011 Data In Expected CRC : 11010010 Observed CRC : 11010010 \*\*\*\*\*\*\*\*\*\*\*\*\* \*\*\*\*\*\*\*\*\*\* Test Case #5 \*\*\*\*\*\*\*\*\*\* Status : PASSED Data In : 10100110 : 00001001 Expected CRC Observed CRC : 00001001 \*\*\*\*\*\*\*\*\*\*\*\*\*\* \*\*\*\*\*\*\*\*\* Test Case #6 \*\*\*\*\*\*\*\*\*\* Status : PASSED Data In : 11000000 Expected CRC : 10110010 Observed CRC : 10110010

\*\*\*\*\*\*\*\*\*\*\*\*\*

#### \*\*\*\*\*\*\*\* Test Case #7 \*\*\*\*\*\*\*\*\*\*

Status : PASSED

Data In : 01010101

Expected CRC : 00110110

Observed CRC : 00110110

\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

# \*\*\*\*\*\*\*\*\*\* Test Case #8 \*\*\*\*\*\*\*\*\*\*

 Status
 : PASSED

 Data In
 : 11110010

 Expected CRC
 : 10000000

 Observed CRC
 : 10000000

\*\*\*\*\*\*\*\*\*\*\*\*\*\*

# \*\*\*\*\*\*\*\*\* Test Case #9 \*\*\*\*\*\*\*\*\*\*

Status : PASSED

Data In : 01011110

Expected CRC : 00101100

Observed CRC : 00101100

\*\*\*\*\*\*\*\*\*\*\*\*\*\*

# \*\*\*\*\*\*\*\*\* Test Case #10 \*\*\*\*\*\*\*\*\*\*

 Status
 : PASSED

 Data In
 : 00010001

 Expected CRC
 : 01100011

 Observed CRC
 : 01100011

\*\*\*\*\*\*\*\*\*\*\*\*

\*\* Note: \$stop : LFSR\_CRC\_tb.v(152)

Time: 4100 us Iteration: 0 Instance: /LFSR\_CRC\_tb Break in Module LFSR\_CRC\_tb at LFSR\_CRC\_tb.v line 152